位置度公差测量方法

1.基准﹔

2.理論位置值﹔

3.位置度公差

三、位置度公差帶

四、位置度的標注與測量方法

3﹑以中心线左边第二根端子为例﹐测出实际尺寸D1(0.82)﹑D2(1.02)﹐根据位置度公差定义﹐

DE=abs(Da-Dt)

=abs{(D1+D2)/2-Dt)}

=abs[(0.85+1.00)/2-0.90}]

=0.025<0.05

其中﹐DE表示实际偏差

abs表示绝对值

Da表示实际位置尺寸

Dt表示理论位置尺寸﹐对于不同的端子﹐它们的理论位置尺寸是不同的﹐测量时测量者须自行计算

﹐因为下面这种方法多了一次置中归零﹐置中归零不仅测量繁琐﹐而且会增加测量误差。

DE=abs(Da-Dt)

=abs{(D1+D2)/2-Dt)}

= abs{[(d1+ Dt) +( Dt-d2)]/2-Dt)}

=abs[(d1-d2)/2]

=abs[(0.12-0.08)/2]

=0.02<0.05

四﹑制作位置度公差表

PIN BASE D1 D2 Da=(D1+D2)/2 Dt DE 判定1

2

3

4

5

(二)﹑IDE 44P垂直位置度的标注与测量

如图﹐IDE 44P端子在垂直方向上具有以下特点﹕排数少（只有两排）﹐每排端子数量多（达22PIN）﹐长度值为端子材厚值﹐对于不同的端子﹐其值差异极小﹐因此我们可把上排端子和下排端子分别看成两个整体。下面以下排端子为例介绍其测量方法。

一、测出角柱垂直方向上Φ1.70的实际尺寸﹐然后置中归零﹔

二、往下偏移2.00﹐然后归零﹔

三、分别找出位置向上和向下偏离最大的端子﹐测出其端子上下表面的距离﹐并测出端

子实际材厚值﹕

DE1=d1-T/2=0.15-0.20/2=0.05

DE2=d2-T/2=0.17-0.20/2=0.07

下排端子的位置度最大偏差为﹕max（DE1﹐DE2）=0.07<0.10

为基准﹐用于控制端子锡脚与与PCB板的配合﹐现其位置度公差0.18﹔另一个是端子接触区域的位置度﹐此位置度以KEY为基准﹐用于控制端子接触区域与对插件的配合﹐现其位置度公差0.3。对于第一个位置度﹐其标注方式已统一﹔对于第二个位置度﹐有如下两种标注方式﹕

以上两种标注方式中﹐第一种直接对124根端子接触区域一一测量其位置度﹐由于端子接触区域是包在主体内部﹐若采用这种方式﹐测量繁琐困难﹔对于第二种测量方式﹐由于端子是下料成型﹐且插在主体插槽中﹐插槽控制了端子的平面度﹐因此只须控制KEY相对POST的位置度与端子锡脚相对POST的位置度﹐相应地也就控制了端子接触区域相对KEY

水平位置度Th和垂直位置度Tv后﹐須再驗証其是否滿足公式Th²+Tv²≦0.15²。