门电路PPT课件
合集下载
数字逻辑课件——门电路概述
其中，i为流过二极管的电流；u为加到二极
管两端的电压；UT
kT q
k为玻耳兹曼常数，T为热力学温度，q为电子电荷， 在常温下（即结温为27℃，T = 300K），VT ≈26mV； IS为反相饱和电流。
它和二极管的材料、工艺和尺寸有关，但对每只二 极管而言，它是一个定值。
9
i
二极管的特性也可用图 2-1-4的伏安特性曲线描 述。
5
2.1.2 半导体器件的开关特性
▪ 1. 半导体二极管的开关特性
因为半导体二极管具有单向导
电性，即外加正电压时导通，
+VCC
外加反电压时截止，所以它相
当于一个受外加电压极性控制
D
R
的开关，
uI
uO
S
如果用它取代图2-1-1中的S， 图2-1-3 二极管开关电路 就得到了图2-1-3所示的二极
管开关电路。
•以图2-1-10为例，设图中MOS管为
N沟道增强型，它的开启电压为UTN ， 则当uI = uGS < UTN时，MOS管工作
在截止区，D-S之间没有形成导电 沟道，沟道间电阻为109～1010Ω， 呈高阻状态，因此D-S间的状态就
像开关断开一样。
图2-1-10 MOS管的 开关电路
20
当uI = uGS > UTN时，且uGD > UTN，则
当uI ≤ 0时，uBE ≤ 0，三极管工
作在截止区，其工作特点是基极电
流iB ≈ 0，集电极电流iC = ICE
≈ 0，因此三极管的集-射极之间 相当于一个断开的开关。
输出电压为uo = UOH ≈ VCC 。
图2-1-7 双极型三 极管开关电路
16
CMOS门电路PPT课件
一、MOS管的开关特性
1. MOS管的结构和工作原理
-
S
vGS
vDS +
G
+ iD
D
N+
N+
G
P型衬底(B)
第三节 CMOS门电路
D B
S
当vDS> 0，但 vGS= 0 时，D-S间2不021/3导/9 通， iD= 0 。 当vDS> 0， 且vGS> vGS(th) (MOS管的开启电压）
时，栅极下面的衬底表面形成一个N型反型层。 这个反型层构成了D-S间的导电沟道，有 iD流通。
2. 电压传输特性
AB段：
vO
VDD A B
T1的开 启电压
T1导通， T2截止， VO = VOH ≈ VDD。
CD段：
1
2 V D D VGH(th)N
VGH(th)P
T2导通， T1截止， VO = VOL ≈ 0。
CD
T2的开 O 启电压
1 2 V DD
VDD
vI
2021/3/9
CMOS反相器的电压传输特性 BC段：
27
放映结束 感谢各位的批评指导！
谢 谢！
让我们共同进步
2021/3/9
28
C
C
V DD
T2
vI / vO T 1
v O / v I v I / v O TG
C
C
2021/3/9
C1,C0 时，传输门导通。
C0,C1 时，传输门截止。
vO / vI
20
第三节 CMOS门电路
利用 CMOS传输门和CMOS反相器可以组合成各种 复杂的逻辑电路， 如异或门、数据选择器、寄存器、计数器等。
1. MOS管的结构和工作原理
-
S
vGS
vDS +
G
+ iD
D
N+
N+
G
P型衬底(B)
第三节 CMOS门电路
D B
S
当vDS> 0，但 vGS= 0 时，D-S间2不021/3导/9 通， iD= 0 。 当vDS> 0， 且vGS> vGS(th) (MOS管的开启电压）
时，栅极下面的衬底表面形成一个N型反型层。 这个反型层构成了D-S间的导电沟道，有 iD流通。
2. 电压传输特性
AB段：
vO
VDD A B
T1的开 启电压
T1导通， T2截止， VO = VOH ≈ VDD。
CD段：
1
2 V D D VGH(th)N
VGH(th)P
T2导通， T1截止， VO = VOL ≈ 0。
CD
T2的开 O 启电压
1 2 V DD
VDD
vI
2021/3/9
CMOS反相器的电压传输特性 BC段：
27
放映结束 感谢各位的批评指导！
谢 谢！
让我们共同进步
2021/3/9
28
C
C
V DD
T2
vI / vO T 1
v O / v I v I / v O TG
C
C
2021/3/9
C1,C0 时，传输门导通。
C0,C1 时，传输门截止。
vO / vI
20
第三节 CMOS门电路
利用 CMOS传输门和CMOS反相器可以组合成各种 复杂的逻辑电路， 如异或门、数据选择器、寄存器、计数器等。
门电路及组合逻辑电路ppt课件.ppt
二-十进制代码：用4位二进制数b3b2b1b0来表示十进 制数中的 0 ~ 9 十个数码。简称BCD码。
用四位自然二进制码中的前十个码字来表示十进制数码， 因各位的权值依次为8、4、2、1，故称8421码。
2421码的权值依次为2、4、2、1；余3码由8421码加0011 得到；格雷码是一种循环码，其特点是任何相邻的两个码字， 仅有一位代码不同，其它位相同。
即：(5555)10＝5×103 ＋5×102＋5×101＋5×100 又如：(209.04)10＝ 2×102 ＋0×101＋9×100＋0×10－1＋4 ×10－2
（1）数制：二进制
数码为：0、1；基数是2。 运算规律：逢二进一，即：1＋1＝10。 二进制数的权展开式： 如：(101.01)2＝ 1×22 ＋0×21＋1×20＋0×2－1＋1 ×2－2
A
&
B
≥1 &
C
&
D
(a) 与或非门的构成
A
FB C
& ≥1 F
D
(b) 与或非门的符号
F AB CD
4、异或
异或是一种二变量逻辑运算，当两个变量取值相同时， 逻辑函数值为0；当两个变量取值不同时，逻辑函数值为1。
异或的逻辑表达式为： L A B
“异或”真值
表 输入
输出
A
B
L
A
=1
0
0
0
0
常用 BCD 码
十进制数 8421 码 余 3 码 格雷码 2421 码
0
0000 0011 0000 0000
1
0001 0100 0001 0001
2
0010 0101 0011 0010
用四位自然二进制码中的前十个码字来表示十进制数码， 因各位的权值依次为8、4、2、1，故称8421码。
2421码的权值依次为2、4、2、1；余3码由8421码加0011 得到；格雷码是一种循环码，其特点是任何相邻的两个码字， 仅有一位代码不同，其它位相同。
即：(5555)10＝5×103 ＋5×102＋5×101＋5×100 又如：(209.04)10＝ 2×102 ＋0×101＋9×100＋0×10－1＋4 ×10－2
（1）数制：二进制
数码为：0、1；基数是2。 运算规律：逢二进一，即：1＋1＝10。 二进制数的权展开式： 如：(101.01)2＝ 1×22 ＋0×21＋1×20＋0×2－1＋1 ×2－2
A
&
B
≥1 &
C
&
D
(a) 与或非门的构成
A
FB C
& ≥1 F
D
(b) 与或非门的符号
F AB CD
4、异或
异或是一种二变量逻辑运算，当两个变量取值相同时， 逻辑函数值为0；当两个变量取值不同时，逻辑函数值为1。
异或的逻辑表达式为： L A B
“异或”真值
表 输入
输出
A
B
L
A
=1
0
0
0
0
常用 BCD 码
十进制数 8421 码 余 3 码 格雷码 2421 码
0
0000 0011 0000 0000
1
0001 0100 0001 0001
2
0010 0101 0011 0010
三极管门电路课件
输入全为高电平时， 输出为低电平。
第10页，共52页。
（2）输入有低电平0.3V 时。
该发射结导通，VB1=1V。T2、T3都截止。 忽略流过RC2的电流，VB4≈VCC=5V 。
实现了与非门的逻辑
功能的另一方面： 输入有低电平时， 输出为高电平。
综合上述两种情况， 该电路满足与非的 逻辑功能，即：
（b）组成双向总线， 实现信号的分时双向传送。
第32页，共52页。
七、TTL集成逻辑门电路系列简介
1．74系列——为TTL集成电路的早期产品，属中速TTL器件。 2．74L系列——为低功耗TTL系列，又称LTTL系列。 3．74H系列——为高速TTL系列。 4．74S系列——为肖特基TTL系列，进一步提高了速度。
L ABC
由于T4和D导通，所以： VO≈VCC-VBE4-VD =5-0.7-0.7=3.6（V）
第11页，共52页。
二、TTL与非门的开关速度
1．TTL与非门提高工作速度的原理
（1）采用多发射极三极管加快了存储电荷的消散过程。
第12页，共52页。
（2）采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容 充放电。
2.48V) 0.3V) 0.3V)
Vth又常被形象化地称为门槛电压1.0 。Vth的值为1.3V～1.４V。
VOL（max）0.5 0.4V
D
E
0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0
Vi (V)
VOFF VON
第17页，共52页。
3．抗干扰能力
TTL门电路的输出高低电平不是一个值，而是一个范围。
2．或非门
第25页，共52页。
3．与或非门
第26页，共52页。
第10页，共52页。
（2）输入有低电平0.3V 时。
该发射结导通，VB1=1V。T2、T3都截止。 忽略流过RC2的电流，VB4≈VCC=5V 。
实现了与非门的逻辑
功能的另一方面： 输入有低电平时， 输出为高电平。
综合上述两种情况， 该电路满足与非的 逻辑功能，即：
（b）组成双向总线， 实现信号的分时双向传送。
第32页，共52页。
七、TTL集成逻辑门电路系列简介
1．74系列——为TTL集成电路的早期产品，属中速TTL器件。 2．74L系列——为低功耗TTL系列，又称LTTL系列。 3．74H系列——为高速TTL系列。 4．74S系列——为肖特基TTL系列，进一步提高了速度。
L ABC
由于T4和D导通，所以： VO≈VCC-VBE4-VD =5-0.7-0.7=3.6（V）
第11页，共52页。
二、TTL与非门的开关速度
1．TTL与非门提高工作速度的原理
（1）采用多发射极三极管加快了存储电荷的消散过程。
第12页，共52页。
（2）采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容 充放电。
2.48V) 0.3V) 0.3V)
Vth又常被形象化地称为门槛电压1.0 。Vth的值为1.3V～1.４V。
VOL（max）0.5 0.4V
D
E
0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0
Vi (V)
VOFF VON
第17页，共52页。
3．抗干扰能力
TTL门电路的输出高低电平不是一个值，而是一个范围。
2．或非门
第25页，共52页。
3．与或非门
第26页，共52页。
《数字电子技术基础》第六版--门电路-1117省名师优质课赛课获奖课件市赛课一等奖课件
S
D
B
不论D、S间有无电压， 均无法导通，不能导电
第 章 门电路
3.3.1 MOS管旳开关特征 以N沟道增强型为例研究通电情况：
数字电子技术基础 第六版
2、添加垂直电压VGS
形成电场G—B,把衬底中旳电子吸引 到上表面，除复合外，剩余旳电子在 上表面形成了N型层（反型层）为D、 S间旳导通提供了通道。
VGS(th)称为阈值电压(开启电压）
第 章 门电路
数字电子技术基础 第六版
3.3.1 MOS管旳开关特征
MOS管输入特征和输出特征
① 输入特征：直流电流为0，看进去有一种输入电 容CI，对动态有影响。
② 输出特征： iD = f (VDS) 相应不同旳VGS下得一族曲线 。
第 章 门电路
3.3.1 MOS管旳开关特征 输出特征曲线（分三个区域）
第 章 门电路
3.2.2 二极管或门 二极管构成旳门电路旳缺陷
• 电平有偏移 • 带负载能力差
数字电子技术基础 第六版
• 只用于IC内部电路
第 章 门电路
集成门电路
数字电子技术基础 第六版
集成门电路
双极型 TTL (Transistor-Transistor Logic Integrated Circuit)
第 章 门电路
数字电子技术基础 第六版
3.3.2 CMOS反相器旳电路构造和工作原理 三、输入噪声容限
噪声容限－－衡量门电路旳抗干扰能力。 噪声容限越大，表白电路抗干扰能力越强。
测试表白：CMOS电路噪声容限VNH=VNL＝30％VDD，且 随VDD旳增长而加大。所以能够经过提升VDD来提升噪声容限
第 章 门电路
半导体基础知识（2）
《基本门电路》课件
04
基本门电路的实例分析
与门的实例分析
总结词
实现逻辑与运算
详细描述
与门是一种基本的逻辑门电路，它实现逻辑与运算。当 输入信号同时为高电平时，输出信号为高电平；当输入 信号中至少有一个为低电平时，输出信号为低电平。
或门的实例分析
总结词
实现逻辑或运算
详细描述
或门是一种基本的逻辑门电路，它实现逻辑或运算。当输入信号中至少有一个为高电平时，输出信号为高电平； 当输入信号同时为低电平时，输出信号为低电平。
总结词
与非门是一种逻辑门电路，其输出信号在任一输入信号为高电平时为低电平，在所有输 入信号都为低电平时为高电平。
详细描述
与非门的符号通常是一个方框，其中有两个输入端和一个输出端。当两个输入端中至少 有一个输入高电平时，输出端输出低电平；当两个输入端都输入低电平时，输出端输出
高电平。与非门具有与非逻辑功能，可以实现信号的逻辑组合、控制和互锁等功能。
门电路的分类
总结词：分类标准
详细描述：根据其功能和结构，门电路可以分为多种类型，如与门、或门、非门 等。这些不同类型的门电路具有不同的输入和输出逻辑关系。
门电路的应用
总结词：实际应用
详细描述：门电路在计算机、通信、控制等领域有广泛的应用。例如，计算机的CPU内部就大量使用了门电路来实现各种逻 辑运算和数据处理功能。
或非门的符号与特性
总结词
或非门是一种逻辑门电路，其输出信号仅在所有输入信 号都为低电平时才为低电平。
详细描述
或非门的符号通常是一个方框，其中有两个输入端和一 个输出端。当两个输入端中至少有一个输入低电平时， 输出端输出低电平；当两个输入端都输入高电平时，输 出端输出高电平。或非门具有或非逻辑功能，可以实现 信号的逻辑组合、控制和互锁等功能。
门电路PPT课件
二极管的结构： PN结 + 引线 + 封装构成
P
N
5
3.2.1二极管的开关特性： 高电平：VIH=VCC 低电平：VIL=0
VI=VIH VI=VIL
D截止，VO=VOH=VCC D导通，VO=VOL=0.7V
6
二极管的开关等效电路：
7
二极管的动态电流波形： (tre)
8
3.2.2 二极管与门
17
漏极特性曲线（分三个区域）
恒流区： iD 基本上由VGS决定，与VDS 关系不 大 iD IDS(VVGGS(Sth) 1)2
当VGS VGS(th)下，iD VGS2
18
漏极特性曲线（分三个区域）
可变电阻区：当VDS 较低（近似为0）， VGS 一定时， VDS iD 常数（电阻） 这个电阻受VGS 控制、可变。
iN
可得平均功耗
PC
CL
fV
2 DD
3.总的动态功耗 PD PT PC
33
3.3.5 其他类型的CMOS门电路
一、其他逻辑功能的门电路
1. 与非门
2.或非门
34
带缓冲极的CMOS门
1、与非门
存在的缺点： (1 ) : 输出电阻
R O 受输入状态影响
A 1 , B 1则 R O R ON 2 R ON 4 2 R ON
14
二、输入特性和输出特性
① 输入特性：直流电流为0，看进去有一个输入电容CI，对动态有影响。 ② 输出特性：
③
iD = f (VDS) 对应不同的VGS下得一族曲线 。
15
漏极特性曲线（分三个区域）
① 截止区 ② 恒流区 ③ 可变电阻区
16
数字电子技术基础ppt课件
R
vo K合------vo=0, 输出低电平
vi
K
只要能判
可用三极管 代替
断高低电 平即可
在数字电路中，一般用高电平代表1、低 电平代表0，即所谓的正逻辑系统。
2.2.2 二极管与门
VCC
A
D1
FY
B
D2
二极管与门
A
B
【 】 内容 回顾
AB Y 00 0 01 0 100 11 1
&
Y
2.2.2 二极管或门
一般TTL门的扇出系数为10。
三、输入端负载特性
输入端 “1”,“0”？
A
ui
RP
R1 b1
c1
T1
D1
•
R2
•
T2
•
R3
VCC
•
R4
T4 D2
•
Y
T5
•
简化电路
R1
VCC
ui
A ui
T1
be
RP
2
be 0
RP
5
RP较小时
ui
RP RP R1
(Vcc Von )
当RP<<R1时, ui ∝ RP
•
R4
T4 D2
•
Y
T5
•
TTL非门的内部结构
•
R1
R2
A
b1 c1
T1
•
T2
D1
•
R3
VCC
•
R4
T4 D2
•
Y
T5
•
前级输出为 高电平时
•
R2
R4
VCC
T4 D2
逻辑门电路任务一认识基本门电路ppt课件
2．与门
CD4081BCN外形图
CD4081BCN引脚排列图
病原体侵入机体，消弱机体防御机能 ，破坏 机体内 环境的 相对稳 定性， 且在一 定部位 生长繁 殖，引 起不同 程度的 病理生 理过程
3．或门
CD4071BCN外形图
CD4071BCN引脚排列图
病原体侵入机体，消弱机体防御机能 ，破坏 机体内 环境的 相对稳 定性， 且在一 定部位 生长繁 殖，引 起不同 程度的 病理生 理过程
运算规则：
0＋0 = 0体侵入机体，消弱机体防御机能 ，破坏 机体内 环境的 相对稳 定性， 且在一 定部位 生长繁 殖，引 起不同 程度的 病理生 理过程
二极管或门电路
或门的真值表
二极管或门电路
“有1出1，全0出0” 或门的逻辑表达式为：Y = A + B
（3）检查无误后，按集成电路标记口的方向插上集成 电路，方可通电测试。
病原体侵入机体，消弱机体防御机能 ，破坏 机体内 环境的 相对稳 定性， 且在一 定部位 生长繁 殖，引 起不同 程度的 病理生 理过程
4．测试步骤及要求
测试记录表
真值表
二极管与门电路 二极管与门输入、输出关系表
病原体侵入机体，消弱机体防御机能 ，破坏 机体内 环境的 相对稳 定性， 且在一 定部位 生长繁 殖，引 起不同 程度的 病理生 理过程
真值表——用1和0表示的所有可能的输入状态的取值 和相应的输出状态的取值所组成的表格。
与门的真值表
“有0出0，全1出1” 与门的逻辑表达式：Y = AB
1）4000系列
CMOS器件型号组成符号及意义
CMOS器件型号的符号和意义举例
病原体侵入机体，消弱机体防御机能 ，破坏 机体内 环境的 相对稳 定性， 且在一 定部位 生长繁 殖，引 起不同 程度的 病理生 理过程
CD4081BCN外形图
CD4081BCN引脚排列图
病原体侵入机体，消弱机体防御机能 ，破坏 机体内 环境的 相对稳 定性， 且在一 定部位 生长繁 殖，引 起不同 程度的 病理生 理过程
3．或门
CD4071BCN外形图
CD4071BCN引脚排列图
病原体侵入机体，消弱机体防御机能 ，破坏 机体内 环境的 相对稳 定性， 且在一 定部位 生长繁 殖，引 起不同 程度的 病理生 理过程
运算规则：
0＋0 = 0体侵入机体，消弱机体防御机能 ，破坏 机体内 环境的 相对稳 定性， 且在一 定部位 生长繁 殖，引 起不同 程度的 病理生 理过程
二极管或门电路
或门的真值表
二极管或门电路
“有1出1，全0出0” 或门的逻辑表达式为：Y = A + B
（3）检查无误后，按集成电路标记口的方向插上集成 电路，方可通电测试。
病原体侵入机体，消弱机体防御机能 ，破坏 机体内 环境的 相对稳 定性， 且在一 定部位 生长繁 殖，引 起不同 程度的 病理生 理过程
4．测试步骤及要求
测试记录表
真值表
二极管与门电路 二极管与门输入、输出关系表
病原体侵入机体，消弱机体防御机能 ，破坏 机体内 环境的 相对稳 定性， 且在一 定部位 生长繁 殖，引 起不同 程度的 病理生 理过程
真值表——用1和0表示的所有可能的输入状态的取值 和相应的输出状态的取值所组成的表格。
与门的真值表
“有0出0，全1出1” 与门的逻辑表达式：Y = AB
1）4000系列
CMOS器件型号组成符号及意义
CMOS器件型号的符号和意义举例
病原体侵入机体，消弱机体防御机能 ，破坏 机体内 环境的 相对稳 定性， 且在一 定部位 生长繁 殖，引 起不同 程度的 病理生 理过程
模电课件第三章集成逻辑门电路
R1
R2
4k 1.6k
A
uI
T1
T2
D1
R3 1k
输入级 中间级
+VCC(5V) R4
130 T4
DY T5 uo
输出级
26
2. 工作原理
(1)输入为低电平（0.0V）时: uI UIL 0 V
不足以让 T2、T5导通
0.7V
三个PN结
导通需2.1V
T2、T5截止
27
(1) uI UIL 0 V
RC＋（1＋）Re
17
[例2]下图电路中 = 50,UBE(on) = 0.7 V,UIH = 3.6 V,UIL = 0.3 V,为
使三极管开关工作,试选择 RB 值,并对应输入波形画出输出波形。
+5 V
uI
1 k
UIH
UIL O
t
解：(1)根据开关工作条件确定 RB 取值
uI = UIL = 0.3 V 时,三极管满足截止条件
按电路结构不同分 是构成数字电路的基本单元之一
TTL 集成门电路
输入端和输出端都用 三极管的逻辑门电路。
CMOS 集成门电路
用互补对称 MT特rCa点nomsi不sptlo同erm-分TernatnasriystMoreLtaolg-Oicxide-Semiconductor
Ucc =5V
1k uo
T
β =30
iB
I BS
Ucc Uces RC
Ucc RC
, Uces 0.7V
8
三极管的开关特性
3V
0V RB ui
+UCC
RC
3V
uO T
截饱止和 0V
数字电子技术-逻辑门电路PPT课件
在电路中的应用。
或非门（NOR Gate）
逻辑符号与真值表
描述或非门的逻辑符号，列出其对应的真值表， 解释不同输入下的输出结果。
逻辑表达式
给出或非门的逻辑表达式，解释其含义和运算规 则。
逻辑功能
阐述或非门实现逻辑或操作后再进行逻辑非的功 能，举例说明其在电路中的应用。
异或门（XOR Gate）
逻辑符号与真值表
01
02
03
Байду номын сангаас
04
1. 根据实验要求搭建逻辑门 电路实验板，并连接好电源和
地。
2. 使用示波器或逻辑分析仪 对输入信号进行测试，记录输
入信号的波形和参数。
3. 将输入信号接入逻辑门电 路的输入端，观察并记录输出
信号的波形和参数。
4. 改变输入信号的参数（如频 率、幅度等），重复步骤3， 观察并记录输出信号的变化情
THANKS
感谢观看
低功耗设计有助于提高电路效率和延长设 备使用寿命，而良好的噪声容限则可以提 高电路的抗干扰能力和稳定性。
扇入扇出系数
扇入系数
指门电路允许同时输入的最多 信号数。
扇出系数
指一个门电路的输出端最多可 以驱动的同类型门电路的输入 端数目。
影响因素
门电路的输入/输出电阻、驱动 能力等。
重要性
扇入扇出系数反映了门电路的驱动 能力和带负载能力，对于复杂数字 系统的设计和分析具有重要意义。
实际应用
举例说明非门在数字电路中的应用， 如反相器、振荡器等。
03
复合逻辑门电路
与非门（NAND Gate）
逻辑符号与真值表
描述与非门的逻辑符号，列出其 对应的真值表，解释不同输入下
或非门（NOR Gate）
逻辑符号与真值表
描述或非门的逻辑符号，列出其对应的真值表， 解释不同输入下的输出结果。
逻辑表达式
给出或非门的逻辑表达式，解释其含义和运算规 则。
逻辑功能
阐述或非门实现逻辑或操作后再进行逻辑非的功 能，举例说明其在电路中的应用。
异或门（XOR Gate）
逻辑符号与真值表
01
02
03
Байду номын сангаас
04
1. 根据实验要求搭建逻辑门 电路实验板，并连接好电源和
地。
2. 使用示波器或逻辑分析仪 对输入信号进行测试，记录输
入信号的波形和参数。
3. 将输入信号接入逻辑门电 路的输入端，观察并记录输出
信号的波形和参数。
4. 改变输入信号的参数（如频 率、幅度等），重复步骤3， 观察并记录输出信号的变化情
THANKS
感谢观看
低功耗设计有助于提高电路效率和延长设 备使用寿命，而良好的噪声容限则可以提 高电路的抗干扰能力和稳定性。
扇入扇出系数
扇入系数
指门电路允许同时输入的最多 信号数。
扇出系数
指一个门电路的输出端最多可 以驱动的同类型门电路的输入 端数目。
影响因素
门电路的输入/输出电阻、驱动 能力等。
重要性
扇入扇出系数反映了门电路的驱动 能力和带负载能力，对于复杂数字 系统的设计和分析具有重要意义。
实际应用
举例说明非门在数字电路中的应用， 如反相器、振荡器等。
03
复合逻辑门电路
与非门（NAND Gate）
逻辑符号与真值表
描述与非门的逻辑符号，列出其 对应的真值表，解释不同输入下
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2
2.1 概述
• 用以实现基本逻辑运算和复合逻辑运算的单元电路通称 为门电路。
• 基本逻辑门电路 – 与门、或门、非门
• 常用门电路 – 与门、或门、非门 – 与非门、或非门、与或非门、异或、同或 在电子电路中，用高、低电平分别表示1和0两种逻辑 状态。
3
一、正逻辑与负逻辑 正逻辑：用高电平表示逻辑1，用低电平表示逻辑0 负逻辑：用低电平表示逻辑1，用高电平表示逻辑0 正负逻辑之间存在着简单的对偶关系，例如正逻辑与门等同于 负逻辑或门等。
IB
VI
Vbe Rb
5 - 0.7 3.3
1.3(mA)
IC
Rb 1 b
c3 T
VO
ICS
VCC3 1
4.7(
mA )
IBS ICS 4.7 0.235 mA
+ VI £-
IB
2
e
20
IB＞IBS ∴三极管饱和导 VO Vces 0.3 V
5V 1
2V
5V
0
2V
0.8V
0V
0
0.8V 1
0V
正逻辑
负逻辑
6
获得高、低输出电平 的原理图如下：
VCC
VO VI
理想开关： I
S VI S
开关闭合时：R=0 V=0
开关断开时：R=∞
S
VI控制开关S的断、通 情况。 S断开，VO为高电平； S接通，VO为低电平。
V I=0
二极管、实三际极使管开用以关的及时开场间关效：为应Δ晶管t体=等0
e
15
3. 三极管的开关特性：
截止条件及特点
条件：VBE<0.5V 特点：Ib=0，Ic=0，
相当于完全断开的
开关
饱和导通条件及特点
b
e b 0.7V
条件：VBE≥0.7V ，
e
IB >Ics/β=IBS Vi
特点：VBE= 0.7V, VCES=0.3V
相当于两个闭合开关 开关时间
Vo
Δt >0
• 一、双极型三极管的开关特性
• 1. 双极型三极管的结构和符号：
集电极
集电极
c
c
c
基
N
b
基
极
极
b
P
e Ic=βIb
b
N
Ie=Ic+Ib
c P
b N
P
e
e 发射极
e
发射极
13
2. 输入特性和输出特性： 输入特性
+Vcc
R
V
V RC
o
i
B
• Vce=0V时，等效为2个正向 二极管的并联
• Vce>0V时，若Vbe一定，则 发射电子能力一定，而集
二极管D的正向导通电阻为0，
R
反向电阻为
VI D S
Vo
（在数字电路中，为便于分析， VON 取 值 ： 硅 管 0.7V ， 锗 管
0.3V）
则: 当VI=VIH 时，D 截止，ID=0,
Vo=VCC=5V=VOH
VI=VIL时，D导通，VD=VON,
12
VO=VON=0.7V=VOL
2.2.2、半导体三极管开关特性
二、二极管等效电路
应用于二极管 外电路电阻R值与 其动态rD 电阻等量 级场合
应用于二极管
应用于二极管
电路输入电压V正向 电路输入电压 V
幅值与VON差别不大， 正向峰值
且R>>rD的场合，数 字电路属于此类
VPP>>VON，且 R>>rD 的场合 9
二极管开关特性
导通条件及特点 条件：VD>0.7V 特点：相当于0.7V压降 的闭合开关
电子器件。
这些电子器件作为开关
使用时，也是从这三个方面讨论
其开关特性。
7
2.2 半导体二极管和三极管的开关特性 i
正
2.2.1 半导体二极管开关特性
伏安特性
向
一、二极管符号
导 通
开关电路
Vcc
VI
D
S
R Vo
反向截止
v
反
向
VON
击
穿
二极管特性：单向导电性
在数字电路中，使用二极 管的正向导通区（开关闭合） 和反向截止区（开关断开） 8
用正逻辑
用负逻辑
VA VB VY 0V 0V 0V
ABY 000
ABY 111
0V 3V 0V
010
101
3V 0V 0V
100
011
3V 3V 3V
111
000
正与门
负或门
4
• 在数字系统的逻辑设计中，若采用NPN晶体管和NMOS管,电 源电压是正值，一般采用正逻辑。
• 若采用的是PNP管和PMOS管，电源电压为负值，则采用负 逻辑比较方便。
c
c 0.3V
t t
16
• 三极管开关电路：
设输入电压VIH=5V， VIL=0V，VCC=5V，RC=1KΩ，Rb=3.3kΩ，三极管
的Vbe=0.7V, Vces=0.3V ，β=20，试计算输入高低电平时对应的
输出电平。 1.VI=VIH=5V时
+VCC
假设三极管饱和导通，则有：
Rc
Vbe=0.7V, Vces=0.3V
ibQ
ib=0
M
Icbo
Ec
Vce(V)
饱和区：Vbe>VON， Vbc>VON，发射结、集电结均正向偏置；由
于RC的存在，IC越大，VRC也越大， Vce减小，Vce减小到
一定值后， IC基本不变。Ic<βIb
c
倒置状态（反偏状态）：发射结加反向电
压；集电结加正向电压。即c、e互换，
b
Ie=βIb， Ic=Ie+Ib,但是β=0.01～ 0.02
截止条件及特点 条件：VD<0.5V 特点：ID=0，相当于 完全断开的开关
开关时间
Δt >0
I
VON
S
I=0 S
V
二极管相当于一个受外 加电压控制的开关。
10
二极管的动态电流波形：
v
o
t
i
原因：
二极管的电容效应
o
t
反向恢复时间
11
二极管开关电路如下图所示：
Vcc
假定：VIH=VCC=5V ,VIL=0V
第二章 门电路
1
第二章 门电路
• 2.1 概述
• 2.2 半导体二极管和三极管的开关特性
• 2.3 最简单的与、或、非门电路
• 2.4 TTL门电路
*****
• 2.5 其他类型的双极型数字集成电路
• 2.6 CMOS门电路
• 2.7 其他类型的MOS集成电路
• 2.8 TTL电路与CMOS电路的接口
• 今后除非特别说明，一律采用正逻辑。
• 逻辑电平
高电平VH：大于给定电平值的电压范围（2V～5V） 输入高电平VIH 输出高电平VOH
• 低电平VL：小于给定电平值的电压范围（0V～0.8V）
输入低电平VIL
输出低电平VOL
5
高电平和低电平都是对应的一段电压范围，因 此在数字电路中，对电子元件、器件参数精度的要求及 其电源的稳定度的要求比模拟电路要低。
电极又有一定的电子收集
能力，因此Ib必减小
14
输出特性
饱和区 ic(mA)
截止区：一般地，Vbe<0.5V时
ics N
即认为三极管截止
Q
两个PN结反偏，Ib0A，Ic0A
放大区： Vbe>VON， Vbc<0；发 射结正偏，集电结反偏；
Ic=βIb，Ie=Ic+Ib
0 Vces 截止区
ibs 放大区