4_触发器的状态转换图
数字电子技术基础-第四章-触发器
SD——直接置1端，低电平有效。
G2
G1 & Q3 & G3
& Q4 G4 &
Q
Q
L2
CP Q5 & G5 Q6 G6 &
C1 R 1D ∧ S RD SD
RD和SD不受CP和D信
SD
RD
D
号的影响，具有最高的 优先级。
3．集成D触发器74HC74
2Q 2Q 1Q 1Q Vcc 2RD 2D 2CP 2SD 2Q 2Q
2.特性方程
KQn J 0 1 00 01 11 10
0 0
0 0 1 1
0 0
1 1 0 0
0 1
0 1 0 1
0 1
0 0 1 1
0 1
1 1
0 0
0 1
Qn1 JQn KQn
1 1
1 1
0 1
1 0
3.状态转换图
J=1 K=× J=0 K=× 0 J=× K=1 1 J=× K=0
CP=1时， Q2=0，则Q=1， 封锁G1和G3 使得Q2=0，维持置1 同时Q3=1，阻塞置0
Q3
R
&
Q
G6
& Q4
D
G4
置1阻塞、置0维持线
Q3=0，则Q=0， 封锁G4，使得Q4=1， 阻塞D=1进入触发器， 阻塞置1 同时保证Q3=0，维持置0
触发器的直接置0端和置1端
RD——直接置0端，低电平有效；
JK触发器→T（T ′）触发器
Qn+ 1 = TQn + TQn
令J = K = T
D触发器→JK触发器
数电第4章触发器课件
与该当前的输入信号有关，而且与此前电路的状态有关。
结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。 锁存器和触发器是构成时序逻辑电路的基本逻辑单元 。
2
4.1 概述 一、触发器的概念及特点 １.概念：
FF: (Flip-Flop, 简称FF)能够存储１位二进制信号 的基本单元电路。
２.特点： （１）有两个稳定的状态：０状态和１状态。 （２）在触发信号控制下，根据不同输入信号可置成 0或1状态。 （触发信号为时钟脉冲信号）
第4章 触发器
4.1 概述
4.2 基本SR触发器（SR锁存器）
4.3 同步触发器（电平触发）
4.4 主从触发器（脉冲触发）
4.5 边沿触发器（边沿触发） 4.6 触发器的逻辑功能及描述方法 4.7 集成触发器 4.8 触发器应用举例
作业题
【5】【6】【8】【11】
1
时序逻辑电路与锁存器、触发器： 时序逻辑电路: 工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不仅
1、电路结构 以基本SRFF为基础，增加两个与非门。
置1端 时钟信号 (高电平有效) （同步控制）
置 0端 (高电平有效)
图4-5 同步SRFF
13
2、工作原理
分析CLK=0时： 有 SD’ =RD’=1， 则Q、Q’不变。 分析CLK=1时： （1）S=R=0时，有SD’ =RD’=1：Q、Q’不变(保持原态） （2）S =0, R=1：输出Q=0, Q’=1 （置0状态） （3）S =1, R=0：Q=1, Q’=0 （置1状态） （4）S=R=1：Q=Q’=1（未定义状态）
t t
1
主
O
Q
从
O
图4-13 主从JKFF波形
第四章触发器()
Q
G2 门输出
Q RD Q
& G2 1 Q Q
1 SD
输入 SD RD 00 01 10 11
输出 QQ
10 01 不变
RD 1 功能说明
触发器置 1 （1态） 触发器置 0 （0态） 触发器保持原状态不变
(4-10)
2. 工作原理及逻辑功能
Q 1
G1
Q
输出既非 0 状态，
(4-24)
2. D 触发器旳特征表、特征方程、驱动表和状态转换图
D 触发器特征表
D Qn Qn+1 000 010 101 111
特征方程 Qn+1 = D
无约束
Qn+1 在 D = 10 时 就为 10，与 Qn 无关。
D 触发器驱动表 Qn Qn+1 D 00 0 01 1 10 0 11 1
核电子学基础Ⅱ
第四章 触发器
(4-1)
4.1 概 述
主要要求：
掌握常用触发器旳基本特征和作用。 了解触发器旳类型和逻辑功能旳描述措施。
(4-2)
一、触发器旳基本特征和作用
Flip - Flop，简写为 FF，又称双稳态触发器。
基本特征
(1)有两个稳定状态(简称稳态)，恰好用来表达逻辑 0 和 1。 (2)在输入信号作用下，触发器旳两个稳定状态可相互转换
称约束条件
(4-13)
[例] 设下图中触发器波初形始分状析态举为例0，试相应输入波形 画出 Q 和 Q 旳波形。
RD R
Q RD
SD S
Q SD
保持 置 0保持置 1 初态为 0，故保持为 0。
解：
Q
Q
数字电子技术试题(1-5章)
第1章 数制和码制一、填空题1．数制转换：（011010）2 =（ ）10 =（ ）8 =（ ）16。
2．数制转换：（35）10 =（ ）2 =（ ）8 =（ ）16。
3．数制转换：（251）8 =（ ）2 =（ ）16 =（ ）10。
4．数制转换：（4B ）16 =（ ）2 =（ ）8 =（ ）10。
5．数制转换：（69）10 =（ ）2 =（ ）16 =（ ）8。
6．将二进制数转换为等值的八进制和十六进制数（10011011001）2 =（ ）8 =（ ）16。
7．将二进制数转换为等值的八进制和十六进制数（1001010.011001）2 =（ ）8 =（ ）16。
一、填空题答案：1．26、32、1A ；2．100011、43、 23；3．10101001、A9、169；4．1001011、113、75；5．1000101、45、105；6．2331、4D9；7．112.31、4A.64。
第2章 逻辑代数基础一、填空题1．逻辑函数Y AB A B ''=+，将其变换为与非-与非形式为 。
2．逻辑函数Y A B AB C ''=+，将其变换为与非-与非形式为 。
3. 将逻辑函数AC BC AB Y ++=化为与非-与非的形式，为 。
4．逻辑函数Y A A BC '''=+，化简后的最简表达式为 。
5．逻辑函数Y A B A B ''=++，化简后的最简表达式为 。
6．逻辑函数()()Y A BC AB ''''=+，化简后的最简表达式为 。
7. 逻辑函数Y AB AB A B ''=++，化简后的最简表达式为 。
一、填空题答案1．()()()Y AB A B '''''= ； 2．()()()Y A B AB C '''''=；3． ()()()()Y AB BC AC ''''=； 4． Y A '=；5．1Y =； 6．1Y =； 7．Y A B =+。
数字电子技术-4
1．主从RS触发器的逻辑功能
（1）当 CP =0时，CP 0 ，从触发器被封锁，保持原状态不变。 此时，G7 和 G8打开，主触发器工作，接收R和S端的输入信号。 （2）当CP由1跃变到0时，即CP 0，CP 1 。主触发器被封锁， 输入信号R，S不再影响主触发器的状态。此时，由于 CP 1， G3 和 G4打开，从触发器接收主触发器输出端的状态。
由上述分析可知，主从触发器的翻转是在CP由1变0时刻 （CP下降沿）发生的，CP一旦变为0后，主触发器被封锁，其状 态不再受R，S影响，故主从触发器对输入信号的敏感时间大大 缩短，只在CP由1变0的时刻触发翻转，因此不会有空翻现象。
如表4-4所示为主从RS触发器的特性表。
R
S
现态 Qn
次态 Qn1
1
0
1
1
1
1
每输入一个脉冲
0
输出状态改变一次
表4-5 主从JK触发器的特性表（CP下降沿触发）
由上表可K触发器没有约束条件，且当 J K 1 时，每输入一个 时钟脉冲后，触发器都向相反的状态翻转一次。
2．主从JK触发器的特性方程
根据主从JK触发器的特性表，用卡诺图化简法可得主从JK
1．同步D触发器的逻辑功能
（1）当 CP =0时，G3 和 G4被封锁，触发器保持原状态不变， 输出都为1，不受D端输入信号的控制。 （2）当 CP =1 时，G3 和 G4 解除封锁，可接收D端的输入信号。 若 D =0，触发器翻转到0状态，则 Q =0 ；若 D =1 ，触发器翻 转到1状态，则 Q =1 。
数字电子技术
第4章 触发器
1 触发器概述
2 基本RS触发器
3 同步触发器
4 主从触发器
数字电子技术基础总复习要点
数字电子技术基础总复习要点一、填空题第一章1、变化规律在时间上和数量上都是离散是信号称为数字信号。
2、变化规律在时间或数值上是连续的信号称为模拟信号。
3、不同数制间的转换。
4、反码、补码的运算。
5、8421码中每一位的权是固定不变的，它属于恒权代码。
6、格雷码的最大优点就在于它相邻两个代码之间只有一位发生变化。
第二章1、逻辑代数的基本运算有与、或、非三种。
2、只有决定事物结果的全部条件同时具备时，结果才发生。
这种因果关系称为逻辑与，或称逻辑相乘。
3、在决定事物结果的诸条件中只要有任何一个满足，结果就会发生。
这种因果关系称为逻辑或，也称逻辑相加。
4、只要条件具备了，结果便不会发生；而条件不具备时，结果一定发生。
这种因果关系称为逻辑非，也称逻辑求反。
5、逻辑代数的基本运算有重叠律、互补律、结合律、分配律、反演律、还原律等。
举例说明。
6、对偶表达式的书写。
7、逻辑该函数的表示方法有：真值表、逻辑函数式、逻辑图、波形图、卡诺图、硬件描述语言等。
8、在n变量逻辑函数中，若m为包含n个因子的乘积项，而且这n个变量均以原变量或反变量的形式在m中出现一次，则称m为该组变量的最小项。
9、n变量的最小项应有2n个。
10、最小项的重要性质有：①在输入变量的任何取值下必有一个最小项，而且仅有一个最小项的值为1；②全体最小项之和为1；③任意两个最小项的乘积为0；④具有相邻性的两个最小项之和可以合并成一项并消去一对因子。
11、若两个最小项只有一个因子不同，则称这两个最小项具有相邻性。
12、逻辑函数形式之间的变换。
（与或式—与非式—或非式--与或非式等）13、化简逻辑函数常用的方法有：公式化简法、卡诺图化简法、Q-M法等。
14、公式化简法经常使用的方法有：并项法、吸收法、消项法、消因子法、配项法等。
15、卡诺图化简法的步骤有：①将函数化为最小项之和的形式；②画出表示该逻辑函数的卡诺图；③找出可以合并的最小项；④选取化简后的乘积项。
(完整版)数电选择题答案及详解
1 : 对于JK触发器，输入J＝0，K＝1，CLK脉冲作用后，触发器的次态应为（）。
(2分）A:0B:1C:Q'D:不确定您选择的答案: 正确答案： A知识点：JK触发器的特性为：J=1，K=1时，Q状态为翻转，即Q= Q’2 : 已知Y=A+AB´+A´B,下列结果中正确的是（）(2分）A:Y=AB:Y=BC:Y=A+BD:Y=A´+B´您选择的答案: 正确答案： C知识点：利用公式A+AB´=A和A+A´B=A+B进行化简3 : (1001111)2的等值十进制数是（）(2分）A:97B:15.14C:83D:79您选择的答案: 正确答案：D知识点：把二进制数转换为等值的十进制数，只需将二进制数按多项式展开，然后把所有各项的数值按十进制数相加。
4 : 图中为CMOS门电路，其输出为（）状态(2分）(对于CMOS门电路，输入端接负载时，输入电平不变)A:高电平B:低电平C:高阻态D:不确定您选择的答案: 正确答案： A知识点：对于CMOS门电路，输入端接负载时，输入电平不变5 : 四选一数据选择器的数据输出Y与数据输入Di和地址码Ai之间的逻辑表达式为Y=（）(2分）A:A1´A0´D0+ A1´A0D1+ A1A0´D2+ A1A0D3B:A1´A0´D0C: A1´A0D1D:A1A0´D2您选择的答案: 正确答案： A知识点：四选一数据选择器的Y= A1´A0´D0+ A1´A0D1+ A1A0´D2+ A1A0D6 : 一个同步时序逻辑电路可用（）三组函数表达式描述(2分）A:最小项之和、最大项之积和最简与或式B:逻辑图、真值表和逻辑式C:输出方程、驱动方程和状态方程D:输出方程、特性方程和状态方程您选择的答案: 正确答案： C知识点：时序逻辑电路的逻辑关系需用三个方程即输出方程、驱动方程及状态方程来描述。
第五章 触发器
图5.5.2 带异步置位、复位端的CMOS边沿触发器
CMOS边沿触发器的特性表
CP
D
Q
n
Q n 1
0 0
0
0 0
1
0
1 1
1 1
1
(4-33)
二、维持阻塞触发器 1、阻塞RS触发器
S
①置1 维持 线
1
0
S’
& G5 0 1
③置0 阻塞线
&
G3 L1 L2
1 0 1
& G1
Q 0 1
§5.3 电平触发的触发器
一、电路结构及工作原理
（1）CP=0，状态不变。
（2）CP=1，工作，同SR锁存器一样约束条件为：SR=0。
电平触发RS触发器的特性表
*CP回到低电平后状态不定 在使用电平触发RS触发器的过程中，有时还需要CP信号到 来之前将触发器预先置成指定的状态，为此在实用的电平触发 RS触发器电路上往往还设置有专门异步置位输入端和异步复位 输入端，如下页图：1717
1
1 0
1 0
01 10
0 1 0 1
设触发器的初始状态Q=0。
CP=0：基本RS触发器的状态通过A，A’得以保持。
CP变为高电平以后：门 B，B’ 首先解除封锁，若此时输入 为J=1，K=0，则P=0，P’=1 ，…状 态无影响。 CP下降沿到达时：门 B，B’ 首先封锁，P，P’ 的电平不会立
第五章 触发器
§5.1 概述 §5.2 SR锁存器 §5.3 电平触发的触发器
§5.4 脉冲触发的触发器
§5.5 边沿触发的触发器 §5.6 触发器的逻辑功能及其描述方法
第4章 触发器
4.2
同步触发器
4.2.1 同步RS触发器
一、电路组成及工作原理 1.电路组成及逻辑符号 （1）电路组成：如仿真图4.2.1(a)所示。 （2）逻辑符号：如仿真图4.2.1(b)所示。 2.工作原理 （1）特性表：如仿真图4.2.1所示。 （2）特性方程：Qn+1=S+R’Qn RS=0 CP=1期间 有效。 二、主要特点 1.时钟电平控制 2.R、S之间有约束
本
章
小
结ቤተ መጻሕፍቲ ባይዱ
一、基本触发器：把两个与非门或者或非门交叉 连接起来，便构成了基本触发器。 二、同步触发器：在基本触发器基础上，增加两 个控制门和一个控制信号，便构成同步触发器。 三、边沿触发器：把两个同步D触发器级联起来， 便可构成边沿D触发器，再加改进就可得到边沿JK 触发器。 四、边沿触发器逻辑功能分类 五、触发器逻辑功能表示方法及转换 六、触发器的电气特性
4.1 基本触发器 4.1.1 用与非门组成的基本触发器
一、电路组成及逻辑符号 如仿真图4.1.1所示。 1.电路组成：如仿真图4.1.1(a)所示。 2.逻辑符号：如仿真图4.1.1(b)所示。 二、工作原理 1.电路有两个稳定状态 电路无输入信号即R’=S’=1时，有两个稳定状态。 （1）0状态：把Q=0、Q’=1的状态定义为0状态。 （2）1状态：把Q=1、Q’=0的状态定义为1状态。
二、集成边沿JK触发器
1.CMOS边沿JK触发器CC4027 （1）逻辑符号与引出端功能图：如仿真图4.3.6 所示。 （2）特性表：如仿真图4.3.6所示。 2.TTL边沿JK触发器74LS112 （1）逻辑符号与引出端功能图：如仿真图4.3.7 所示。 （2）特性表：如仿真图4.3.7所示。
三、主要特点
数字逻辑自测题5
1 : VOL表示什么含义(2分）A:输出低电平B:输入高电平C:输出高电平D:输入低电平您选择的答案: 正确答案： A知识点：O即output,表示输出；L即low，表示低电平----------------------------------------------------------------------------2 : 下列说法不正确的是（）(2分）A:同一个逻辑函数的不同描述方法之间可相互转换B:任何一个逻辑函数都可以化成最小项之和的标准形式C:具有逻辑相邻性的两个最小项都可以合并为一项D:任一逻辑函数的最简与或式形式是唯一的您选择的答案: 正确答案：D知识点：一个逻辑函数的最简与或式形式不是唯一的----------------------------------------------------------------------------3 : 二—十进制译码器输入为（）(2分）A:BCD代码B:三位二进制数C:十进制数D:二十进制数您选择的答案: 正确答案： A知识点：二—十进制译码器的逻辑功能是将输入BCD码的10个代码译成10个高、低电平输出信号----------------------------------------------------------------------------4 : 触发器的状态转换图如下，则它是：（）(5分）A:T触发器B:SR触发器C:JK触发器D:D触发器您选择的答案: 正确答案： A知识点：见T触发器状态转换图----------------------------------------------------------------------------5 : 分析图中所示输入、输出Q的波形。
则该触发器为( ) (5分）A:上升沿触发的JK触发器B: 上升沿触发的SR触发器C:下降沿触发的JK触发器D:下降沿触发的SR触发器您选择的答案: 正确答案： C知识点：参考JK触发器和SR触发器的特性表----------------------------------------------------------------------------6 : +17的8位二进制补码是（）(2分）A:11110001B:11101111C:01101111D:00010001您选择的答案: 正确答案：D知识点：符号位用0表示正号，后面的数转换为七位等值的二进制数。
数字电路(第四章触发器)
同步式触发器——电平触发方式，一般高电平触发； 维持阻塞触发器——边沿触发方式，一般上升沿触发；
边沿触发器——边沿触发方式，一般下降沿触发；
主从触发器——主从触发方式。
14
时钟输入CP： 时钟脉冲输入端，通常输入周期性时钟脉冲。
数据输入端：
又叫控制输入端。四种触发器：SR—S，R；D—D； JK—J，K；T—T。 初态Qn: 可称现态，某个时钟脉冲作用前触发器状态。
38
主从式JK触发器
Q
&1
Q
&2 &4
R'
从触发器
&3
S' Q'
Q'
&5 &7
J
&6
1
CP
主触发器
&8
K
CP
39
主、从触发器都是电平触发的同步式触发器 主从触发器在一个时间脉冲（CP）作用下，工作 过程分两个阶段（双拍工作方式）。
1）CP=1，主触发器接收控制信号J、K，状态反映 在 Q' 和 Q' 上， CP = 0 从触发器被封锁，保持原来状态。 2）在CP下降沿（负跳变时刻），从触发器向主触发器看齐。 负跳变时，主触发器被封锁，保持原状态不变。此时，从 触发器封锁被解除取与主触发器一致的状态。
次态Qn+1:某个时钟作用后触发器的状态。（新状态）
15
描述时钟触发器逻辑功能时，采用四种方式：
功能真值表：（表格形式） 在一定控制输入下，在时钟脉冲作用前后，初态向次态转 化的规律（状态转换真值表） 激励表：（表格形式）
在时钟脉冲作用下，实现一定的状态转换（Qn—Qn+1），应 有怎样的控制输入条件。
数电期末模拟题及答案——2022年整理
0 1 A =1 A=1 A=0 A=0 《数字电子技术》模拟题一一、单项选择题（2×10分）1．下列等式成立的是（ ）A 、 A ⊕1=AB 、 A ⊙0=AC 、A+AB=AD 、A+AB=B2．函数F=(A+B+C+D)(A+B+C+D)(A+C+D)的标准与或表达式是（ ）A 、F=∑m(1,3,4,7,12)B 、F=∑m(0,4,7,12)C 、F=∑m(0,4,7,5,6,8,9,10,12,13,14,15)D 、F=∑m(1,2,3,5,6,8,9,10,11,13,14,15)3．属于时序逻辑电路的是（ ）。
A 、寄存器B 、ROMC 、加法器D 、编码器4．同步时序电路和异步时序电路比较，其差异在于后者（ ）A 、没有触发器B 、没有统一的时钟脉冲控制C 、没有稳定状态D 、输出只与内部状态有关，与输入无关5．将容量为256×4的RAM 扩展成1K ×8的RAM ，需（ ）片256×4的RAM 。
A 、 16B 、2C 、4D 、86．在下图所示电路中，能完成01=+n Q 逻辑功能的电路有（ ）。
A 、B 、C 、D 、7．函数F=A C+AB+B C ，无冒险的组合为（ ）。
A 、 B=C=1B 、 A=0，B=0C 、 A=1，C=0D 、 B=C=O8．存储器RAM 在运行时具有（ ）。
A 、读功能B 、写功能C 、读/写功能D 、 无读/写功能9．触发器的状态转换图如下，则它是：（ ）A 、T 触发器B 、RS 触发器C 、JK 触发器D 、D 触发器 10．将三角波变换为矩形波，需选用（ ）A 、多谐振荡器B 、施密特触发器C 、双稳态触发器D 、单稳态触发器二、判断题（1×10分）（ ）1、在二进制与十六进制的转换中，有下列关系：（1001110111110001）B =（9DF1）H（ ）2、8421码和8421BCD 码都是四位二进制代码。
触发器(课件)
对应系数相等，则方程一定相等”的原则，求出转 换逻辑。 （4）画电路图
36
2. 转换实例
（1）JK触发器到D、T、T’和RS触发器的转换、
JK触发器
Q n 1
n
JQ
KQn
：D触发器：
Q n 1
D
n
D(Q
Qn
)
n
DQ
DQ n
CP 后，“从” 0
CP 后，“从” Qn
22
3. 特性表
表4.4.2 主从JK触发器的特性表
时钟 输入 CP J K
输出 Q n Q n1
0
0
0
0 保持
0011
1
0
0
1 置1
1011
0
1
0
0 置0
0110
1
1
0
1 翻转
1110
23
例4.4.2已知主从JK触发器输入端的电压波 形如图4.4.4所示，试画出端对应的电压波 形。假定触发器的初始状态为0 。
1
1
1
输入
SR
00 10 01 11
输出
Q n1 功能 1* 不允许 1 置1 0 置0 Q n 保持 Q n 保持 1 置1 0 置0 1* 不允许
9
例4.3.1 画出同步RS触发器输出端波形。已知同 步RS触发器的输入信号波形如图4.3.2所示，设 触发器的初始状态为0，试画出输出端波形图。
从触发器
图4.4.1 主从RS触发器的逻辑图及逻辑符号
17
2. 工作原理
（1）CP=1时，主触发器按S、R翻转，从触发器保持 （2）CP下降沿到达时，主触发器保持，从触发器根 据主触发器的状态翻转 所以，每个CP周期触发器最多可能翻转一次
触发器
4.3边沿触发器 基本触发器和同步触发器的触发翻转是被控 制在一段时间间隔之内。这种触发器容易受到干 扰，可能引起电路误动作。 为此，产生了边沿触发器。边沿触发器的触 发翻转是在某一个时刻（时钟脉冲的上升沿或下 降沿）进行。
边沿触发器： 触发方式：边沿触发, 靠时钟脉冲CP上升沿或下降沿触 发。 正边沿触发器：靠CP脉冲上升沿触发。 负边沿触发器：靠CP脉冲下降沿触发。 可提高触发器工作的可靠性，增强抗干扰能力。
4.1 基本触发器 4.1.1 基本RS触发器 基本RS触发器是构成各种功能触发器的最基本 单元，所以称为基本触发器。 图示为两个与非门构成的逻辑电路。我们来 分析输出端Q、W的状态跟输入信号S、R的关系.
(1) 输出函数的逻辑表达式
⎧Q = S ⋅ W ⎪ (4.1.1) ⎨ ⎪W = R ⋅ Q ⎩
当D=1时，CP脉冲上升沿之后，触发器的次态Qn+1=1； D=0时，CP脉冲上升沿之后，触发器的次态Qn+1=0。
所以，同步D触发器的次态 Qn+1仅决定于输入D，而与现 态Qn无关。
4、同步D触发器特性表
同步D触发器特性表
D 0 1
Qn+1 0 1
备注 置0 置1
5、同步D触发器主要特点 1). 时钟电平触发，无约束问题。
2). CP=1期间跟随，CP下降沿到来时锁存。
CP=1期间，输出端Q的状态跟随输入端D变化。D怎么 变，Q就怎么变： 若D变为1，则Q随之变为1(Q变为0)； 若D变为0，则Q随之变为0(Q变为1)。 CP下降沿到来时锁存。此后无论D怎么变，Q不再 变——锁存，锁存的内容为CP下降沿瞬间D的值。 若欲使Q重新跟随D，则需要使CP重新为高电平。
⎧Q n +1 = S + RQ n ③特性方程 ⎨ 约束条件 ⎩R + S = 1
2007-2008学年第2学期《数字电路》期末考试试卷（闭卷A）
2007-2008学年第2学期《数字电路》期末考试试卷（闭卷A）我以⼀名⼤学⽣的⼈格尊严保证，在本场考试中，⾃觉遵守考试纪律，服从考试管理，决不作弊或帮助别⼈作弊！签名：学院专业学号级班··················密···················封·····················线··················命题⼈签字：系主任签字：审核院长签字：共印份数：第1页共4页聊城⼤学计算机学院07—08学年第2学期期末考试2007级《数字电路》试题（闭卷 A卷）⼀、填空题（每空1分，共20分）8421BCD代码为。
2．Y=A(B+C)+CD的对偶式Y D＝。
3．常⽤的逻辑函数表⽰⽅法主要有、、、波形图、卡诺图和硬件描述语⾔等。
4．逻辑函数Y＝AB＋BC+AC化为与⾮—与⾮形式为。
5．如果以⾼电平表⽰逻辑1，以低电平表⽰逻辑0，则这种表⽰⽅法为。
6．⼏个OD（漏极开路输出）门的输出直接相连，可以实现逻辑。
7．CMOS电路最突出的⼀⼤优点是。
（完整版）数字电子技术-复习选择填空题汇总（精简）
（完整版）数字电⼦技术-复习选择填空题汇总（精简）⼀、选择题：1、在下列逻辑电路中，不是组合逻辑电路的是（D）A、译码器B、编码器C、全加器D、寄存器2、下列触发器中没有约束条件的是（D）A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器3、555定时器不可以组成D。
A.多谐振荡器B.单稳态触发器C.施密特触发器D.J K触发器4、编码器（A）优先编码功能，因⽽（C）多个输⼊端同时为１。
A、有B、⽆C、允许D、不允许5、（D）触发器可以构成移位寄存器。
A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器6、某触发器的状态转换图如图所⽰，该触发器应是( C )A. J-K触发器B. R-S触发器C. D触发器D. T触发器7、⼗进制数6在8421BCD码中表⽰为-------------------------------------------------（ B ）A.0101B.0110C. 0111D. 10008、在图所⽰电路中，使__AY 的电路是---------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○49、接通电源电压就能输出矩形脉冲的电路是------------------------------------------（ D ）A. 单稳态触发器B. 施密特触发器C. D触发器D. 多谐振荡器10、多谐振荡器有-------------------------------------------------------------------------------（ C ）A. 两个稳态B. ⼀个稳态C. 没有稳态D. 不能确定11、已知输⼊A、B和输出Y的波形如下图所⽰，则对应的逻辑门电路是-------（ D ）A. 与门B. 与⾮门C. 或⾮门D. 异或门12、下列电路中属于时序逻辑电路的是------------------------------------------------------（ B ）A. 编码器B. 计数器C. 译码器D. 数据选择器13、在某些情况下，使组合逻辑电路产⽣了竞争与冒险，这是由于信号的---------（ A ）A. 延迟B. 超前C. 突变D. 放⼤14、电路和波形如下图，正确输出的波形是-----------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○415．在何种输⼊情况下，“与⾮”运算的结果是逻辑0。
触发器的状态转换图
10 1
1 1 Qn
Qn+1=JQn + KQn
J= K=1
J=
K=0
1
J=0
0 K=
J=1
K=
本继页续完
触发器的状态转换图
三、T 触发器的状态转换图 1、T触发器的功能表 2、T触发器的特征方程 3、T触发器的状态转换图
同步RS触发器功能表
CLK R S Qn+1 结论
10 10 11 11 0
0 Qn 维持 1 1 置1 0 0 置0
1转表换 示为不从0态定0态。
Qn 关闭
两状态间用带箭头的弧线连接， 箭 头 指 向 触 发 器 的 次 态 (n+1 态 ) ， 箭尾为触发器的现态(n态)。
Qn+1=S+RQn RS=0 约束条件
五、D 触发器的状态转换图 1、D触发器的功能表 2、D触发器的特征方程 3、D触发器的状态转换图
标上维持0态的条件。由 真值表知，若触发器的初态 为0，D=0，CLK的触发边沿 到时，触发器仍维持0。
D触发器的功能表
D
Qn+1
0
0
1D=0(01 0)
Qn+1=D
D=0
1
0 D=0
继续
触发器的状态转换图
同步RS触发器功能表
CLK R S Qn+1 结论
10 10 11 11 0
0 Qn 维持 1 1 置1 0 0 置0 1 不定 Qn 关闭
Qn+1=S+RQn RS=0 约束条件
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
同步RS触发器功能表 同步RS触发器功能表
CLK 1 1 1 1 0 R 0 0 1 1 × S 0 1 0 1 × Qn+1 结论 Qn 维持 1 0 ∅ Qn 置1 置0 不定 关闭
触发器有两个状态， 触发器有两个状态，为1态和0态， 态和0 在两个圆圈内以1 表示之。 在两个圆圈内以1和0表示之。 两状态间用带箭头的弧线连接， 两状态间用带箭头的弧线连接， 箭头指向触发器的次态( 箭头指向触发器的次态 (n+1 态 ) ， 箭尾为触发器的现态( 箭尾为触发器的现态(n态)。 弧线旁边标出了状态转换的条件
Qn+1=S+RQn RS=0 约束条件
S=0 R=1 S=0 R=×
1Hale Waihona Puke 0继续触发器的状态转换图
转换状态条件的标 注:R=0,S=1(0→1)
一、RS 触发器的状态转换图 1、同步 触发器的功能表 、同步RS触发器的功能表 2、同步 触发器的特征方程 、同步RS触发器的特征方程 3、同步 触发器的状态转 、同步RS触发器的状态转 换图
JK触发器功能表 JK触发器功能表
J 0 0 1 1 K 0 1 0 1 Qn+1 Qn 0 1
Qn
Qn+1=JQn + KQn
标上表示从0 态转换为1 标上表示从 0 态转换为 1 态的条件。 由真值表知， 态的条件 。 由真值表知 ， 若触发器的初态为0，当 J=1 时 ， 不管 K为何值 ， 只 不管K为何值， CLK的触发边沿一到 的触发边沿一到， 要 CLK 的触发边沿一到 ， 均可令触发器置1 均可令触发器置1态。
触发器有两个状态， 触发器有两个状态，为1态和0态， 态和0 在两个圆圈内以1 表示之。 在两个圆圈内以1和0表示之。 两状态间用带箭头的弧线连接， 两状态间用带箭头的弧线连接， 箭头指向触发器的次态( 箭头指向触发器的次态 (n+1 态 ) ， 箭尾为触发器的现态( 箭尾为触发器的现态(n态)。 弧线旁边标出了状态转换的条件 S=× R=0 以上绘状态转换图的方法适用 于其他几种触发器。 于其他几种触发器。
Qn+1=S+RQn RS=0 约束条件
S=0 R=1 S=0 R=×
1
0
S=1 R=0
本页完 继续
触发器的状态转换图
总结
一、RS 触发器的状态转换图 1、同步 触发器的功能表 、同步RS触发器的功能表 2、同步 触发器的特征方程 、同步RS触发器的特征方程 3、同步 触发器的状态转 、同步RS触发器的状态转 换图
二、JK 触发器的状态转换图 J=×;K=1(1→0) =
二、JK 触发器的状态转换图 1、JK触发器的功能表 、 触发器的功能表 2、JK触发器的特征方程 、 触发器的特征方程 3、JK触发器的状态转换图 、 触发器的状态转换图
标上表示从1 态转换为0 标上表示从 1 态转换为 0 态的条件。 由真值表知， 态的条件 。 由真值表知 ， 当触发器的初态为1 当触发器的初态为1时，若 K=1 时 ， 不管 J 为何值 ， 只 不管J 为何值， CLK的触发边沿一到 的触发边沿一到， 要 CLK 的触发边沿一到 ， 均可令触发器置0 均可令触发器置0态。
Qn+1=S+RQn RS=0 约束条件
S=0 R=1 S=0 R=×
1
0
S=1 R=0
继续
触发器的状态转换图
转换状态条件的标注:R=0,S=×(1→1)
一、RS 触发器的状态转换图 1、同步 触发器的功能表 、同步RS触发器的功能表 2、同步 触发器的特征方程 、同步RS触发器的特征方程 3、同步 触发器的状态转 、同步RS触发器的状态转 换图
标上表示从0 态转换为0 标上表示从 0 态转换为 0 态 的条件。 由真值表知， 的条件 。 由真值表知 ， 若触 发器的初态为0 发器的初态为 0 ， 当 J=0时 ， 不管K 为何值， 只要CLK 的 不管 K 为何值 ， 只要 CLK的 触发边沿一到， 触发边沿一到 ， 均可令触发 器置0 器置0态。
标上表示从1态转换为0 标上表示从1态转换为0 态的条件。由真值表知， 态的条件。由真值表知， 若触发器的初态为1 若触发器的初态为 1 ， 当 T=1 时 ， CLK 的触发边沿 CLK的触发边沿 一到，触发器翻转为0 一到，触发器翻转为0。
前言
返回
学习要点
本 节 学 习 要 点 和 要 求
掌握触发器的状态转换图的作法 能把触发器的几种表示方法进行变换 能写出触发器的几种表示方式
返回
触发器的状态转换图
一、RS 触发器的状态转换图 1、同步 触发器的功能表 、同步RS触发器的功能表 2、同步 触发器的特征方程 、同步RS触发器的特征方程 3、同步 触发器的状态转 、同步RS触发器的状态转 换图
JK触发器功能表 JK触发器功能表
J 0 0 1 1 K 0 1 0 1 Qn+1 Qn 0 1
Qn
Qn+1=JQn + KQn
J=× K=1
1
0
J=0 K=×
继续
触发器的状态转换图
J=1;K=×(0→1) =
二、JK 触发器的状态转换图 1、JK触发器的功能表 、 触发器的功能表 2、JK触发器的特征方程 、 触发器的特征方程 3、JK触发器的状态转换图 、 触发器的状态转换图
同步RS触发器功能表 同步RS触发器功能表
CLK 1 1 1 1 0 R 0 0 1 1 × S 0 1 0 1 × Qn+1 结论 Qn 维持 1 0 ∅ Qn 置1 置0 不定 关闭
Qn+1=S+RQn RS=0 约束条件
S=0 R=1 S=0 R=×
1
0
S=1 R=0
本页完 继续
触发器的状态转换图
标上表示从1态转换为1 标上表示从1态转换为1态的条 由真值表知， 若初态为1 件 。 由真值表知 ， 若初态为 1 ， 只 要 R=0 ， 不 管 S 是 何 值 ， 当 CLK= 时均可以使触发器置1 CLK=1时均可以使触发器置1。
同步RS触发器功能表 同步RS触发器功能表
CLK 1 1 1 1 0 R 0 0 1 1 × S 0 1 0 1 × Qn+1 结论 Qn 维持 1 0 ∅ Qn 置1 置0 不定 关闭
写上表示从1 态转换为0 写上表示从 1 态转换为 0 态的 条件。 由真值表知， 条件 。 由真值表知 ， 若 R=1 、 S=0 ， 当 CLK=1 时 ， 触发器的 CLK= 状态由1态转换为0 状态由1态转换为0态。
同步RS触发器功能表 同步RS触发器功能表
CLK 1 1 1 1 0 R 0 0 1 1 × S 0 1 0 1 × Qn+1 结论 Qn 维持 1 0 ∅ Qn 置1 置0 不定 关闭
转换状态条件的标 注:R=1,S=0(1→0)
Qn+1=S+RQn RS=0 约束条件
S=0 R=1
1
0
继续
触发器的状态转换图
转换状态条件的标 注:R=×,S=0(0→0)
一、RS 触发器的状态转换图 1、同步 触发器的功能表 、同步RS触发器的功能表 2、同步 触发器的特征方程 、同步RS触发器的特征方程 3、同步 触发器的状态转 、同步RS触发器的状态转 换图
在两个圆圈内以1 在两个圆圈内以1和0表示之。 表示之。 两状态间用带箭头的弧线连接， 两状态间用带箭头的弧线连接， 箭头指向触发器的次态( 箭头指向触发器的次态 (n+1 态 ) ， 箭尾为触发器的现态( 箭尾为触发器的现态(n态)。
表示从1 表示从1态 转换为1 转换为1态。 表示从0 表示从0态 转换为1 转换为1态。 表示从1 表示从1态 触发器有两个状态， 态和0 触发器有两个状态，为1态和0态， 转换为0 转换为0态。
触发器有两个状态， 触发器有两个状态，为1态和0态， 态和0 在两个圆圈内以1 表示之。 在两个圆圈内以1和0表示之。 两状态间用带箭头的弧线连接， 两状态间用带箭头的弧线连接， 箭头指向触发器的次态( 箭头指向触发器的次态 (n+1 态 ) ， 箭尾为触发器的现态( 箭尾为触发器的现态(n态)。 弧线旁边标出了状态转换的条件
J=× K=1
1
J=1 K=×
0
J=0 K=×
继续
触发器的状态转换图
J=×;K=0(1→1) =
二、JK 触发器的状态转换图 1、JK触发器的功能表 、 触发器的功能表 2、JK触发器的特征方程 、 触发器的特征方程 3、JK触发器的状态转换图 、 触发器的状态转换图
标上表示从1 态转换为1 标上表示从 1 态转换为 1 态的条件。 由真值表知， 态的条件 。 由真值表知 ， 若 触发 器的初 态为 1 ， 当 K=0时，不管 J为何值，只 不管J为何值， CLK的触发边沿一到 的触发边沿一到， 要 CLK 的触发边沿一到 ， 均可令触发器置1 均可令触发器置1态。
触发器有两个状态， 触发器有两个状态，为1态和0态， 态和0 在两个圆圈内以1 表示之。 在两个圆圈内以1和0表示之。 两状态间用带箭头的弧线连接， 两状态间用带箭头的弧线连接， 箭头指向触发器的次态( 箭头指向触发器的次态 (n+1 态 ) ， 箭尾为触发器的现态( 箭尾为触发器的现态(n态)。 弧线旁边标出了状态转换的条件 S=× R=0
Q 关闭
Qn+1=S+RQn RS=0 约束条件
1
0
继续
触发器的状态转换图
一、RS 触发器的状态转换图 1、同步 触发器的功能表 、同步RS触发器的功能表 2、同步 触发器的特征方程 、同步RS触发器的特征方程 3、同步 触发器的状态转 、同步RS触发器的状态转 换图