第2章 单片机的结构及原理PPT课件
合集下载
第二篇 单片机的硬件结构与工作原理PPT课件
9
(4) P3口：8位准双向I/O口，双功能复用口，可驱动 4个LS型TTL负载。
P3口还可提供第二功能，定义如表2-1所列，应熟记。
10
注意:准双向口与双向三态口的差别。 （1）当3个准双向I/O口作输入口使用时，要向该口
先写“1”。 （2）准双向I/O口无高阻 “浮空”状态。
5.3 89C51的CPU 由运算器和控制器所构成
格式如图5-3。
12
图5-3
（1）Cy（PSW.7）进位标志位 （2）Ac (PSW.6) 辅助进位标志位，用于BCD码的十
进制调整运算。 （3）F0（PSW.5）用户使用的状态标志位。 （4）RS1、RS0（PSW.4、PSW.3）：4组工作寄存器区
选择控制位1和位0。如表5-2。
13
表5-2 RS1、RS0与4组工作寄存器区的对应关系
片内为128个字节（52子系列的为256个字节） 3.程序存储器（ROM/EPROM）
8031:无此部件； 8051:4K字节ROM； 8751:4K字节EPROM ； 89C51/89C52/89C55:4K/8K/20K 字节闪存。 4.4个并行8位I/O口 P1口、P2口、P3口、P0口。 5.串行口 1个全双工的异步串行口，具有四种工作方式。
RS1 RS0
所选的4组寄存器
0 0 0区（内部RAM地址00H～07H）
0 1 1区（内部RAM地址08H～0FH）
1 0 2区（内部RAM地址10H～17H）
1 1 3区（内部RAM地址18H～1FH）
（5）OV（PSW.2）溢出标志位 指示运算是否溢出。注意各种算术运算指令对该
位的影响（6）PSW.1位: 保留位，未用 （7）P (PSW.0)奇偶标志位
(4) P3口：8位准双向I/O口，双功能复用口，可驱动 4个LS型TTL负载。
P3口还可提供第二功能，定义如表2-1所列，应熟记。
10
注意:准双向口与双向三态口的差别。 （1）当3个准双向I/O口作输入口使用时，要向该口
先写“1”。 （2）准双向I/O口无高阻 “浮空”状态。
5.3 89C51的CPU 由运算器和控制器所构成
格式如图5-3。
12
图5-3
（1）Cy（PSW.7）进位标志位 （2）Ac (PSW.6) 辅助进位标志位，用于BCD码的十
进制调整运算。 （3）F0（PSW.5）用户使用的状态标志位。 （4）RS1、RS0（PSW.4、PSW.3）：4组工作寄存器区
选择控制位1和位0。如表5-2。
13
表5-2 RS1、RS0与4组工作寄存器区的对应关系
片内为128个字节（52子系列的为256个字节） 3.程序存储器（ROM/EPROM）
8031:无此部件； 8051:4K字节ROM； 8751:4K字节EPROM ； 89C51/89C52/89C55:4K/8K/20K 字节闪存。 4.4个并行8位I/O口 P1口、P2口、P3口、P0口。 5.串行口 1个全双工的异步串行口，具有四种工作方式。
RS1 RS0
所选的4组寄存器
0 0 0区（内部RAM地址00H～07H）
0 1 1区（内部RAM地址08H～0FH）
1 0 2区（内部RAM地址10H～17H）
1 1 3区（内部RAM地址18H～1FH）
（5）OV（PSW.2）溢出标志位 指示运算是否溢出。注意各种算术运算指令对该
位的影响（6）PSW.1位: 保留位，未用 （7）P (PSW.0)奇偶标志位
第2章 89C51单片机硬件结构和原理 (单片机原理课件)
返回
单片机原理及接口技术
1、准双向 当I/O口作为输入时，应先向此口锁存器写入 全1， 此时该口引脚浮空，可作高阻抗输入。
17:43
返回
单片机原理及接口技术
2、P0口：
P0口可作为一个8位数据准双向输入/输出口；
在CPU访问片外存储器时，P0口为分时复用的
低8位地址总线和8位数据总线。
17:43
3、片内4KB程序存储器Flash ROM（4KB）: 用以存放程序、一些原始数据和表格。但有一些单片机内
部不带ROM/EPROM，如8031、8032、80C31等。
4、四个8位并行I/O（输入/输出）接口 P0~P3: 每个口可以用作输入，也可以用作输出。
17:43
返回
单片机原理及接口技术
5、两个或三个定时/计数器: 每个定时/计数器都可以设置成计数方式，用以对外部 事件进行计数，也可以设置成定时方式，并可以根据 计数或定时的结果 实现计算机控制。 6、一个全双工UART的串行I/O口: 可实现单片机与单片机或其它微机之间串行通信。 7、片内振荡器和时钟产生电路: 但需外接晶振和电容。 8、五个中断源的中断控制系统。 9、具有节电工作方式：
（3）8位程序状态寄存器PSW： （4）8位寄存器B：
（5）布尔处理器： （6）2个8位暂存器：
17:43
返回
单片机原理及接口技术
1）运算器 （1）8位的ALU： 可对4位、8位、16位数据进行操作。
17:43
返回
单片机原理及接口技术
（2）8位累加器ACC（A）： • 它经常作为一个运算数经暂存器2进入ALU 的输入端，与另一个来自暂存器1的运算数 进行运算，运算结果又送回ACC。
17:43
第2章 单片机的结构与组成PPT课件
内部数据存储器（RAM) MCS-51系列内部有128B RAM区（地址为
00H～7FH）和128B的特殊功能寄存器区SFR （地址为80H～FFH）。
图2-3 内部数据存储器单元
片内RAM低128单元
低128单元分三个区域：工作寄存器、位寻址区和用 户数据区
位寻址区（20H~2FH）
表2-3 内部RAM 20H～2FH位寻址区位地址分布表
8051存储器
❖ 8051的存储器：哈佛结构，即程序存储 器（ROM）和数据存储器（RAM）的寻 址空间是分开的。
存储器 程 数序 据存 存储 储 片 片 片 片器 器外 内 外 内 RRRRO O AAM M M M ((((内 内 外 外部 部 部 部 RRRRAO AOM M M )M )))
时置“1”，否则清“0”。 ❖ F0用户标志位：由用户设置，软件标志。 ❖ RS1和RS0：工作寄存器组选择位。 ❖ OV溢出位：溢出时置“1”，否则置“0”。 ❖ X：无效位。 ❖ P奇偶位：ACC中1的个数的奇偶性。ACC中有奇数个
“1”，则P=1，否则P=0。
位地址空间
位地址空间包括两块区域： 一块位地址范围为00H～7FH，分布于内部数
❖ 位处理器系统包括以下几个功能部件： （1）位累加器：借用进位标志CY。在布尔运算中CY是数据
源之一，又是运算结果的存放处，位数据传送的中心。 （2）位寻址的RAM：内部RAM位寻址区中的0~127位
（20H~2FH); （3）位寻址的寄存器：特殊功能寄存器（SFR）中的可以位
寻址的位。 （4）位寻址的I/O口：并行I/O口中的可以位寻址的位（如
“1”，则P=1，否则P=0。
SP（堆栈指针）的作用：入栈和出栈
第2章 单片机的组成原理PPT课件
52子系列与51子系列相比大部分相同，不同之处在于： 片内数据存储器增至256字节（比51子系列增加1倍）； 8032芯片不带ROM （与51子系列8031一样） ； 8052芯片带8KB ROM （比51子系列8051增加1倍） ； 8752芯片带8KB EPROM （比51子系列8751增加1倍） ； 有3个16位定时器/计数器（比51子系列增加1个） ； 6个中断源（比51子系列增加1个） 。
6
频率基准源
振荡器及 定时电路
CPU
8031无
4KB 程序存储器
128B 数据存储器内部总线内部 中断信号64KB总线 扩展控制
可编程I/O
外部中断信号
控制信号
并行I/O口
图 8051单片机组成方框图
计数信号
2个16位 定时器/计数器
可编程 串行口
串行 输入
串行 输出
7
2.2 CPU ——单片机的核心
2.在布尔处理器中，C作为位累加器。 半数以上的位操作指令与C有关。
14
AC（PSW.6）：辅助进位标志位。 在8位加法/减法运算时，若运算结果低4位数向高4 位数有进位/借位，则AC=1，否则清0。 在BCD码运算，进行十进制调整要使用AC 。
F0（PSW.5）：用户标志位。 由用户根据需要对其置位或复位，可作为用户自
对于51子系列（基本型）：主要有8031、 8051、8751 三种机型，它们的指令系统与芯片 引脚完全兼容，仅片内程序存储器有所不同：
8031芯片不带ROM； 8051芯片带4KB ROM； 8751芯片带4KB EPROM。
3
对于52子系列（增强型）：有8032、8052、8752 三种机 型。
以指示运算结果是否溢出。 OV=1表示加减法运算的结果超出了累加器所能
6
频率基准源
振荡器及 定时电路
CPU
8031无
4KB 程序存储器
128B 数据存储器内部总线内部 中断信号64KB总线 扩展控制
可编程I/O
外部中断信号
控制信号
并行I/O口
图 8051单片机组成方框图
计数信号
2个16位 定时器/计数器
可编程 串行口
串行 输入
串行 输出
7
2.2 CPU ——单片机的核心
2.在布尔处理器中，C作为位累加器。 半数以上的位操作指令与C有关。
14
AC（PSW.6）：辅助进位标志位。 在8位加法/减法运算时，若运算结果低4位数向高4 位数有进位/借位，则AC=1，否则清0。 在BCD码运算，进行十进制调整要使用AC 。
F0（PSW.5）：用户标志位。 由用户根据需要对其置位或复位，可作为用户自
对于51子系列（基本型）：主要有8031、 8051、8751 三种机型，它们的指令系统与芯片 引脚完全兼容，仅片内程序存储器有所不同：
8031芯片不带ROM； 8051芯片带4KB ROM； 8751芯片带4KB EPROM。
3
对于52子系列（增强型）：有8032、8052、8752 三种机 型。
以指示运算结果是否溢出。 OV=1表示加减法运算的结果超出了累加器所能
MCS-51系列单片机的结构与原理.ppt
8031（无ROM）
5个中断源
51子系列 8051 （掩模ROM，RAM128B，4KBROM） 2个定时器
8751 （EPROM ，RAM128B，8KBROM ）
MCS-51单片机
8032（无ROM）
6个中断源
52子系列 8052 （掩模ROM，RAM256B，2KBROM） 3个定时器
8752 （EPROM ，RAM256B，2KBROM ）
位处理器（布尔处理器）
CPU的功能: 负责控制、指挥和调度整个单元系 统协调的工作,完成运算和控制输 入/输出功能等操作
1. 运算器
（1）运算器的组成
算数逻辑单元ALU 累加器A 寄存器B 暂存器(TEMP) 程序状态寄存器PSW
（2）功能：是进行算术运算和逻辑运算,也可以对单 字节、半字节（4位）等数据进行操作。
控制引脚
ALE/P R O G (30脚)
ALE地址锁存使能信号输出端。存取 片外存储器时，用于锁存低8位地址。
PROG是对于EPROM型单片机，在 EPROM编程期间，此引脚用于输入编 程脉冲。
控制引脚
/PSEN（29脚）
程序存储器输出使能输出端。它是外部程 序存储器的读选通信号，低电平有效。
E A /Vpp（31脚） 片内程序存储器屏蔽控制端 （1），低电平有效。
特殊功能寄存器区(80H-FFH) 直接寻址
通用区(80H-FFH)：
间接寻址
仅52子系 列有
位寻址区位地址分配表
2.片外数据存储器
片外数据存储器可寻址空间是指MCS-51单片机对片外扩 展数据存储器的最大寻址能力。51单片机是64KB。
定时器/计数
器等。不能
程序存储器ROM,4KB/8KB(8051/52)
第2章单片机基本原理-ppt课件
第2章 单片机基本原理
RS1
RS0
工作寄存器组
0
0
0组（00H-07H）
0
1
1组（08H-0FH）
1
0
2组（10H-17H）
1
1
3组（18H-1FH）
OV〔PSW.2〕：溢出标志位。
P〔PSW.0〕：奇偶标志位〔偶〕。假设累加器A中1的个数为 奇数，那么P置位，假设累加器A中1的个数为偶数，那么P清零。
◆8位CPU。 ◆片内带振荡器，频率范围1．2~12MHZ。 ◆片内带128字节的数据存储器。 ◆片内带4K的程序存储器。 ◆程序存储器的寻址空间为64K字节。 ◆片外数据存储器的寻址空间为64K字节。 ◆128个用户位寻址空间。
第2章 单片机基本原理
◆21个字节特殊功能存放器。 ◆4个8位的并行I/O接口：P0、P1、P2、P3。 ◆2个16位定时器/计数器 ◆2个优先级别的5个中断源。 ◆1个全双工的串行I/O接口，可多机通讯。 ◆111条指令，含乘法指令和除法指令。 ◆片内采用单总线构造。 ◆有较强的位处置才干。 ◆采用单一+5V电源。
片内数据存储器按功能分成以下几个部分：任务存放器组区、 位寻址区、普通RAM区，其中还包含堆栈区。
00H 任务存放器组区 1FH 20H 位寻址区 2FH 30H
普通RAM区 7FH 80H
普通RAM区 仅52子子系列
第2章 单片机基本原理
80H SFR
FFH
FFH
1. 任务存放器组区
00H—1FH单元为任务存放器组区，共32个字节。任务存放器也 称为通用存放器，用于暂时存放8位信息。任务存放器共有4组，称为0 组、1组、2组和3组，每组8个，分别依次用R0~R7表示
第2章 MCS51单片机组成与工作原理PPT课件
暂存器2 指令译码器ID
PSW
ALU
定时与控制
振荡器
缓冲器
DPH DPL PC增量器
程序计数器PC 地址寄存器 AR
VSS
XTA XTA EA RST ALE PSEN
L2 L1
单片机结构图(中)
ROM 4K字节
2.1 单片机管脚及片外总线结构
本节主要学习内容：
1.引脚介绍： 电源引脚； 外接晶体引脚； 控制引脚； I/0口引脚。
2.外总线结构 地址总线； 数据总线； 控制总线。
80C51
AT89C51
ATMEL
FLASH型
87C51
EPROM型
MCS-51单片机（DIP封装） 4
VCC RST XTAL1
P0口 XTAL2 /EA /PSEN ALE
P1口 P3口 RXD TXD /INT0 /INT1 P2口 T0 T1 /WR /RD GND
P3口第二功能表（ P3.0 10脚－－ P3.7 17脚）
口线 定义 P3.0 RXD P3.1 TXD P3.2 INT0 P3.3 INT1
说明
口线 定义
说明
串行数据输入口 P3.4 T0 计数器０外部输入信号 串行数据输出口 P3.5 T1 计数器１外部输入信号
外部中断０输入口 P3.6 / WR 外部数据存储器写信号 外部中断１输入口 P3.7 / RD 外部数据存储器读信号
寄存器 TCON T2CON TH0
00H 07H 0000H FFH XX000000B 0X000000B 00H
TL0 TH1 TL1 SCON SBUF PCON
复位状态 00H 00H 00H
00H 00H 00H 00H XXH 0XXX0000B
第2章 89C51单片机的结构及原理PPT课件
11
2. 数据存储器
FF
80
SFR RAM
30
位寻址区
20
工作 寄存器 0-3组
FFFF RAM
外部 RAM
00
0000
12
表 2.2 寄存器与RAM 地址对照表
13
表 2.3 RAM中的位寻址区地址表
14
内部数据存储器高128单元
（特殊功能寄存器区）
程序计数器PC 累加器A 寄存器B 状态字寄存器PSW
4
2.3 89C51系列单片机的引脚功能
2.3.1 89C51系列单片机引脚功能 2.3.2 三总线结构
5
图2-3（a）89C51系列单片机的引脚 6
表2.1 P3口的第二功能表
7
2.3.2 三总线结构
图2-3（b）89C51系列单片机功能引脚分类
(总线结构图）
8
2.4 89C51系列单片机的主要组成部分
外部 ROM EA=0
0000
FF
SFR 80 RAM
30 位寻址区
20
工作 寄存器 0-3组
00
FFFF RAM
外部 RAM
0000
10
1. 程序存储器
在程序存储器中有6个单元具有特殊功能： 0000H～0002H：是所有执行程序的入口
地址，89C51复位后，CPU总是从0000H单 元开始执行程序。 0003H：外部中断0入口。 000BH：定时器0溢出中断入口。 0013H：外部中断1入口。 001BH：定时器1溢出中断入口。 0023H：串行口中断入口。
0
1
3组
18H~1FH
R0~R7
堆栈指针SP：按照先进后出、后进先出 的原则存取RAM区域。
2. 数据存储器
FF
80
SFR RAM
30
位寻址区
20
工作 寄存器 0-3组
FFFF RAM
外部 RAM
00
0000
12
表 2.2 寄存器与RAM 地址对照表
13
表 2.3 RAM中的位寻址区地址表
14
内部数据存储器高128单元
（特殊功能寄存器区）
程序计数器PC 累加器A 寄存器B 状态字寄存器PSW
4
2.3 89C51系列单片机的引脚功能
2.3.1 89C51系列单片机引脚功能 2.3.2 三总线结构
5
图2-3（a）89C51系列单片机的引脚 6
表2.1 P3口的第二功能表
7
2.3.2 三总线结构
图2-3（b）89C51系列单片机功能引脚分类
(总线结构图）
8
2.4 89C51系列单片机的主要组成部分
外部 ROM EA=0
0000
FF
SFR 80 RAM
30 位寻址区
20
工作 寄存器 0-3组
00
FFFF RAM
外部 RAM
0000
10
1. 程序存储器
在程序存储器中有6个单元具有特殊功能： 0000H～0002H：是所有执行程序的入口
地址，89C51复位后，CPU总是从0000H单 元开始执行程序。 0003H：外部中断0入口。 000BH：定时器0溢出中断入口。 0013H：外部中断1入口。 001BH：定时器1溢出中断入口。 0023H：串行口中断入口。
0
1
3组
18H~1FH
R0~R7
堆栈指针SP：按照先进后出、后进先出 的原则存取RAM区域。
51单片机-第2章-单片机硬件结构和原理PPT课件
VSS 20
AT89C51
40 VCC
39 P0.0 38 P0.1
1. 电源2个
37 P0.2 36 P0.3
2. 外接晶体振荡器2个
35 P0.4 34 P0.5
3. I/O引脚32个
33 P0.6 32 P0.7
4. 控制信号引脚4个
31 EA/VPP
30 ALE/PROG
29 PSEN
28 P2.7
64KB外部程序存储器空间
P1.0 P1.1
24 23
XTAL1 19
22
VSS 20
21
VCC P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/VPP ALE/PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0
MCS-51可寻址
64KB外部数据存储器空间
第2章 单片机的硬件结构和原理
本章内容
2.1 MCS-51单片机的内部结构 2.2 MCS-51单片机的引脚及功能 2.3 CPU 2.4 存储器 2.5 时钟电路与指令的时序 2.6 单片机的复位方式及电路 2.7 I/O端口电路与电气特性 2.8 单片机的低功耗工作方式 2.9 单片机的最小系统
VSS 20
AT89C51
40 VCC 39 P0.0 38 P0.1 37 P0.2 36 P0.3 35 P0.4 34 P0.5 33 P0.6 32 P0.7 31 EA/VPP 30 ALE/PROG 29 PSEN 28 P2.7 27 P2.6 26 P2.5 25 P2.4 24 P2.3 23 P2.2 22 P2.1 21 P2.0
中断输入 中断控制 CPU(8位)
AT89C51
40 VCC
39 P0.0 38 P0.1
1. 电源2个
37 P0.2 36 P0.3
2. 外接晶体振荡器2个
35 P0.4 34 P0.5
3. I/O引脚32个
33 P0.6 32 P0.7
4. 控制信号引脚4个
31 EA/VPP
30 ALE/PROG
29 PSEN
28 P2.7
64KB外部程序存储器空间
P1.0 P1.1
24 23
XTAL1 19
22
VSS 20
21
VCC P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/VPP ALE/PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0
MCS-51可寻址
64KB外部数据存储器空间
第2章 单片机的硬件结构和原理
本章内容
2.1 MCS-51单片机的内部结构 2.2 MCS-51单片机的引脚及功能 2.3 CPU 2.4 存储器 2.5 时钟电路与指令的时序 2.6 单片机的复位方式及电路 2.7 I/O端口电路与电气特性 2.8 单片机的低功耗工作方式 2.9 单片机的最小系统
VSS 20
AT89C51
40 VCC 39 P0.0 38 P0.1 37 P0.2 36 P0.3 35 P0.4 34 P0.5 33 P0.6 32 P0.7 31 EA/VPP 30 ALE/PROG 29 PSEN 28 P2.7 27 P2.6 26 P2.5 25 P2.4 24 P2.3 23 P2.2 22 P2.1 21 P2.0
中断输入 中断控制 CPU(8位)
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
（
•控制线（4条）：
ALE/PROG：双功能引脚。由于P0口的8个引脚是低8位地址总线与数据 总线分时复用，因此必须将P0口输出的低8位地址进行锁存。
ALE(地址锁存允许信号);在访问片外存储器时，其下降沿用于锁 存P0口输出的低8 位地址。在不访问片外存储器，该引脚上出现1/6 振荡频率的周期性信号，因此也可作为对外输出的时钟脉冲。必须 注意的是：在访问片外存储器时，ALE脉冲会跳空1个，不能用作时 钟信号。
采用8位数据线和16位地址线，没有 独立的地址和数据总线，共用P0和P2。 P0分时作为8位数据线和低8位地址线， P2口作为高8位地址线。
ROM和RAM分开，使用16条地址线 可分别寻址64K RAM 和64K ROM，使实际存储空间扩大 一倍。
51子系列单片机引脚及其功能： 图2-2 MCS—51系列单片机的引脚功能
（52系列为256字节） （4）21个专用寄存器； （5）4KB的片内程序存储器,（片内ROM 8031，8032无）；
（ 52系列为8KB） （6）8位并行I/O口P0，P1，P2，P3； （7）一个全双工串行I/O口； （8）2个16位定时器/计数器(52系列3个定时器)； （9）5个中断源，分为2个优先级(52系列6个中断源) ；
频率基准源
振荡器及 定时电路
CPU
8031无
4KB 程序存储器
128B 数
6扩4图展K2B8-控总015制线1单80片51机单功片能机可的方编内框程部图I结/O构
外部中断信号
控制信号
并行I/O口
计数信号
2个16位 定时器/计数器
可编程 串行口
串行 输入
串行 输出
8051单片机的内部结构
第2章 MCS--51系列单片机的结 构及原理
2.1 MCS—51系列单片机的结构 与外部引脚功能
2.2 MCS—51系列单片机的CPU 及其时序
2.3 8051 存储器配置 2.4 输入输出端口结构 2.5 复位及复位电路
2.1 MCS--51系列单片机 的结构与引脚功能
MCS--51系列单片机是美国Intel公司在 1980年推出的8位单片 微型计算机 ，包含51和 52两个子系列。
，Ｐ1.1还可作定时器/计数器2的外部控制端T2EX。)
P2.0～P2.7：P2口的8个引脚，P2口也是一个带内部上拉电阻的 双向I/O口，在访问片外存储器或扩展I/O接口时，还用于提供高8位 地址。
P3.0～P3.7：P3口的8个引脚，P3口也是一个带上拉电阻的I/O口 ，除可以作双向的输入输出口外，还具有第2功能，见表2.1
•主电源引脚 Vss(接地)、Vcc(接＋5V)
•输入/输出引脚 P0、P1、P2、P3
P0.0～P0.7：P0口的8个引脚，P0口是8位漏极开路型双向I/0端 口，在接有片外存储器或I/0扩展接口时，P0.0～P0.7分时复用，作 低8位地址总线与双向8位数据总线
P1.0～P1.7：P1口的8个引脚，P1口是一个带内部上拉电阻的8位 双向I/O口，(对于52子系列，P1.0还可用于定时器/计数器2的计数脉冲输入端Ｔ2
PROG:对片内含有EPROM的机型（如8751等），此引脚在编程时可 作为编程脉冲PROG的输入端。
PSEN：片外ROM读选通信号输出端，在CPU访问外部ROM时，此信 号每个机器周期两次有效，以通过P0口读入指令，在访问片外RAM时 ，该信号不出现。
EA/Vpp：双功能引脚，为片外程序存储器选用端。 当该引脚信号有效时，选择片外程序存储器，即 EA/Vpp=1时，访问片内程序存储器。 对片内含有 EPROM的机型，此引脚在编程期间用于施加+21V的编 程电压。
片内ROM：片内程序存储器，用以存放程序。并可存放一些原始的数据和 表格。
I/O口：既可用作输入，也可用作输出。
定时计数器：可用来对外部事件进行计数，并可设置成定时器，根据定时 或计数的结果进行控制。
串行通信口：全双工的串行通信口，实现单片机和其他数据设备间的串行 数据传送。（既可作为全双工异步通信收发器使用，也可作为同步移位寄 存器使用。）
中断系统：为提高CPU的效率和数据处理的实时性而设定。
内部时钟产生电路：具有内部时钟产生电路，但石英晶体和微调电容需要 外接。最高振荡频率为12M。
51单片机的总线结构
以上单元通过内部总线相连，在许多 情况下单片机需要和外部设备或存储 器相连，这时的连接仍然采用三总线 （数据、地址、控制）方式。其特点 如下：
表２－１ P3口第二功能表
引脚
P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6
P3.7
第二功能
RXD(串行口输入) TXD(串行口输出) INT0（外部中断0输入） INT1（外部中断1输入） T0（定时器0的外部输入） T1（定时器1的外部输入） WR （片外数据存储器写控制信号） RD （片外数据存储器读控制信号）
P1锁存器 P1驱动器
DPTR P3锁存器 P3驱动器
XTAL1
XTAL2
P1 ～P1 7
P3 ～P3 7
图2-1 MCS---51系列单片机的结构框图
CPU：由运算器和控制器组成(同时还包括中断系统和部分外部特殊功能寄 存器)，是单片机的核心，完成运算和控制操作,决定单片机的性能。
片内RAM：片内数据存储器，用于存放可读写的数据（如运算的中间结果、 最终结果以及欲显示的数据）。
51子系列的典型产品有8031，8051和8751 三种机型
52子系列包括8032，8052二种主要机型 MCS--51系列单片机的结构框图见图2-1。
MCS--51系列单片机的结构框图见图2-1。
• 51子系列的配置如下：
（1）8位CPU； （2）振荡频率1.2～12MHZ； （3）128个字节的片内数据存储器（片内RAM）；
Vcc Vss
PSEN ALE EA RST
P ～P 7 P0驱动器
P2 ～P2 7 P2驱动器
RAM地址 寄存器
RAM
P0锁存器
P2锁存器
EPROM 或ROM
B寄存器
定指 时令 及寄 控存 制器 振荡器
ACC 暂存器2
SP 暂存器1
ALU PSW
中断系统 串行口 定时器/计时器
16位地址寄存器 缓冲器 PC加1 PC