计算机组成原理实验
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
34
实验四 存储器读/写实验 一、实验目的
熟悉静态随机存取存储器RAM的工作特性，验证其读/写 过程。 二、实验设备 TDN-CM*计算机组成原理实验系统一台，排线若干。 三、实验内容 1. 实验原理
35
静态随机存取存储器原理图如图2-7所示，由一片6116 （2K×8）构成，其数据线接至数据总线，地址线接至地 址锁存器（74LS273）的输出端。地址指示灯AD0—AD7 与地址线连接，显示地址内容。数据开关经三态门 （74LS245）接至数据总线，分别给出地址和数据。由于 地址寄存器的8位地址线与6116的低8位地址线A7—A0连 接，6116的高3位地址A10-A8接地，因此实际容量只有 256B。6116有3条控制信号线CE、OE和WE。
26
四、实验报告要求 （1）实验名称； （2）使用设备； （3）电路（程序）设计，并分析电路功能； （4）实验结果； （5）体会或意见。
33
27
实验三 移位运算
一、实验目的 体验移位的作用和涵义，验证移位控制的组合功能。 二、实验设备 TDN-CM*计算机组成原理实验系统一台，排线若干。 三、实验内容 1. 实验原理 移位运算原理图如图2-5所示，使用一片74LS299作为移位发
数据开关 01100101
三态门
ALU-B=1 SW-B=0
寄存器 DR1
01100101
LDDR1=1 LDDR2=0 T4 正脉冲
数据开关 10100111
三态门
ALU-B=1 SW-B=0
寄存器 DR2
10100111
LDDR1=0 LDDR2=1 T4 正脉冲
验证DR1和DR2中存放的数据是否正确，操作是：关闭 数据输入三态门（SW-B=1），打开ALU输出三态门 （ALU-B=0）。当置S3、S2、S1、S0、M为11111时，总线 指示灯显示DR1中的数据，S3、S2、S1、S0、M为10101时， 显示DR2中的数据。
19
四、实验报告要求
（1）实验名称； （2）使用设备； （3）电路（程序）设计，并分析电路功能； （4）实验结果； （5）体会或意见。
20
实验二 进位控制实验
一、实验目的 1. 验证带进位的算术运算发生器的功能。 2. 按指定数据完成几种指定的算术运算。
二、实验设备 TDN-CM*计算机组成原理实验系统一台，排线若干。 三、实验内容
17
（3）验证74LS181的算术运算和逻辑运算功能（正逻辑）
在给定DR1=65H、DR2=A7H的情况下，改变运算器的功能设置， 观察运算器的输出，填入下表1-1中，并与理论分析值进行比较验证。
18
3. 74LS181功能 74LS181有16种功能，由引脚S3 S2 S1 S0选择，如表1-1所示。 表1-1 74LS181算术逻辑运算功能表
实验时，T3接至实验板上时序电路模块的TS3相应插孔 中，脉冲宽度可调，其它电平控制信号由（SWITCH UNIT） 单元的相应开关模拟。其中SW-B为低电平有效，LDAR为 高电平有效。本实验中，OE常接地，WE信号经与非门输 入。因此CE=0且WE=0时进行读操作；CE=0且WE=1时进 行写操作。写入时间与T3脉冲宽度一致。
REG UNIT：寄存器堆，由3片8位寄存器R0、R1和R2组成。 ADDRESS UNIT：程序计数器与地址寄存器单元。 INS UNIT：指令寄存器单元。
4
STATE UNIT：时序电路单元，其中START是启动开关， KK2用作单拍信号脉冲源，STEP是单步开关，STOP是停机 开关，信号源脉冲宽度可用电位器W1调节，在H24端可用示 波器观察波形，信号源频率为330Hz—580Hz。
寄存器 DR1
01010101
LDDR1=1 LDDR2=0 T4 正脉冲
数据开关 10101010
三态门
ALU-B=1 SW-B=0
寄存器 DR2
10101010 LDDR1=0 LDDR2=1 T4 正脉冲
25
（3）进位标志清零，操作如下：
S3 S2 S1 S0 M的状态置为00000，AR置为0，（清零时寄 存器DR1中的数应不等于FF），按微动开关KK2。
计算机组成原理实验
第1章 TDN-CM 计算机组成原理教学实验系统
第2章 实验
第1章 TDN-CM 计算机组成原理教学实验系统
一、引言
TDN-CM计算机组成原理教学实验系统支持“计算机 组成原理”课程的实验教学，可满足不同层次、不同教学 环节的需求，是完全符合教学规律及开放式实验教学的高 档次实验设备。
5
BUS UNIT：总线单元，有6组排针。 W/R UNIT：读/写信号发生单元，用来转接各单元所需的控
制信号以及外总线读/写信号，有4个排针引出端T1、T2、 T3、T4。 EXT BUS：外总线单元。 EX UNIT：扩展单元。 OSC UNIT：逻辑信号测量单元。 8051 UNIT：单片机8051实验单元。 SWITCH UNIT：开关单元，有15个控制开关，根据需要提 供控制电平。 LED UNIT：指示灯单元，有4个发光二极管，信号为0时， 指示灯亮。 PLD UNIT：PLD编程区。
S3、S2、S1、S0、Cn、M、LDDR1、LDDR2、 ALU-B、SW-B各控制电平用于（SWITCH UNIT）实验 中的开关模拟。其中Cn、ALU-B、SW-B为低电平有效， LDDR1、LDDR2为高电平有效。
15
2. 实验步骤 （1）按图2-2连线，检查无误后接通电源。
W/R
16
（2）用二进制开关分别向DR1和DR2寄存器置数，操 作步骤图示如下：
38
（2）按图2-8连接线路，检查无误时接通电源。由于存 储器模块内部的线路已经连接，因此只需完成存储器外 部电路连接，设置好控制信号开关、时钟信号T3。
（3）给存储器的00，01，02，03，04地址单元分别写 入数据11，12，13，14，15，操作如下（以向00单元写 入11为例）：
二、主要功能模块
ALU UNIT：运算器单元，使用两块74LS181组成8位运算 器，两个8位寄存器DR1和DR2作为暂存寄存器，保存参 数和中间结果；ALU输出由三态门74LS245通过排针连 接到数据总线上；一片8位移位寄存器74LS299可通过排 针连接到数据总线上；由GAL器件和74LS74锁存器构成 进位标志控制电路和零标志控制电路，连接进位标志和 零标志指示灯。
注：进位标志灯CY亮时表示进位标志为“0”，无进位； 标志指示灯CY灭时，表示进位标志位“1”，有进位。
（4）验证带进位运算及进位锁存功能。使Cn=1，AR=0来进 行带进位算术运算。例如做加法运算，首先向DR1、DR2置数， 然后使ALU-B=0，S3 S2 S1 S0 M状态为10010，此时数据总线 上显示的数据为DR1加DR2加当前进位标志。该运算结果是否 有进位，需按动微动开关KK2，若进位标志指示灯亮，表示 无进位，反之，有进位。
1. 实验原理 带进位控制运算器的实验原理图如图2-3所示。
21
22
在实验一的基础上增加进位控制。其中74LS181 的进位进入74LS74锁存器，由T4和AR信号控制写入。 T4是脉冲信号，连接到（STATE UNIT）的微动开 关KK2上，AR是电平信号，低电平有效，用于实现 带进位控制实验，而脉冲信号T4是将本次运算的进 位锁存到进位锁存器中。 2. 实验步骤 （1）按照图2-4连接线路，检查无误后接通电源。
31
32
（2）移位操作： ① 置数，步骤如下：
数据开关 01101011
三态门 SW-B=0
置数
01101011
S1=1 S0=1 T4 正脉冲
三态门 SW-B=1
② 移位。参照表2-2设置S1 S0 M 299-B的状态，按动微动 开关，观察并记录移位结果。
四、实验报告
同实验一。
33
附加实验
TDN-CM采用内外总线结构，按开放式要求设计了各 相关单元电路，为学生提供多种实验手段。可按部件，分 层次进行组合，逐次构造不同实验电路和模拟计算机。在 操作界面上，提供单机使用及PC联机多种操作方式，彼此 间可以随意切换，具有良好的示教效果。整个系统分为23 个功能模块区，如图1-1所示。
2
3
23
24ຫໍສະໝຸດ Baidu
（2）用二进制数码开关向寄存器DR1和DR2置数，方 法如下：
① 关闭ALU输出三态门（ALU-B=1），开启输入三 态门（SW-B=0），设置数据开关。
② 例如向DR1存入01010101，DR2存入10101010， 操作如下：
数据开关 01010101
三态门
ALU-B=1 SW-B=0
其中CE是片选信号线，低电平有效，CE=0时芯片选 中；OE是读信号线，低电平有效，OE=0时进行读操作； WE是写信号线，低电平有效，WE=0时进行写操作。
36
本实验中，OE常接地，WE信号经与非门输入。因此 CE=0且WE=0时进行读操作；CE=0且WE=1时进行写操作。 写入时间与T3脉冲宽度一致。
6
三、74LS181
1. 74LS181内部逻辑结构 74LS181内部结构如图1-2所示，由4位加法器和快 速进位链组成。图中采用妇罗基表示。A3-0和B3-0为数据 输入端，F3-0为数据输出端。
7
图1-2 74LS181逻辑结构
8
2.外部引脚 外部引脚示意如图1-3所示2.外部引脚 外部引脚示意如图1-3所示
9
3. 74LS181功能 74LS181有16种功能，由引脚S3 S2 S1 S0选择，如表1-1所示。 表1-1 74LS181算术逻辑运算功能表
10
第2章 实验
实验一 运算器 实验二 进位控制实验 实验三 移位运算 实验四 存储器读/写实验
11
实验一 运算器
一、实验目的 1. 了解简单运算器的数据传送通路； 2. 验证运算器功能发生器（74LS181）的组合功能；
37
2. 实验步骤 （1）产生时钟脉冲信号T3，其接线与操作如下：
① 检查线路，无误后接通电源。 ② 可用示波器检查脉冲信号输出孔H24，通过电位器W1 调节脉冲信号的宽度。 ③ 将时序电路模块中的Ф与H23排针连接。 ④ 在时序电路模块中有两个二进制开关“STOP”和 “STEP”。将开关“STOP”置为“RUN”状态，“STEP” 置为“EXEC”状态时，按动微动开关“START”，T3输出 连续方波信号，旋转电位器W1，可调节T3输出脉冲宽度（频 率）。当开关“STOP”置为“RUN”状态，“STEP”置为 “STEP”状态时，每按动一次微动开关“START”，则T3输 出一个单脉冲。 ⑤ 关闭电源。
生器，其8输入输出端以排线方式与总线连接。信号299-B 控制其使能端，T4为脉冲信号。实验时，将（W/R UNIT） 中的T4接至（STARE UNIT）中的KK2单脉冲发生器， 由S1 S0 M控制其功能状态，其功能列表如表2-2所示。
28
29
30
2. 实验步骤 （1）按照图2-6所示连接线路，检查无误后接通电源。
14
图中将用户需要连接的控制信号用圆圈标示，其中除 了T4是脉冲信号之外，其它均为电平信号。实验电路中 的时序信号均已连接至（W/R UNIT）的相应信号输入输 出端。因此，实验时只需将（W/R UNIT）T4连接至 （STATE UNIT）的微动开关KK2的输出端，按动微动开 关，即可得到实验所需的单脉冲。
二、实验设备 TDN-CM*计算机组成原理实验系统一台，排线若干。
三、实验内容 1. 实验原理
实验中所用运算器数据通路如图2-1所示。
12
13
其中运算器由两片74LS181并/串联构成8位运算器 ALU。其输出经三态门（74LS245）与数据总线连接。 运算器的两个数据输入端分别由两个锁存器（74LS373） 锁存，锁存器连至数据总线。数据开关（INPUT DEVICE）用来给出参与运算的数据，并经过三态门 （74LS245）和数据总线连接。数据显示灯（BUS UNIT）和数据总线连接，用来显示总线上传送的数据。
MICRO-CONTRLLER UNIT：微控制器电路单元。 LOG UNIT：逻辑译码单元。 MAIN MEM：主存单元，由6116构成2KB存储器。 INPUT DEVICE：输入设备，使用8个拨动开关模拟输入 设备。 OUTPUT DEVICE：输出设备，有两个数码管显示器， 通过显示译码器GAI16V8连接数据总线。
实验四 存储器读/写实验 一、实验目的
熟悉静态随机存取存储器RAM的工作特性，验证其读/写 过程。 二、实验设备 TDN-CM*计算机组成原理实验系统一台，排线若干。 三、实验内容 1. 实验原理
35
静态随机存取存储器原理图如图2-7所示，由一片6116 （2K×8）构成，其数据线接至数据总线，地址线接至地 址锁存器（74LS273）的输出端。地址指示灯AD0—AD7 与地址线连接，显示地址内容。数据开关经三态门 （74LS245）接至数据总线，分别给出地址和数据。由于 地址寄存器的8位地址线与6116的低8位地址线A7—A0连 接，6116的高3位地址A10-A8接地，因此实际容量只有 256B。6116有3条控制信号线CE、OE和WE。
26
四、实验报告要求 （1）实验名称； （2）使用设备； （3）电路（程序）设计，并分析电路功能； （4）实验结果； （5）体会或意见。
33
27
实验三 移位运算
一、实验目的 体验移位的作用和涵义，验证移位控制的组合功能。 二、实验设备 TDN-CM*计算机组成原理实验系统一台，排线若干。 三、实验内容 1. 实验原理 移位运算原理图如图2-5所示，使用一片74LS299作为移位发
数据开关 01100101
三态门
ALU-B=1 SW-B=0
寄存器 DR1
01100101
LDDR1=1 LDDR2=0 T4 正脉冲
数据开关 10100111
三态门
ALU-B=1 SW-B=0
寄存器 DR2
10100111
LDDR1=0 LDDR2=1 T4 正脉冲
验证DR1和DR2中存放的数据是否正确，操作是：关闭 数据输入三态门（SW-B=1），打开ALU输出三态门 （ALU-B=0）。当置S3、S2、S1、S0、M为11111时，总线 指示灯显示DR1中的数据，S3、S2、S1、S0、M为10101时， 显示DR2中的数据。
19
四、实验报告要求
（1）实验名称； （2）使用设备； （3）电路（程序）设计，并分析电路功能； （4）实验结果； （5）体会或意见。
20
实验二 进位控制实验
一、实验目的 1. 验证带进位的算术运算发生器的功能。 2. 按指定数据完成几种指定的算术运算。
二、实验设备 TDN-CM*计算机组成原理实验系统一台，排线若干。 三、实验内容
17
（3）验证74LS181的算术运算和逻辑运算功能（正逻辑）
在给定DR1=65H、DR2=A7H的情况下，改变运算器的功能设置， 观察运算器的输出，填入下表1-1中，并与理论分析值进行比较验证。
18
3. 74LS181功能 74LS181有16种功能，由引脚S3 S2 S1 S0选择，如表1-1所示。 表1-1 74LS181算术逻辑运算功能表
实验时，T3接至实验板上时序电路模块的TS3相应插孔 中，脉冲宽度可调，其它电平控制信号由（SWITCH UNIT） 单元的相应开关模拟。其中SW-B为低电平有效，LDAR为 高电平有效。本实验中，OE常接地，WE信号经与非门输 入。因此CE=0且WE=0时进行读操作；CE=0且WE=1时进 行写操作。写入时间与T3脉冲宽度一致。
REG UNIT：寄存器堆，由3片8位寄存器R0、R1和R2组成。 ADDRESS UNIT：程序计数器与地址寄存器单元。 INS UNIT：指令寄存器单元。
4
STATE UNIT：时序电路单元，其中START是启动开关， KK2用作单拍信号脉冲源，STEP是单步开关，STOP是停机 开关，信号源脉冲宽度可用电位器W1调节，在H24端可用示 波器观察波形，信号源频率为330Hz—580Hz。
寄存器 DR1
01010101
LDDR1=1 LDDR2=0 T4 正脉冲
数据开关 10101010
三态门
ALU-B=1 SW-B=0
寄存器 DR2
10101010 LDDR1=0 LDDR2=1 T4 正脉冲
25
（3）进位标志清零，操作如下：
S3 S2 S1 S0 M的状态置为00000，AR置为0，（清零时寄 存器DR1中的数应不等于FF），按微动开关KK2。
计算机组成原理实验
第1章 TDN-CM 计算机组成原理教学实验系统
第2章 实验
第1章 TDN-CM 计算机组成原理教学实验系统
一、引言
TDN-CM计算机组成原理教学实验系统支持“计算机 组成原理”课程的实验教学，可满足不同层次、不同教学 环节的需求，是完全符合教学规律及开放式实验教学的高 档次实验设备。
5
BUS UNIT：总线单元，有6组排针。 W/R UNIT：读/写信号发生单元，用来转接各单元所需的控
制信号以及外总线读/写信号，有4个排针引出端T1、T2、 T3、T4。 EXT BUS：外总线单元。 EX UNIT：扩展单元。 OSC UNIT：逻辑信号测量单元。 8051 UNIT：单片机8051实验单元。 SWITCH UNIT：开关单元，有15个控制开关，根据需要提 供控制电平。 LED UNIT：指示灯单元，有4个发光二极管，信号为0时， 指示灯亮。 PLD UNIT：PLD编程区。
S3、S2、S1、S0、Cn、M、LDDR1、LDDR2、 ALU-B、SW-B各控制电平用于（SWITCH UNIT）实验 中的开关模拟。其中Cn、ALU-B、SW-B为低电平有效， LDDR1、LDDR2为高电平有效。
15
2. 实验步骤 （1）按图2-2连线，检查无误后接通电源。
W/R
16
（2）用二进制开关分别向DR1和DR2寄存器置数，操 作步骤图示如下：
38
（2）按图2-8连接线路，检查无误时接通电源。由于存 储器模块内部的线路已经连接，因此只需完成存储器外 部电路连接，设置好控制信号开关、时钟信号T3。
（3）给存储器的00，01，02，03，04地址单元分别写 入数据11，12，13，14，15，操作如下（以向00单元写 入11为例）：
二、主要功能模块
ALU UNIT：运算器单元，使用两块74LS181组成8位运算 器，两个8位寄存器DR1和DR2作为暂存寄存器，保存参 数和中间结果；ALU输出由三态门74LS245通过排针连 接到数据总线上；一片8位移位寄存器74LS299可通过排 针连接到数据总线上；由GAL器件和74LS74锁存器构成 进位标志控制电路和零标志控制电路，连接进位标志和 零标志指示灯。
注：进位标志灯CY亮时表示进位标志为“0”，无进位； 标志指示灯CY灭时，表示进位标志位“1”，有进位。
（4）验证带进位运算及进位锁存功能。使Cn=1，AR=0来进 行带进位算术运算。例如做加法运算，首先向DR1、DR2置数， 然后使ALU-B=0，S3 S2 S1 S0 M状态为10010，此时数据总线 上显示的数据为DR1加DR2加当前进位标志。该运算结果是否 有进位，需按动微动开关KK2，若进位标志指示灯亮，表示 无进位，反之，有进位。
1. 实验原理 带进位控制运算器的实验原理图如图2-3所示。
21
22
在实验一的基础上增加进位控制。其中74LS181 的进位进入74LS74锁存器，由T4和AR信号控制写入。 T4是脉冲信号，连接到（STATE UNIT）的微动开 关KK2上，AR是电平信号，低电平有效，用于实现 带进位控制实验，而脉冲信号T4是将本次运算的进 位锁存到进位锁存器中。 2. 实验步骤 （1）按照图2-4连接线路，检查无误后接通电源。
31
32
（2）移位操作： ① 置数，步骤如下：
数据开关 01101011
三态门 SW-B=0
置数
01101011
S1=1 S0=1 T4 正脉冲
三态门 SW-B=1
② 移位。参照表2-2设置S1 S0 M 299-B的状态，按动微动 开关，观察并记录移位结果。
四、实验报告
同实验一。
33
附加实验
TDN-CM采用内外总线结构，按开放式要求设计了各 相关单元电路，为学生提供多种实验手段。可按部件，分 层次进行组合，逐次构造不同实验电路和模拟计算机。在 操作界面上，提供单机使用及PC联机多种操作方式，彼此 间可以随意切换，具有良好的示教效果。整个系统分为23 个功能模块区，如图1-1所示。
2
3
23
24ຫໍສະໝຸດ Baidu
（2）用二进制数码开关向寄存器DR1和DR2置数，方 法如下：
① 关闭ALU输出三态门（ALU-B=1），开启输入三 态门（SW-B=0），设置数据开关。
② 例如向DR1存入01010101，DR2存入10101010， 操作如下：
数据开关 01010101
三态门
ALU-B=1 SW-B=0
其中CE是片选信号线，低电平有效，CE=0时芯片选 中；OE是读信号线，低电平有效，OE=0时进行读操作； WE是写信号线，低电平有效，WE=0时进行写操作。
36
本实验中，OE常接地，WE信号经与非门输入。因此 CE=0且WE=0时进行读操作；CE=0且WE=1时进行写操作。 写入时间与T3脉冲宽度一致。
6
三、74LS181
1. 74LS181内部逻辑结构 74LS181内部结构如图1-2所示，由4位加法器和快 速进位链组成。图中采用妇罗基表示。A3-0和B3-0为数据 输入端，F3-0为数据输出端。
7
图1-2 74LS181逻辑结构
8
2.外部引脚 外部引脚示意如图1-3所示2.外部引脚 外部引脚示意如图1-3所示
9
3. 74LS181功能 74LS181有16种功能，由引脚S3 S2 S1 S0选择，如表1-1所示。 表1-1 74LS181算术逻辑运算功能表
10
第2章 实验
实验一 运算器 实验二 进位控制实验 实验三 移位运算 实验四 存储器读/写实验
11
实验一 运算器
一、实验目的 1. 了解简单运算器的数据传送通路； 2. 验证运算器功能发生器（74LS181）的组合功能；
37
2. 实验步骤 （1）产生时钟脉冲信号T3，其接线与操作如下：
① 检查线路，无误后接通电源。 ② 可用示波器检查脉冲信号输出孔H24，通过电位器W1 调节脉冲信号的宽度。 ③ 将时序电路模块中的Ф与H23排针连接。 ④ 在时序电路模块中有两个二进制开关“STOP”和 “STEP”。将开关“STOP”置为“RUN”状态，“STEP” 置为“EXEC”状态时，按动微动开关“START”，T3输出 连续方波信号，旋转电位器W1，可调节T3输出脉冲宽度（频 率）。当开关“STOP”置为“RUN”状态，“STEP”置为 “STEP”状态时，每按动一次微动开关“START”，则T3输 出一个单脉冲。 ⑤ 关闭电源。
生器，其8输入输出端以排线方式与总线连接。信号299-B 控制其使能端，T4为脉冲信号。实验时，将（W/R UNIT） 中的T4接至（STARE UNIT）中的KK2单脉冲发生器， 由S1 S0 M控制其功能状态，其功能列表如表2-2所示。
28
29
30
2. 实验步骤 （1）按照图2-6所示连接线路，检查无误后接通电源。
14
图中将用户需要连接的控制信号用圆圈标示，其中除 了T4是脉冲信号之外，其它均为电平信号。实验电路中 的时序信号均已连接至（W/R UNIT）的相应信号输入输 出端。因此，实验时只需将（W/R UNIT）T4连接至 （STATE UNIT）的微动开关KK2的输出端，按动微动开 关，即可得到实验所需的单脉冲。
二、实验设备 TDN-CM*计算机组成原理实验系统一台，排线若干。
三、实验内容 1. 实验原理
实验中所用运算器数据通路如图2-1所示。
12
13
其中运算器由两片74LS181并/串联构成8位运算器 ALU。其输出经三态门（74LS245）与数据总线连接。 运算器的两个数据输入端分别由两个锁存器（74LS373） 锁存，锁存器连至数据总线。数据开关（INPUT DEVICE）用来给出参与运算的数据，并经过三态门 （74LS245）和数据总线连接。数据显示灯（BUS UNIT）和数据总线连接，用来显示总线上传送的数据。
MICRO-CONTRLLER UNIT：微控制器电路单元。 LOG UNIT：逻辑译码单元。 MAIN MEM：主存单元，由6116构成2KB存储器。 INPUT DEVICE：输入设备，使用8个拨动开关模拟输入 设备。 OUTPUT DEVICE：输出设备，有两个数码管显示器， 通过显示译码器GAI16V8连接数据总线。