版图设计基础

4.3
晶体管版图简介
4.3
晶体管版图简介
4.3

晶体管版图简介
用多晶硅的多边形来确定晶体管的栅极。 用与晶体管栅极相邻的扩散区或有源区来确 定源区和漏区。应注意的是，源、漏的标号 实际上可以互换。 这个晶体管若正巧是一个PMOS晶体管，那么 通过P+注入层可使有源区成为P型掺杂区。 PMOS晶体管位于N型的阱（称为N阱）中，这 就形成了晶体管的基底节点。
4.2
分层和连接
CMOS工艺的4种基本分层类型： 1.导体：扩散区、金属层、多晶层以及阱层都 属于此类。 2.隔离层(绝缘层)：这些层是用于隔离的层， 它在垂直方向和水平方向上将各个导电层互 相隔离开来。无论是在垂直方向还是在水平 方向上都需要进行隔离，以此来避免在个别 电气节点之间产生“短路”现象。
4.1 CMOS VLSI制造工艺回顾
1. 衬底和阱
N+
P+
4.1 CMOS VLSI制造工艺回顾
2．栅极 3. 有源区 4. 接触孔和通孔 5. 互连层 6. 钝化层
硅晶圆
确定晶体管的基底区域
形成并描绘多晶硅栅的图案 确定有源区 为接触孔开孔 （对每一个互连层） 确定互连层 用钝化层覆盖芯片 为连线绑定形成钝化层开孔
集成电路版图设计与验证
第四章 版图设计基础
版图设计的概念
版图设计就是按照电路的要求和一定的工艺
参数，设计出元件的图形,并进行排列互连， 以设计出一套供IC制造工艺中使用的光刻掩 膜版的图形，称为版图或工艺复合图。
掩模
版图设计的要求
版图设计是制造IC的基本条件，版图设 计是否合理对成品率、电路性能、可靠性影 响很大，版图设计错了，就一个电路也做不 出来。若设计不合理，则电路性能和成品率 将受到很大影响。版图设计必须与线路设计、 工艺设计、工艺水平适应。版图设计者必须 熟悉工艺条件、器件物理、电路原理等内容。
确定工艺路线及光刻掩膜版的块数。 由制版和光刻工艺水平确定最小接触孔的尺 寸和光刻套刻精度。

版图设计的准备工作 ②解剖同类型的IC的产品
解剖同类型IC产品，可作为自己设计和生产 的借鉴。解剖工作包括版图分析和基本尺寸的 测量，元件性能测试和工艺解剖和分析几个方 面。通过版图分析和基本尺寸的测量可获得实 际的线路图和逻辑功能图，可了解到版图布局， 还可取得各种元件尺寸的数据以了解其它单位 或国外制版和光刻水平。但应注意“侵权”问 题。
1. 设计规则或规整格式设计规则
70年代末，Meed和Conway倡导以无量纲的 “”为单位表示所有的几何尺寸限制，把大多数尺 寸（覆盖，出头等等）约定为的倍数。通常取栅长 度L的一半，又称等比例设计规则。由于其规则简单 ，主要适合于芯片设计新手使用，或不要求芯片面积 最小，电路特性最佳的应用场合。在这类规则中，把 绝大多数尺寸规定为某一特征尺寸“”的某个倍数 。与工艺线所具有的工艺分辨率有关，线宽偏离理想 特征尺寸的上限以及掩膜版之间的最大套准偏差。
在一定约束条件下对设计进行物理划分，并初 步确定芯片面积和形状、单元区位置、功能块的面 积形状和相对位置、I/O位置，产生布线网格，还 可以规划电源、地线以及数据通道分布。
（3）全人工版图设计： 人工布图规划，提取单元，人工布局布线（由底 向上：小功能块到大功能块）
版图设计的准备工作
①了解工艺现状，确定工艺路线
注意事项：
1.
2.
3. 4.
5.
PMOS晶体管与VDD相连接，NMOS晶体管与 VSS相连接。 在电路图和版图中，NMOS晶体管和PMOS 晶体管的栅极上有相同的IN信号，而其 漏极上有相同的OUT信号。 两种晶体管的宽度不同——在此例中， PMOS晶体管的宽度是NMOS晶体管的两倍。 对于N阱来说，N+区域实际上是与VDD相 连接的，而电路图中没有显示这一连接 关系。 对于衬底来说，P+区域实际上是与VSS相 连接的。而电路图中没有显示这一连接 关系。
poly-Si：取决于工艺上几何图形的分辨率。
Al:铝生长在最不平坦的二氧化硅上， 因此，铝 的宽度和间距都要大些，以免短路或断铝。 diff-poly：无关多晶硅与扩散区不能相互重叠， 否则将产生寄生电容或寄生晶体管。

Al Poly

diff
2
3
⑵ 接触孔： 孔的大小：22 diff、poly的包孔：1 孔间距：1

diff poly
2
⑷ P阱规则：
P阱 A2 A1 薄氧区
A4 A3 A5
说明：制作p阱的目 的是在N型硅衬底上 形成一块P型衬底区 域，在一个设计中根 据需要可能设计若干 个p阱区。
A1=4：最小P阱宽度 A2=2/6：P阱间距， A2=2 当两个P阱同电位 A2=6 当两个P阱异电位时， A3=3：P阱边沿与内部薄氧化区（有源区）的间距 A4=5：P阱边沿与外部薄氧化区（有源区）的间距 A5=8：P管薄氧化区与N管薄氧化区的间距
4.2
分层和连接
3.接触孔和通孔：这些层用于确定绝缘层上的 切口(cut)。绝缘层用于分隔导体层，并且允 许上下层通过切口或“接触”孔进行连接， 像金属通孔或者接触孔就是这类的例子。在 钝化层上为绑定Pad开孔则是接触层的另一种 情况。 4.注入层：通过掺杂使半导体层的性质发生改 变。
4.2

分层பைடு நூலகம்连接
说明：接触孔的作 用是将各种类型的半导体 与金属引线进行连接，这 些半导体材料包括N型硅、 P型硅、多晶硅等。 由于工艺的限 制，一般不做细长 的接触孔，而是分 成若干个小的接触 孔来实现大面积的 接触。
Al poly
⑶ 晶体管规则：
多晶硅与扩散区最小间距：。 栅出头：2，否则会出现S、D短路的现象。 扩散区出头：2，以保证S或D有一定的面积。
4.3

晶体管版图简介
N型有源区（没有P+注入层）会与N阱相连通， 这是因为N阱和N型有源区具有相同的掺杂类型 (N型）。 源、漏、阱的连接是通过另外的接触层来实现 的。这类接触层中最典型的就是用于连接第一 层金属层的接触层。 将宽度和长度正确地标注出来，注意宽度大于 长度！
4.3

晶体管版图，请注意以下几点:
⑴ 宽度及间距：
类型 Diff Poly-si Al diff-poly 最小宽度 3 2 3 最小间距 3 2 3
关于间距： diff：两个扩散区之间的间距不仅取决于工艺上几 何图形的分辨率，还取决于所形成的器件的物理参 数。如果两个扩散区靠得太近，在工作时可能会连 通，产生不希望出现的电流。
如何做一个优秀的版图设计师 ?
通晓基础电学概念、工艺限制及特性;
对空间和版图规划拥有良好的想像和直觉的
能力； 能够学习和使用各种各样的CAD工具。
版图设计过程分类：
（1）软件自动转换到版图，可人工调整（规则 芯片） （2）布图规划（floor planning) 工具 布局布线（place & route）工具
长度，就能够很容易实现这一要求。延时元 件或者弱反馈器件是我们使用慢速晶体管的 实例。在这类情形中，栅的长度确实大于其 宽度。
NMOS晶体管的版图
简单NMOS晶体管的版图
4.3.1 衬底连接的晶圆横截面
P型晶圆
显示衬底连接的晶圆横截面
反相器基底连接的横截面
4.3.2
导体和接触孔
接触孔和通孔的说明
4.4 IC版图的设计规则
设计规则(design rule):
IC设计与工艺制备之间的接口
制定目的：使芯片尺寸在尽可能小的前提下，
避免线条宽度的偏差和不同层版套准偏差可能 带来的问题，尽可能地提高电路制备的成品率。
4.4 IC版图的设计规则
什么是版图设计规则？
考虑器件在正常工作的条件下，根据实际工艺水 平(包括光刻特性、刻蚀能力、对准容差等)和成 品率要求，给出的一组同一工艺层及不同工艺层 之间几何尺寸的限制，主要包括线宽、间距、覆 盖、露头、凹口、面积等规则，分别给出它们的 最小值，以防止掩膜图形的断裂、连接和一些不 良物理效应的出现。
多边形实例 ：
4.2.2
线形（path）
线形是由起点、终点、中间顶点以及宽
度值来确定的一种形状。 主要用于连接器件，以及点对点的信号 传送。
线形实例
在版图设计中，线形使用得越多，版图的设
计效率就越高，而能使用多少线形则取决于 版图的类型以及版图设计工程师的工作习惯。 线形比多边形更易于修改，并且包含更少的 计算机数据。例如，移动一段线形只需要移 动一条边，而移动同样一段多边形则需要移 动多边形两侧的两条边。
绘制版图
多边形(
ploygon) 线形(path)
4.2.1
多边形
多边形具有N个边的形状
。 多边形主要用于覆盖那些无法用简单矩形覆 盖的区域，如单元边界、晶体管、N阱、接触、 扩散区以及晶体管栅极。 另外，多边形用于定义区域的方式非常灵活， 这是因为它们可用如90°角、45°角或在极 少的情况下用手绘角度等多种角度来实现。
就版图而言，晶体管的长度是源极和漏极之间的距 离。把这即距离称为长度也许并不直观，因为晶体 管长度的物理尺寸要比其宽度小。 就晶体管性能而言，晶体管的长度是这样定义的： 当栅极“导通”或“开启”时，为了形成一个可测 的电流，电子所必须移动的距离即为晶体管的长度。 栅极电压控制电流。如果缩短源极和漏极之间的距 离，则栅极电压对电流的控制能力就会增强。概括 地说，在同一加工工艺上，如果两个晶体管宽度相 同，而长度不同，则栅长度短的晶体管必会产生更 大的电流。更大的电流在概念上则意味着更快的性 能。
版图设计图例
Poly Diff Al con
Vdd
P阱
T2 W/L=3/1 Vi Vo T1 W/L=1/1 Vi Vo
Vss
MOS集成电路的版图设计规则
基本的设计规则图解
2. 微米设计规则，又称自由格式规则
——80年代中期，为适应VLSI MOS电路制造工 艺，发展了以微米为单位的绝对值表示的版图 规则。针对一些细节进行具体设计，灵活性大， 对电路性能的提高带来很大方便。适用于有经 验的设计师以及力求挖掘工艺潜能的场合。目 前一般的MOS IC研制和生产中，基本上采用这 类规则。其中每个被规定的尺寸之间没有必然 的比例关系。显然，在这种方法所规定的规则 中，对于一个设计级别，就要有一整套数字， 因而显得烦琐。但由于各尺寸可相对独立地选 择，所以可把尺寸定得合理。
4.3
晶体管版图，请注意以下几点:
就制造能力而言，晶体管的长度是多晶硅
（多晶）能够可靠制造的最窄可能长度。多 晶尺寸越小，晶体管就越小，从而IC就越小。 所以，使用最小的栅长度来使芯片面积最小 化是极具吸引力的。 最小的栅长度= 特征尺寸
慢速(弱)晶体管
！通过使晶体管宽度最小化和（或）增加栅
4.4.1
宽度规则
多边形的长度通常没有限制：可是在某些工
艺中，可能会对最小面积进行规定（例如， 对于通孔或接触孔来说，必须同时满足宽度 和长度规则）。
图1.10
设计规则
4.4.1
4.4.2 4.4.3
宽度规则 间距规则 交叠规则
4.4.1

宽度规则
多边形的最小宽度（在制版时，所有的线形都会转 换为多边形）是一关键尺寸，它定义了制造工艺的 极限尺寸。晶体管的最小栅长就是这一规则的典型 例子. 如果在某一分层中违反了最小宽度规则，那么就可 能在该层上产生开路现象。 电源线的宽度：当大电流穿过窄的金属线时，金属 线就会像熔丝一样，通电时间过长或维持在较大电 流的峰值时，都会使金属多边形在应力作用下断开。
4.3.2
导体和接触孔
在业界，接触孔（contact)和通孔（via)这两
个名词有着细微的差别。 接触孔特指最低层金属孔，用于将最低层金 属和多晶硅或者扩散层连接起来。 而通孔则是指允许更高层金属进行相互连接 的孔（如金属1 到金属2,金属2到金属3）。
4.3.3
反相器版图
反相器版图和晶体管级电路图
＊生成光学掩模的掩模层的形状和绘图层不同:
掩模层的层数可能比绘图层多很多，在这种情况下， 附加的掩模层是从绘图层中自动生成的。 隔离层从不需绘制出来，它总是隐含于掩模层之中 而作为制造工艺的一部分。 任何时候提到“层”的概念，都应指绘图层。 所有层的输入是用高级CAD软件完成的，而后续的 分层操作同样用计算机和复杂的软件来完成。