4-5-三-数据选择器比较器全加器
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
最小项
m0 m1 m2 m3 m4 m5 m6 m7
Y = m1 + m2 + m4 + m7
= A′ B′C + A′ BC ′ + AB′C ′ + ABC = ( A′ B′ )C + ( A′ B )C ′ + ( AB′ )C ′ + ( AB )C
令A1 = A，A0 = B，则D0 = D3 = C，D1 = D2 = C ′
组合逻辑电路功能之二
数据选择器 比较器 全加器
数据选择器与数据分配器
数据分配器(Demultiplexer) 数据分配器
一路数据分配到多路单元中去的逻辑电路 分配到多路单元 将一路数据分配到多路单元中去的逻辑电路 称为“数据分配器” 或称“多路解调器” 称为“数据分配器”，或称“多路解调器”、“ 多路器” 多路器”。数据分配器相当于一个单刀多掷开关 。
4选1数据选择器 74LS153
逻辑图 功能表
选择端 使能端 数据输入端
真值表可查看P95表3-17,思考实验74151的功能验证,并写出真值表?
8选1数据选择器75LS151真值表
数据选择器应用—设计逻辑电路
功能表 G 1 0 0 0 0 A1 X 0 0 1 1 A0 Y X 0 1 0 1 0 D0 D1 D2 D3
当 G = 0时 ， Y ＝ D 0 A1 A0 + D1 A1 A0 + D 2 A1 A0 + D 3 A1 A0 = D 0 m 0 + D1m1 + D 2 m 2 + D 3 m 3 Y =
2 n −1 i=0
∑Dm
i
i
可以当做一个变量处理： 一般Di可以当做一个变量处理： 可以取原变量；反变量； 可以取原变量；反变量；0；1。 i=1时 对应的最小项在式中出现） （Di=1时，对应的最小项在式中出现）
为什么？请列出A2A3和1S2S3S4S对应关系分析 为什么？请列出 和 对应关系分析
提示：2-4线译码器真值表
(2) 不利用选通端的扩展。 不利用选通端的扩展。
例如，4选1扩为8选1。可以将2片4选1作电路 的输入级，并共用低2位地址码A1A0 ，1片2选1作 输出级，其地址变量作为高位地址码A2 。必须指 出的是，高位地址码应在输出级。
A0 1 74 HC 153 A1 2 D0 D1 D2 D3
设计步骤
（1）确定应该选用的数据选择器： 确定应该选用的数据选择器：
n：地址变量个数
n = k; 或n = k − 1 （ ）
k：函数的变量个数
（2）将逻辑函数化为标准“与或” 式（最小项之和的形式） 最小项之和的形式） 将逻辑函数化为标准“与或” （3）写出数据选择器的输出函数表达式 （4）对照比较，确定选择器各个输入变量的表达式 对照比较， 地址输入端： 地址输入端： （5）画出连线图 表 达 式 对 照 法
D 20 D 21
D 22 D 23
C
1 “ 1”
【例3】设计一个用 个开关控制灯的逻 】设计一个用3个开关控制灯的逻 辑电路， 辑电路，要求任一个开关都能控制灯的 由亮到灭或由灭到亮。 由亮到灭或由灭到亮。 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Y 0 1 1 0 1 0 0 1
Y =
2 n −1 i=0
8/1数据选择器应用—设计逻辑电路
试用八选一电路实现三变量多数表决电路。 例4 试用八选一电路实现三变量多数表决电路。 假设三变量为A、 、 ，表决结果为F， 解：假设三变量为 、B、C，表决结果为 ，则 真值表如表所示。 真值表如表所示。 真值表
F ( A, B, C ) = m3 + m5 + m6 + m7
8/1数据选择器 应用—扩展
例：用2片74LS151实现16选1数据选择器①
74LS151实现16选1数据选择器①
74LS151实现16选1数据选择器②
8/1数据选择器 应用—并入串出
例、用1位8选1MUX来产生周期性的二进制 序列信号：01101001。 序列信号：01101001。
电路图
数据选择器应用—扩展（2种方法）
利用选通(使能) (1) 利用选通(使能)端来扩展 (2位)4选 扩展为8 例2：双(2位)4选1扩展为8选1。
(1) 利用选通 使能 端来扩展 利用选通(使能 使能)端来扩展
分析： 分析：当A2A1A0=000~011时： 时 在此范围内， 在此范围内，A2=0。 。 故第2组禁止 因为 2 S = A2 = 1 ，故第2组禁止 工作，无输出， 工作，无输出，2Y=0。 。
可以令： 可以令：
B = A1
D3 = 1
C = A0
D2 = A
D0 = D2 = A
接线图一 F
B = A1 C = A0
D3 = 1
D1 = A
D0 = D2 = A
C B
A0 A1
Y
S
D0 D1 D2 D3
A
“1”
思考：若Y=BA+BA?
例子讲解P97页例3-12和例3-13
思考: 1.用数据选择器实现逻辑函数的组合电路的过程; 2.例3-13如何用4选1的选择器实现?例1如何用8选1 数据选择器实现?
加法器—全加器
全加器（ ）：能进行加数、被加数 全加器（Full Adder）： ）： 以及低位的进位信号的加法运算。
1位全加器—74LS183
和输出 进位输入 进位输出
加法器—串行进位加法器
两个多位二进制数相加，必须利用全加器， 两个多位二进制数相加，必须利用全加器，1 位二进制数相加用1个全加器， 位二进制数相加用1个全加器，n 位二进制数 个全加器。 相加用n个全加器。只要将低位的进位输出接 到高位的进位输入。 到高位的进位输入。
数据选择器
地址信号 A0 A1 数据选择 器枑 器 选择 信 号 地 址信号
输 入 信 号
D3 D2 D1 D0 W
输 出 信 号
选 数据选择器
数据选择器
输
Dn E
端 E: 端 选择端 地址 2选1 A0 选 4选1 A1 A0 选 8选1 A2 A1 A0 选 端
Y =Di
D1 D0 ; D3 D2 D1 D0 ; D7 D6 D5 D4D3 D2 D1D0
8选1数据选择器 74LS151
逻辑图 功能表
选择端
输出端 数据输入端
使能端
Y =
2 n −1
∑ ∑
i=0
D i m i = D 0 m 0 + D 1 m 1 + ...... + D 7 m 7 D i m i = D 0 m 0 + D 1 m 1 + ...... + D 7 m 7
当S=0时，
4路数据分配器的功能图
数据选择器
数据选择器(Multiplexer) 数据选择器
多路数据中选择某一路数据输出的逻辑电 中选择某一路数据 从多路数据中选择某一路数据输出的逻辑电 路称为“数据选择器” 简称MUX，或称“多路 路称为“数据选择器”，简称 ，或称“ 调制器” 多路开关” 调制器”、“多路开关”。MUX有2选1、4选1、 有 选 、 选 、 8选1、16选1等。进行扩展可得到 选1、64选1等 选 、 选 等 进行扩展可得到32选 、 选 等 选择器。 选择器。
…
入 D0 数 D1 据
…
Am
A0 选择端 地 选择端(地
址信号) 址信号 输 出 Y 数 据
数据选择器的应用
作数据选择，实现多路信号分时传送； ① 作数据选择，实现多路信号分时传送； 级联扩展； ② 级联扩展； 实现组合逻辑函数； ③ 实现组合逻辑函数； 在数据传输时实现并—串转换 串转换； ④ 在数据传输时实现并 串转换； 产生序列信号。 ⑤ 产生序列信号。
4个4选1扩为 选1 个 选 扩为 扩为16选
Y ≥1
Y1 A0 A1 (Ⅰ) S A0 A1
Y2 A0 (Ⅱ) S A1
Y3 A0 (Ⅲ) S A1
Y4 (Ⅳ) S
D0 D1 D2 D3
D4 D5 D6 D7
D8 D9 D10 D11
D12 D13 D14 D15
Y0
Y1
Y2
Y3
二变量译码器 A0 A1 A2 A3
Ai = ?
数据输入端： 数据输入端：
Di = ?
例1： 利用四选一选择器实现如下逻辑函数。 ： 利用四选一选择器实现如下逻辑函数。
F = A B C + AB C + A BC + B C
变换
F = A( BC ) + A( BC ) + A( BC ) + 1 ( BC )
与四选一选择器输出的逻辑式比较
练习题：
1、用74LS153实现一位全加器 2、设计一个用3个开关控制灯的逻辑电路， 要求任一个开关都能控制灯的由亮到灭或由 灭到亮。 由8选1数据选择器74HC151实现 3、
Y = AB + AC + A B C + ABC
位输入的数据选择器， 用n位输入的数据选择器，可以产生 位输入的数据选择器 任何一种输入变量数不大于n+1的组 任何一种输入变量数不大于 的组 合逻辑函数。 合逻辑函数。 设计时采用函数式对照法。 设计时采用函数式对照法。地址端 作为输入端， 作为输入端，数据输入端可以综合 为一个输入端。 为一个输入端。
图 4选1扩为8选1
电路的工作原理简述如下： 电路的工作原理简述如下：
位的地址码A1A0取值在 取值在00~11的范围内，2片4选1同时 的范围内， 片 选 同时 低2位的地址码 位的地址码 取值在 的范围内 各从D0~D3及 D4~D7中选择相应的 路数据传输到输出端 及 中选择相应的1路数据传输到输出端 各从 中选择相应的 Y1及Y2上。 及 上 ①当A2A1A0=000~011时： 时 因为高位地址码A2=0，所以，这时选中 选1中的 ，所以，这时选中2选 中的 中的D0(即4 因为高位地址码 即 数据输出， 中的某路数据输出。 选1的Y1)数据输出，也即选中 的 数据输出 也即选中D0~D3中的某路数据输出。 中的某路数据输出
加法器—串行进位加法器
例：4位串行进位加法器
加法器—串行进位加法器
例：试用74183实现2位串行进位的全加器
用74LS153(双4选1数据选择器) 实现1位全加器
全加器表达式，列出真值表： 全加器表达式，列出真值表：
一位全加器
E
F
A
A1
W1
W2
74LS153
B
A0
D 10 D 11 D 12 D 13
8/1数据选择器 应用—并入串出
例：用数据选择器2片74LS153（4选1）、 译码芯片74LS247（4-7段译码器）和数码 器管，使电路在任意时刻现实“2”、 “0”、“1”、“2”四个数字。
电路图
数值比较器—原理
1位数值比较器：
数值比较器—原理
2位数值比较器
多位2进制数进行比较时，如果高位已经比较出“ 多位2进制数进行比较时，如果高位已经比较出“〉” 或“〈”，则可直接比较出结果，否则则应进一步比较低位。 ，则可直接比较出结果，否则则应进一步比较低位。
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 0 0 1 0 1 1 1
则
F ( A, B, C ) = m3 + m5 + m6 + m7
D3 = D5 =D6 =D7 =1 D0 = D1 =D2 =D4 =0 S′＝0 F＝Y ＝
集成数字比较器—74LS85
4位数值比较器74LS85
集成数字比较器—74LS85
电路符号
4位二进制数比较时扩展输入如何处理
74LS85使用—扩展
例：用74LS85实现8位二进制数值比较
串联方式Baidu Nhomakorabea
74LS85使用—扩展
例：用74LS85实现20位二进制数值比较
并联方式
加法器—半加器
半加器（ 半加器（Half Adder）：指进行两个加数的加 ） 法运算，而不考虑低位进位。(Find error?)
② 当A2A1A0=100~111时： 时 因为A ， 所以，这时选中2选 中的 即 选 的 数据 中的D 因为 2=1，所以，这时选中 选 1中的 1(即4选1的Y2)数据 输出，也即选中 中的某路数据输出。 输出，也即选中D4~D7中的某路数据输出。 可用真值表来理解（p95表3-17）,请列出真值表。 可用真值表来理解（ 表 ） 请列出真值表。 请列出真值表 同理，可用5片 选 连接后扩为 连接后扩为16选 ， 同理，可用 片4选1连接后扩为 选1，请同学们自行分析要 求扩充的输入端更多时，例如4选 扩为 扩为32选 ， 求扩充的输入端更多时，例如 选1扩为 选1，或64选1， 选 ， 甚至更多时， 甚至更多时，则显然能显示出用译码器作片选功能的优越 性。
m0 m1 m2 m3 m4 m5 m6 m7
Y = m1 + m2 + m4 + m7
= A′ B′C + A′ BC ′ + AB′C ′ + ABC = ( A′ B′ )C + ( A′ B )C ′ + ( AB′ )C ′ + ( AB )C
令A1 = A，A0 = B，则D0 = D3 = C，D1 = D2 = C ′
组合逻辑电路功能之二
数据选择器 比较器 全加器
数据选择器与数据分配器
数据分配器(Demultiplexer) 数据分配器
一路数据分配到多路单元中去的逻辑电路 分配到多路单元 将一路数据分配到多路单元中去的逻辑电路 称为“数据分配器” 或称“多路解调器” 称为“数据分配器”，或称“多路解调器”、“ 多路器” 多路器”。数据分配器相当于一个单刀多掷开关 。
4选1数据选择器 74LS153
逻辑图 功能表
选择端 使能端 数据输入端
真值表可查看P95表3-17,思考实验74151的功能验证,并写出真值表?
8选1数据选择器75LS151真值表
数据选择器应用—设计逻辑电路
功能表 G 1 0 0 0 0 A1 X 0 0 1 1 A0 Y X 0 1 0 1 0 D0 D1 D2 D3
当 G = 0时 ， Y ＝ D 0 A1 A0 + D1 A1 A0 + D 2 A1 A0 + D 3 A1 A0 = D 0 m 0 + D1m1 + D 2 m 2 + D 3 m 3 Y =
2 n −1 i=0
∑Dm
i
i
可以当做一个变量处理： 一般Di可以当做一个变量处理： 可以取原变量；反变量； 可以取原变量；反变量；0；1。 i=1时 对应的最小项在式中出现） （Di=1时，对应的最小项在式中出现）
为什么？请列出A2A3和1S2S3S4S对应关系分析 为什么？请列出 和 对应关系分析
提示：2-4线译码器真值表
(2) 不利用选通端的扩展。 不利用选通端的扩展。
例如，4选1扩为8选1。可以将2片4选1作电路 的输入级，并共用低2位地址码A1A0 ，1片2选1作 输出级，其地址变量作为高位地址码A2 。必须指 出的是，高位地址码应在输出级。
A0 1 74 HC 153 A1 2 D0 D1 D2 D3
设计步骤
（1）确定应该选用的数据选择器： 确定应该选用的数据选择器：
n：地址变量个数
n = k; 或n = k − 1 （ ）
k：函数的变量个数
（2）将逻辑函数化为标准“与或” 式（最小项之和的形式） 最小项之和的形式） 将逻辑函数化为标准“与或” （3）写出数据选择器的输出函数表达式 （4）对照比较，确定选择器各个输入变量的表达式 对照比较， 地址输入端： 地址输入端： （5）画出连线图 表 达 式 对 照 法
D 20 D 21
D 22 D 23
C
1 “ 1”
【例3】设计一个用 个开关控制灯的逻 】设计一个用3个开关控制灯的逻 辑电路， 辑电路，要求任一个开关都能控制灯的 由亮到灭或由灭到亮。 由亮到灭或由灭到亮。 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Y 0 1 1 0 1 0 0 1
Y =
2 n −1 i=0
8/1数据选择器应用—设计逻辑电路
试用八选一电路实现三变量多数表决电路。 例4 试用八选一电路实现三变量多数表决电路。 假设三变量为A、 、 ，表决结果为F， 解：假设三变量为 、B、C，表决结果为 ，则 真值表如表所示。 真值表如表所示。 真值表
F ( A, B, C ) = m3 + m5 + m6 + m7
8/1数据选择器 应用—扩展
例：用2片74LS151实现16选1数据选择器①
74LS151实现16选1数据选择器①
74LS151实现16选1数据选择器②
8/1数据选择器 应用—并入串出
例、用1位8选1MUX来产生周期性的二进制 序列信号：01101001。 序列信号：01101001。
电路图
数据选择器应用—扩展（2种方法）
利用选通(使能) (1) 利用选通(使能)端来扩展 (2位)4选 扩展为8 例2：双(2位)4选1扩展为8选1。
(1) 利用选通 使能 端来扩展 利用选通(使能 使能)端来扩展
分析： 分析：当A2A1A0=000~011时： 时 在此范围内， 在此范围内，A2=0。 。 故第2组禁止 因为 2 S = A2 = 1 ，故第2组禁止 工作，无输出， 工作，无输出，2Y=0。 。
可以令： 可以令：
B = A1
D3 = 1
C = A0
D2 = A
D0 = D2 = A
接线图一 F
B = A1 C = A0
D3 = 1
D1 = A
D0 = D2 = A
C B
A0 A1
Y
S
D0 D1 D2 D3
A
“1”
思考：若Y=BA+BA?
例子讲解P97页例3-12和例3-13
思考: 1.用数据选择器实现逻辑函数的组合电路的过程; 2.例3-13如何用4选1的选择器实现?例1如何用8选1 数据选择器实现?
加法器—全加器
全加器（ ）：能进行加数、被加数 全加器（Full Adder）： ）： 以及低位的进位信号的加法运算。
1位全加器—74LS183
和输出 进位输入 进位输出
加法器—串行进位加法器
两个多位二进制数相加，必须利用全加器， 两个多位二进制数相加，必须利用全加器，1 位二进制数相加用1个全加器， 位二进制数相加用1个全加器，n 位二进制数 个全加器。 相加用n个全加器。只要将低位的进位输出接 到高位的进位输入。 到高位的进位输入。
数据选择器
地址信号 A0 A1 数据选择 器枑 器 选择 信 号 地 址信号
输 入 信 号
D3 D2 D1 D0 W
输 出 信 号
选 数据选择器
数据选择器
输
Dn E
端 E: 端 选择端 地址 2选1 A0 选 4选1 A1 A0 选 8选1 A2 A1 A0 选 端
Y =Di
D1 D0 ; D3 D2 D1 D0 ; D7 D6 D5 D4D3 D2 D1D0
8选1数据选择器 74LS151
逻辑图 功能表
选择端
输出端 数据输入端
使能端
Y =
2 n −1
∑ ∑
i=0
D i m i = D 0 m 0 + D 1 m 1 + ...... + D 7 m 7 D i m i = D 0 m 0 + D 1 m 1 + ...... + D 7 m 7
当S=0时，
4路数据分配器的功能图
数据选择器
数据选择器(Multiplexer) 数据选择器
多路数据中选择某一路数据输出的逻辑电 中选择某一路数据 从多路数据中选择某一路数据输出的逻辑电 路称为“数据选择器” 简称MUX，或称“多路 路称为“数据选择器”，简称 ，或称“ 调制器” 多路开关” 调制器”、“多路开关”。MUX有2选1、4选1、 有 选 、 选 、 8选1、16选1等。进行扩展可得到 选1、64选1等 选 、 选 等 进行扩展可得到32选 、 选 等 选择器。 选择器。
…
入 D0 数 D1 据
…
Am
A0 选择端 地 选择端(地
址信号) 址信号 输 出 Y 数 据
数据选择器的应用
作数据选择，实现多路信号分时传送； ① 作数据选择，实现多路信号分时传送； 级联扩展； ② 级联扩展； 实现组合逻辑函数； ③ 实现组合逻辑函数； 在数据传输时实现并—串转换 串转换； ④ 在数据传输时实现并 串转换； 产生序列信号。 ⑤ 产生序列信号。
4个4选1扩为 选1 个 选 扩为 扩为16选
Y ≥1
Y1 A0 A1 (Ⅰ) S A0 A1
Y2 A0 (Ⅱ) S A1
Y3 A0 (Ⅲ) S A1
Y4 (Ⅳ) S
D0 D1 D2 D3
D4 D5 D6 D7
D8 D9 D10 D11
D12 D13 D14 D15
Y0
Y1
Y2
Y3
二变量译码器 A0 A1 A2 A3
Ai = ?
数据输入端： 数据输入端：
Di = ?
例1： 利用四选一选择器实现如下逻辑函数。 ： 利用四选一选择器实现如下逻辑函数。
F = A B C + AB C + A BC + B C
变换
F = A( BC ) + A( BC ) + A( BC ) + 1 ( BC )
与四选一选择器输出的逻辑式比较
练习题：
1、用74LS153实现一位全加器 2、设计一个用3个开关控制灯的逻辑电路， 要求任一个开关都能控制灯的由亮到灭或由 灭到亮。 由8选1数据选择器74HC151实现 3、
Y = AB + AC + A B C + ABC
位输入的数据选择器， 用n位输入的数据选择器，可以产生 位输入的数据选择器 任何一种输入变量数不大于n+1的组 任何一种输入变量数不大于 的组 合逻辑函数。 合逻辑函数。 设计时采用函数式对照法。 设计时采用函数式对照法。地址端 作为输入端， 作为输入端，数据输入端可以综合 为一个输入端。 为一个输入端。
图 4选1扩为8选1
电路的工作原理简述如下： 电路的工作原理简述如下：
位的地址码A1A0取值在 取值在00~11的范围内，2片4选1同时 的范围内， 片 选 同时 低2位的地址码 位的地址码 取值在 的范围内 各从D0~D3及 D4~D7中选择相应的 路数据传输到输出端 及 中选择相应的1路数据传输到输出端 各从 中选择相应的 Y1及Y2上。 及 上 ①当A2A1A0=000~011时： 时 因为高位地址码A2=0，所以，这时选中 选1中的 ，所以，这时选中2选 中的 中的D0(即4 因为高位地址码 即 数据输出， 中的某路数据输出。 选1的Y1)数据输出，也即选中 的 数据输出 也即选中D0~D3中的某路数据输出。 中的某路数据输出
加法器—串行进位加法器
例：4位串行进位加法器
加法器—串行进位加法器
例：试用74183实现2位串行进位的全加器
用74LS153(双4选1数据选择器) 实现1位全加器
全加器表达式，列出真值表： 全加器表达式，列出真值表：
一位全加器
E
F
A
A1
W1
W2
74LS153
B
A0
D 10 D 11 D 12 D 13
8/1数据选择器 应用—并入串出
例：用数据选择器2片74LS153（4选1）、 译码芯片74LS247（4-7段译码器）和数码 器管，使电路在任意时刻现实“2”、 “0”、“1”、“2”四个数字。
电路图
数值比较器—原理
1位数值比较器：
数值比较器—原理
2位数值比较器
多位2进制数进行比较时，如果高位已经比较出“ 多位2进制数进行比较时，如果高位已经比较出“〉” 或“〈”，则可直接比较出结果，否则则应进一步比较低位。 ，则可直接比较出结果，否则则应进一步比较低位。
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 0 0 1 0 1 1 1
则
F ( A, B, C ) = m3 + m5 + m6 + m7
D3 = D5 =D6 =D7 =1 D0 = D1 =D2 =D4 =0 S′＝0 F＝Y ＝
集成数字比较器—74LS85
4位数值比较器74LS85
集成数字比较器—74LS85
电路符号
4位二进制数比较时扩展输入如何处理
74LS85使用—扩展
例：用74LS85实现8位二进制数值比较
串联方式Baidu Nhomakorabea
74LS85使用—扩展
例：用74LS85实现20位二进制数值比较
并联方式
加法器—半加器
半加器（ 半加器（Half Adder）：指进行两个加数的加 ） 法运算，而不考虑低位进位。(Find error?)
② 当A2A1A0=100~111时： 时 因为A ， 所以，这时选中2选 中的 即 选 的 数据 中的D 因为 2=1，所以，这时选中 选 1中的 1(即4选1的Y2)数据 输出，也即选中 中的某路数据输出。 输出，也即选中D4~D7中的某路数据输出。 可用真值表来理解（p95表3-17）,请列出真值表。 可用真值表来理解（ 表 ） 请列出真值表。 请列出真值表 同理，可用5片 选 连接后扩为 连接后扩为16选 ， 同理，可用 片4选1连接后扩为 选1，请同学们自行分析要 求扩充的输入端更多时，例如4选 扩为 扩为32选 ， 求扩充的输入端更多时，例如 选1扩为 选1，或64选1， 选 ， 甚至更多时， 甚至更多时，则显然能显示出用译码器作片选功能的优越 性。