数字逻辑第6章g

A3 = B3 A3 = B3
A3 = B3
A2 =B2 A2 =B2
A2 =B2
A1 = B1 A1 = B1
A1 = B1
A0 >B0 A0 <B0
A0 =B0
1 0
A>B
0 1
A<B
0 0
A=B
(某一时刻只能有一个输入为 1，其它输入为0）
例：用两片7485对两个8位二进 制数进行比较。
a4 b4 a3 b3 A3 B3 A2 B2 A1 B1 A0 B0 a8 A3 B3 A2 B2 A1 b8 a7 b7 a6 b6 a5 b5
例4：1Mx8存储器的地址译码结构
A19 A18
20 位 地 址 译 码 器
00· · · · · · · · 00 00· · · · · · · · 01 00· · · · · · · · 10
74283超前进位并行加法器
F4 FC4 A4 A3 A2
F3 F2
F1 C0 B1
74283 A1 B4 B3 B 2
例1：用74283设计一个四位加法/减法器。
例1：用74283设计一个四位加法/减法器。
和（差）
S4 S3 S2 F4 F3 F2
S1 F1
功能选择M
0，加法
1，减法
(补码）
A2 A1 A0
Y1 Y2 Y3 Y4 Y5 Y6 Y7
&
Gi
&
Di
S3 S2 S1
Di=m1+m2+m4+m7=m1m2m4m7 Gi =m1+m2+m3+m7=m1m2m3m7
1
例2：用74138和适当的门电路实现逻辑函数 F(A,B,C,D)=∑m(2,4,6,8,10,12,14)。 解：F=m2m4m6m8m10m12m14
用3－8译码器分配地址区（续）
地址总线
A0 A1 A2 A3 A4 A5 A6 A7
CPU D0 D1 D2 D3 D4 D5 D6 D7
A5 A6 A7 使 能
数据总线
A0 A1 A2 S S S1 3 2 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
…
A0 A1 A2 A3 A4
A0 A1 A2 A3 A4
1010 + 0110 10000 10010 + 0110 11000
(C=1)
18
F2F1
F4F3
00 0
0 0 0
01 0
0 0 0
11
10 0
0
00 01 11
1
1 1 1
C= FC4+F4F3+F4F2
和（BCD码）
1 1
F4
FC4 A4 A3 A2
10
F3 F2 F1 74283 A1 B4 B3 B2
A2 A1 A0
S3 S2 S1
Y0 Y1 Y2
Y3
Y4 Y5 Y6 Y7
A B
A2 A1 A0
1
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
&
F
C
D
S3 S2 S1
例3：用3－8译码器分配地址区
CPU的地址空间：A7~A0 共有256个地址空间 每个ROM有32个地址空间 地址空间的对应关系如图：
典型的3-8译码器：74138
真
使能 S1 S2+ S3 1 1 1 1 1 1 1 1 0 X 0 0 0 0 0 0 0 0 X 1
值
表
Y0
1 1 1 1 1 1 1 0 1 1
A2 A1 A0
输入 输出 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 X X X X X X 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1

CPU地址空间
00000000~00011111 (0～31) 00100000~00111111 (32～63) 01000000~01011111 (64～95) 01100000~01111111 (96～127)
ROM地址空间
00000~11111 第0片ROM 00000~11111 第1片ROM 00000~11111 第2片ROM 00000~11111 第3片ROM
A0 A1 A2 A3 A4
A0 A1 A2 A3 A4
A0 A1 A2 A3 A4
CE
CE
32x8 R0M D0D1D2D3D4D5 D6D7 第0片ROM
Hale Waihona Puke Baidu
32x8 R0M D0D1D2D3D4D5 D6D7 第1片ROM
…
A0 A1 A2 A3 A4
CE
32x8 R0M D0D1D2D3D4D5 D6D7 第7片ROM
两大类工艺技术的特点：
速度 TTL(晶体管晶体管逻辑） MOS（金属氧化物半导体） 目前最常用的工艺: 快 慢
功耗 大 小
集成度 低 高
CMOS（互补金属氧化物半导体）
6.1 二进制并行加法器

小规模集成器件实现全加器
入
Bi
0 0 1
Cn-1
输
Ai
0 0 0
输 出
Sn
0 1 1
Cn
0 0 0
0 1 0
Y1 Y2 Y3 Y4 Y5 Y6 Y7
S3 S2 S1
例1：用74138和适当的门电路实现全减器。 全减器真值表
输入 输出 Ai Bi Gi-1 Di Gi 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 0 1 1 1 0 0 0 1 Y0 Ai Bi Gi-1
第六章 采用中、大规模集成电路的逻辑设计 6.1 二进制并行加法器 6.2 数值比较器 6.3 译码器 6.4 多路选择器 6.5 计数器 6.6 寄存器 6.7 只读存储器 6.8 可编程逻辑阵列
集成电路发展历史
“集成电路” (IC)是相对“分立原件”而言的，是所 有以半导体工艺将电路集成到一块芯片的器件总称。 半导体制造工艺的发展带动了集成电路的更新换代。 VLSI时代存储器件制造工艺带动了整个微处理器的更 新换代。 摩尔定律：每18个月集成度翻一翻。 集成电路内部的连线宽度是主要的指标: 0.8 m, 0.35 m, 0.25m, 0.18m,0.13 m …….
超前进位并行加法器（续） C1=P1C0+G1 C2=P2C1+G2 C3=P3C2+G3 C4=P4C3+G4 整理上式得： C1=P1C0+G1 C2=P2P1C0+P2 G1 +G2 C3=P3 P2P1C0 + P3 P2 G1 + P3 G2 + G3 C4=P4 P3 P2P1C0 + P4 P3 P2 G1 + P4 P3 G2 + P4 G3 +G4 例如：74283是一个典型的四位二进制超前 进位并行加法器。
FC4
A4 A3 A2
74283 A1 B4 B3 B2 a1
=1 =1 =1
C0
B1
=1
a4
a3
a2
被加数（被减数）
b4
b3
b2
b1
M
加数（减数）
例2： 使用一个4位二进制加法器设 计下列十进制代码转换器： （1）8421BCD码转换为余三码； （2）余三码转换为8421BCD码。
例2： 使用一个4位二进制加法器设计下列十进制代码转换器： （1）8421BCD码转换为余三码； （2）余三码转换为8421BCD码。
FA>B 7485 FA<B
FA>B 7485 FA<B FA=B
a2
b2 a1 b1 0 0 1
FA=B
B1
A0 B0
A>B A<B A=B
A>B A<B A=B
6.3 译码器
译码器是一种多输出组合逻辑部件，它能 将n个输入变量变换成2n个输出函数，并 且每个输出函数对应于n个输入变量的一 个最小项。 常见的集成化译码器有2-4、3-8、4-16 下面介绍典型的3-8译码器：74138
6.1 二进制并行加法器
1、并行加法器（串行进位）
C3 S3 C2 S2 C1 S1 C
0
S0
Ai Bi
Ci ∑ Si
Ci-1
Ai Bi
Ci ∑ Si
Ci-1
Ai Bi
Ci ∑ Si
Ci-1
Ai Bi
Ci ∑ Si
Ci-1
A3 B3
A2 B2
A1 B1
A0 B0
2、超前进位并行加法器（先行进位） Ci=(Ai⊕Bi)Ci-1+AiBi 当i=1,2,3,4时，得到 C1=(A1⊕B1)C0+A1B1 C2=(A2⊕B2)C1+A2B2 C3=(A3⊕B3)C2+A3B3 C4=(A4⊕B4)C3+A4B4 若令Pi=Ai⊕Bi ,Gi=AiBi 则 Ci = PiCi-1+ Gi
A3 ， B3 A3 > B3 A3 < B3 A3 = B3 A3 = B3 A3 = B3 A3 = B3 A2 ，B2 X X A2 >B2 A2 <B2 A2 =B2 A2 =B2 A1 ， B1 A0 ， B0 X X X X A1 >B1 A1 <B1 X X X X X X FA>B FA=B 1 0 1 0 1 0 FA<B 0 1 0 1 0 1 0 0 0 0 0 0
例3：用74283设计一位8421BCD码十进制 加法器。
当结果<10时， 不需要修正。
(C=0)
4 +5 9
5 +5 10 9 +9
0100 + 0101 1001
0101 + 0101 1010 1001 + 1001 10010
C：修正控制
当结果>=10时，
需要加6修正。 (C=1) 当FC4=1时， 需要加6修正。
集成电路发展历史（续）
（3）Large Scale IC （LSI） 大规模 IC 1976年 规模：100－1000个门/片 主要产品：规模更大的功能部件 存储器，8位CPU
集成电路发展历史（续）
（4）Very large Scale IC （VLSI） 超大规模 IC 80年代初 规模： 1000个门以上 多个子系统集成
10000000~10011111 (128～159)
10100000~10111111 (160～191) 11000000~11011111 (192～223) 11100000~11111111 (224～255)
00000~11111 第4片ROM
00000~11111 第5片ROM 00000~11111 第6片ROM 00000~11111 第7片ROM
A0 A1 A2 A3 A0 A1 A2 A3
8421BCD码
S0 S1 S2 S3
CO
S0
S1
S2 S3 余三码
余三码
S0
S1 S2 S3
CO
S0
S1
S2 S3
8421BCD码
1 1 0 0
B0 B1 B2 B3
CI
1 0 1 1
B0 B1 B2 B3
CI
13
74283
74283

例3：用74283设计一位8421BCD 码十进制加法器。
C0 B1
≥1 & &
F4 FC4 A4 A3 A2
F3 F2 F1 74283 A1 B4 B3 B2
C0 B1
被加数（BCD码） 加数（BCD码）
6.2 数值比较器(7485)
A3 B3 A2 B2 A1 B1 A0
FA>B 7485 FA<B FA=B
B0
A>B A<B A=B
数据比较器功能表
集成电路发展历史（续）
（5）Ultra large Scale IC （ULSI） 甚大规模IC（微处理器等） 每隔18个月，集成度翻一翻 价格1/2 品种多 性能高
集成电路的分类
按功能分：数字电路、线性电路（模拟电路）两大类 数字电路：从门电路到微处理器、存储器等多种 按半导体制造工艺： 双极型(TTL,LTTL,STTL,LSTTL,ECL…) MOS(PMOS,NMOS,CMOS,BiCMOS…)
0
1 1 1 1
1
0 0 1 1
1
0 1 0 1
0
1 0 0 1
1
0 1 1 1
全加器逻辑的卡诺图化简
Cn-1 Ai Bi
Sn
00
1
01
1
0
11
0
1
10
1
0
Cn-1 00
AiBi
01
0
1
Cn
11
1
1
10
0
1
0 0 1
0 0 1
0
Cn Ai Bi Ai Cn1 Bi Cn1
S n Ai B i Cn1 Ai Bi C n1 Ai B i C n 1 Ai Bi Cn1 C n1 ( Ai Bi Ai B i ) C n1( Ai B i Ai Bi ) Cn 1 ( Ai B i )
集成电路发展历史（续）
（1） Small Scale IC （SSI） 小规模 IC 1965年 规模： 10个门/片电路以下 主要产品：门电路 触发器（Flip Flop）
集成电路发展历史（续）
（2） Medium Scale IC （MSI） 中规模 IC 1970年 规模：10－100个门/片 主要产品：逻辑功能部件 4位ALU（8位寄存器）