集成电路版图设计与验证课件

5 常用工艺之二：光刻
❖ 目的：按照集成电路的设计要求，在SiO2或 金属层上面刻蚀出与光刻掩膜版完全相对应 的几何图形，以实现选择性扩散或金属布线 的目的。
5 常用工艺之二：光刻
❖ 主要步骤 ❖ （1）在晶圆上涂一层光刻胶，并将掩膜版
放在其上。 ❖ （2）曝光。正胶感光部分易溶解，负胶则
相反。 ❖ （3）显影、刻蚀。 ❖ （4）去除光刻胶
3.3 工艺集成
❖ 1 制作流程 ❖ 2 无源器件 ❖ 3 双极集成电路制造流程 ❖ CMOS工艺
1 制作流程
1 制作流程
2 无源器件
❖ 1、电阻 ❖ （1）淀积：淀积电阻层，然后光刻刻蚀 ❖ （2）扩散或离子注入：在硅衬底上热生长的
氧化层上开出一个窗口，注入或扩散与衬底 类型相反的杂质。
电阻
❖ （3）掺杂工艺：包括扩散工艺和离子注入工 艺。
3 工艺流程
❖ 以上工艺重复、组合使用，就形成集成电路 的完整制造工艺。
❖ 光刻掩模版（mask）：版图完成后要交付给 代工厂，将版图图形转移到晶圆上，就需要 经过一个重要的中间环节——制版，即制造 一套分层的光刻掩膜版。
3 工艺流程
❖ 制版——光刻掩膜版就是讲电路版图的各个 层分别转移到一种涂有感光材料的优质玻璃 上，为将来再转移到晶圆做准备，这就是制 版。
❖ 每层版图都有相对应的掩膜版，并对应于不 同的工艺。
4 常用工艺之一：外延生长
❖ 半导体器件通常不是直接做在衬底上的， 而是先在沉底上生长一层外延层，然后将 器件做在外延层上。外延层可以与沉底同 一种材料，也可以不同。
❖ 在双极型集成电路中：可以解决原件间的 隔离；减小集电极串联电阻。
❖ 在CMOS集成电路中：可以有效避免闩锁 效应。
3.2 工艺流程
❖ 材料制备
1 制造工艺简介
❖ （a）n型硅晶片原材料（b）氧化后的晶片
1 制造工艺简介
❖ （c）涂敷光刻胶（d）光刻胶通过掩膜版曝 光
1 制造工艺简介
❖ （a）显影后的晶片（b）SiO2去除后的晶片 ❖ 氧化工艺
1 制造工艺简介
❖ （c）光刻工艺处理后的晶片 ❖ （d）扩散或离子注入形成PN结 ❖ 光刻和刻蚀工艺；扩散和离子注入工艺
主要内容
❖ 3.1半导体基础知识 ❖ ห้องสมุดไป่ตู้.2 工艺流程 ❖ 3.3 工艺集成
3.2 工艺流程
❖ 1 制造工艺简介 ❖ 2 材料的作用 ❖ 3 工艺流程 ❖ 4 常用工艺之一：外延生长 ❖ 5 常用工艺之二：光刻 ❖ 6 常用工艺之三：刻蚀 ❖ 7 常用工艺之四：掺杂 ❖ 8 常用工艺之五：薄膜制备
❖ 主要用作：金属上下层的绝缘层、场氧的屏蔽层、 芯片表面的钝化层。
8 常用工艺之五：薄膜制备
❖ 生产SiO2
8 常用工艺之五：薄膜制备
❖ 氧化质量
物理气相淀积
❖ （2）物理气相淀积 ❖ 利用某种物理过程，例如蒸发或溅射，来实
现物质的转移，即把材料的原子由源转移到 衬底表面，从而实现淀积形成薄膜。 ❖ 金属的淀积通常是物理的。 ❖ 两种方法：真空蒸发；溅射
尘埃粒子影响：洁净室
接触式和接近式曝光
掩膜
图形转移
图形转移
5 常用工艺之二：光刻
❖ 集成电路中每一层的制备都需要涂一层光刻 胶，都需要一层掩膜版，也需要曝光、显影 以及刻蚀。
❖ 一个芯片制造可能需要20或30个这样的材料 层。
❖ 多晶硅的刻蚀：预刻蚀、主刻蚀、过刻蚀
6 常用工艺之三：刻蚀
•
没有播种，何来收获；没有辛苦，何 来成功 ；没有 磨难， 何来荣 耀；没 有挫折 ，何来 辉煌。 。2020 年8月10 日上午 10时11 分20.8. 1020.8. 10
•
书不记，熟读可记；义不精，细思可 精；惟 有志不 立，直 是无着 力处。 。2020 年8月10 日星期 一上午 10时11 分38秒 10:11:3 820.8.1 0
❖ 4、 PN结 ❖ 单向导电性：整流、开关、稳压二极管。 ❖ 、5 MOS场效应管 ❖ （1）MOS管结构 ❖ NMOS、PMOS和CMOS ❖ MOS管是左右对称的，漏和源可以互换，只
是外加电压不同。
3.1半导体基础知识
❖ 漏区和源区称为有源区，是由掺杂形成的。 ❖ 栅：铝栅和硅栅（性能更好） ❖ MOS晶体管尺寸定义：宽和长 ❖ （2）MOS管工作原理 ❖ 反型层、沟道、饱和。 ❖ 饱和之后，沟道形成楔型，电流不再增加。
电阻
❖ 电阻值计算，xj为结深 ❖ 当W=L时，G=g
❖ 1/g用R■表示，称为方块电阻，单位为欧姆， 习惯上用Ω/ ■表示。
2 无源器件
❖ 2、电容 ❖ 基本上分为两种：MOS电容和P-N结电容 ❖ （1）MOS电容：重掺杂区域作为极板，氧
化物作为介质 ❖ 单位面积的电容为 ❖ （2）P-N结电容：N+P结电容，通常加反向
偏置电压
电容
2 无源器件
❖ 3、电感：薄膜螺旋电感 ❖ 过程：硅衬底热生长或淀积一层厚氧化物；
淀积一层金属，形成电感的一个端子；再淀 积一层介质，通过光刻和刻蚀确定出一个过 孔；淀积第二层金属，同时过孔被填充；在 第二层金属上光刻并刻蚀出螺旋图形作为电 感的第二个端子。
电感
3 双极集成电路制造流程
❖ 光刻：将图形转移到覆盖在半导体硅片表面 的光刻胶
❖ 刻蚀：将图形转移到光刻胶下面组成器件的 各层薄膜上
❖ 湿法刻蚀：掩膜层下有横向钻蚀 ❖ 干法刻蚀：等离子体辅助刻蚀，是利用低压
放电等离子体技术的刻蚀方法
6 常用工艺之三：刻蚀
6 常用工艺之三：刻蚀
6 常用工艺之三：刻蚀
❖ 各向异性腐蚀 （湿法刻蚀） ❖ 各向同性腐蚀：例如在铝线的刻蚀过程中，
•
可怕的不是失败，而是自甘堕落。。1 0:11:38 10:11:3 810:11 Monda y, August 10, 2020
•
既然我已经踏上这条道路，那么，任 何东西 都不应 妨碍我 沿着这 条路走 下去。 。20.8.1 020.8.1 010:11: 3810:1 1:38August 10, 2020
（漏端电压增加，但沟道的电阻率也在增加）
3.1半导体基础知识
❖ （3）MOS管应用 ❖ 栅压越大，电子沟道越厚，沟道电阻率越低，
电流越大。因此MOS晶体管是电压控制电流 的器件。 ❖ 数字电路：开关作用，栅压为VDD或GND ❖ 模拟电路：栅压介于VDD和GND之间，调整 电流大小，进行信号放大作用。
化学气相淀积
❖ CVD技术具有淀积温度低、薄膜成分和厚度 易于控制、均匀性和重复性好、台阶覆盖优 良、适用范围广、设备简单等一系列优点。 利用CVD方法几乎可以淀积集成电路工艺中 所需要的各种薄膜，例如掺杂或不掺杂的 s钼io)2等、。多晶硅、非晶硅、氮化硅、金属(钨、
❖ 作用：外延层，二氧化硅膜，多晶硅膜，氮 化硅膜
•
勤奋是登上知识高峰的一条捷径，不 怕吃苦 才能在 知识的 海洋里 自由遨 游。。1 0:11:38 10:11:3 810:11 8/10/20 20 10:11:38 AM
•
衷心感谢社会各界对电建事业的明白 关心和 支持。2 0.8.101 0:11:38 10:11A ug-201 0-Aug-2 0
7 常用工艺之四：掺杂
❖ 离子注入：与扩散比，离子注入技术具有加 工温度低、大面积注入杂质仍能保证均匀、 掺杂种类广泛等优点。
❖ 原理：用一台离子加速器加速杂质粒子向前 运动，轰击硅晶圆表面，最后杂质粒子能量 损失后，渗入到晶圆内部停留下来形成。
❖ 漏源自对准：离子注入可以使用光刻好的薄 膜材料作为掩膜来形成对准方法。
化学气相淀积
❖ CVD生长的二氧化硅：用作金属间的绝缘层， 用于离子注入和扩散的掩蔽层，也可用于增 加热氧化生长的场氧化层的厚度
❖ 热生长的二氧化硅：具有最佳的电学特性。 可用于金属层之间的绝缘体，又可用作器件 上面的钝化层
主要内容
❖ 3.1半导体基础知识 ❖ 3.2 工艺流程 ❖ 3.3 工艺集成
物理气相淀积
物理气相淀积
❖ 标准（离子束）溅射：离子束被加速，撞击 靶材表面
❖ 长程溅射：用于控制角度分布 ❖ 校直溅射：用于填充高宽比较大的接触孔，
防止空洞底部还没有完全填充，其上部开口 就被封闭起来。
化学气相淀积
❖ （3）化学气相淀积 ❖ 化学汽相淀积是指通过气态物质的化学反应，
在衬底上淀积一层薄膜材料的过程。CVD膜 的结构可以是单晶、多晶或非晶态，淀积单 晶硅薄膜的CVD过程通常被称为外延。
取决于温度。
3.1半导体基础知识
❖ 关于扩散电阻： ❖ 集成电路中经常见到的扩散电阻其实就是利
用掺杂的方法改变材料的电阻率得到的。但 是当掺杂的杂质浓度增高时，电阻率会随着 浓度增高快速降低吗？
❖ （与温度有关：杂质需要完全电离；掺杂半 导体中载流子的迁移率会随杂质浓度增加而 显著下降）
3.1半导体基础知识
触，焊盘 ❖ 半导体：衬底 ❖ 绝缘体：电容介质，栅氧化层，横向隔离，
层间隔离，钝化层
3 工艺流程
❖ 集成电路的制造工艺是由多种单道工艺组合而 成的，单道工艺通常归为以下三类：
❖ （1）薄膜制备工艺：包括外延生长、氧化工 艺、薄膜淀积工艺，如制造金属、绝缘层等。
❖ （2）图形转移工艺：包括光刻工艺和刻蚀工 艺。
加入含碳的气体，以形成侧壁钝化，这样可 以获得各向异性刻蚀效果
6 常用工艺之三：刻蚀
7 常用工艺之四：掺杂
❖ 作用：形成PN结，形成电阻，形成欧姆接触， 形成双极晶体管的基区、发射区、集电区或 MOS管的源和漏。
❖ 主要的掺杂工艺：扩散和离子注入 ❖ 扩散：根据扩散的原理，使杂质从高浓度处
向低浓度处扩散。两个要素：高温和浓度梯 度。