基于FPGA的宽带信号数字下变频设计与实现
宽带信号数字下变频技术的FPGA实现
• 189•两路供电一路是NORMAL POWER,一路是ESS POWER,线路图上也是两路供电但实际操作中按要求拔出跳开关后DEU 上还有电，带电拆装容易损坏DEU ，所以在进行拆装时还要整机断电（图1）。
AMM 23-73-00-22700-00-B 。
2)DEU 的联接端和终端：DEU 上的终端/联接端盒是根据DEU 在飞机上的安装位置决定的IPC23-73-09-08H 图而且两者件号是不同的（图2、图3）。
航后报告有故障信息CAM NOT LOADED 或OBRM/CIDS(101RH)-SDF1之类故障一般就要重新安装CAM 或OBRM 卡然后进行测试。
注意COM 卡和OBRM 及PRAM 卡在FAP上会显示件号，拔出后会显示图2图3NONE ，重新安装后要做一遍上电测试才会出现件号。
航后报告有信息SMOKE 一般情况下要更换DIRECTOR,因为烟雾探测是有CIDS 计算机SDF 部分的功能。
总结：CIDS 系统功能强大涉及到的部件及故障多种多样，引起的原因也各不相同，排故时要考虑到的东西很多，我们平时要本着从易到难，从简单到复杂的思路进行排故，尽量不要把问题搞大。
因为虽然CIDS 系统大都是客舱内的故障但有些还是影响飞行或者是根本就无法放行，所以对CIDS 系统还是要有一定的了解，对我们在航前，过站能快速准确的对相应的故障有一个正确处理措施保障航班的正常运行有很大的帮助。
引言：雷达发射信号的带宽直接决定雷达的距离分辨率，高分辨率目标识别雷达要求更高的信号带宽，以实现对目标型号的具体识别。
对于要求信号实时处理的雷达系统，高速的ADC 采样速率与低速的FPGA 流水处理速率，需要引入多相滤波理论，通过并行多相分解实现FPGA 低速处理高速的ADC 采样信号，并且通过合适的抽取速率以降低数字下变频后信号的处理速率。
1 数字下变频的多相分解传统的窄带信号数字下变频理论是将信号混频、低通滤波、抽取。
基于FPGA的超宽带数字下变频设计
１ 引 言
随 着 雷 达 应 用 需 求 的 提 高和 数 字 信 号 处 理 技 术 的 迅 速 发 展 ，对 雷达 接 收 系 统 的设 计 也越 来越希望符合软件无 线电的设计思想 ，即将Ａ Ｄ Ｃ 尽可能靠近天线 ，将接 收到的模 拟信号尽早数
字化 。 数 字 化 的 中 频信 号 通 常 基 于Ｆ Ｐ Ｇ Ａ 实现 数 字 下 变 频 获 得 基 带 Ｉ ／ Ｑ 信 号 ， 但 随 着 信 号 载 频 和 带 宽 的不 断提 高 ， 也 需 要 更 加 高 速 的 Ａ Ｄ Ｃ 完 成 信 号 采 样 ，于 是 对 数 字 下 变频 的 处 理 要 求 也 越 来 越 高 。在 超 宽 带 雷 达 接 收 系 统 中 ， 高速 的 数 据 率 使 得 基 于 Ｆ Ｐ Ｇ Ａ 的宽 带 数 字 下 变 频 算 法 己 不 再 适 合 采 用 传 统 的 串 行 结 构 实 现 ，本 文 介 绍 了一 种 基 于 并 行 多 相 滤 波 结 构 的 超 宽 带 数 字 下 变 频 设 计 方法 ， 其 并 行 的 流 水 处 理 方 式 使 得 高 速 数 据 无 需缓 存 ， 处理 带 宽 也 相 应 大 大 提 高 。 ２ ． 设 计原 理 根 据 带 通 采 样 定 理 ，在 数 字 中 频 接 收 系 统 中 采样 率 与 信 号 中频 。满 足 ／ ＝１ ／ （ ２ ） Ｍ－ １
日 （ ｚ ） ：∑ ｈ （ ｎ ） ｚ
月－
设Ｄ 为信 号 抽 取 倍 数 ， 此式 展 开 后 得 到 ：
Ｄ－ Ｊ ＋ ∞ Ｄ－ １ － 嘲
—４ ０ ０ Ｍ Ｈ Ｉ Ｄ Ｄ Ｒ ＿； ｌ ｏ ０ Ｍ Ｈ
图 ２ 高 一２ ０ ０ ＭＨ ｍ ｌ Ｉ ￣ Ｘ ４
基于FPGA的数字下变频器的设计与应用
ｓ Ｐｄ ｈ ｓ ｐ ｆｑｅ ｙ ｄＭｄ ｄｎ １ ｒ ｇ ａｄｆ １酗 ． 七 ｕ Ｏｉ ｉ ａ ｌ ｒ ｕ ｃ ａ ｅ ｙａ ｃ ｅ ｎ ｏ ｅ Ｐ ｎ ｇ ｍ 吨 ｅ ｎ ｎ ｇ ｈ ｍ ａ ｎ ｇ ｎ ｎ 丁ｅ 幼ｒｅ ｒ ｅ ｅｔｈｏ ｇ ｈ ｂｅ ｄ ｅ ｉ ｆｍｄ ｉ ｂ ｅａｄ ｄ ｉ Ｉ ｅ ｓｅ ｉ ｅｎ ｌ ａｅ ｎ ｖｌ ｎ ｒ ｉ ｔ ａ ｎ ｔ ｉ ｔ Ｆ ｌｓ ｃｖ ｃ ｏ ｓ ｒ ｙ ｅ Ｏｇ ｏ ｇ ｓ Ｐ ｌ ａ ｂ ｏ ｇ ． ｌ ａ Ｔｕ ｉ ｐｓ ｅｔ ｉＰ ｅ ｔ 诫ｄ ｂ ｄ ｄ ｉ １１ ｒ ｉ ｒ ａ ｏ 七ｓ ｓ ｏ ｉ ｏ ｍ ｌ ｎ ｈ ｅ ａ ｗ ｔ ｇ Ｉ ｅ ｖ ｂ ｅ ｎ ｔ ｉ ｌ ｂ ｍ ｅ ｉｅ ｎ ｉ ｈｄ ｔ Ｆ ｃ ｅ ｓ ａ ｅ ｄ ｂ ｄａ ｓ Ｐｎ ｔ ｏ ｎ ｓ ｍ ｉ ｅ ａ Ｐ ｓａ ｌ ｈ 移 ｇ
程性和灵活性，从而满足不同的工程设计需求。
本文章首先阐述了软件无线电中关键的数字信号处理技术，包括中频处理中
的下变频技术、 抽取技术以 及带通采样技术。 利用 Ｍ Ｊ Ａ 八Ｉ Ｂ的 ｓ ｕ 完成了 ｉｌ ｍｉ ｋ ｎ
对系统 设 仿 验证了 计的 确 之后用Ｑａ ｓ 进行了 的 计与 真， 设 正 性． ｕｔｌ ｘ ｌ ｏ 基于ＦＧ ＰＡ
朋ｄｈ ｅｓ Ｐ． ｓｇ Ｐ ｏ ｄ ｉ ｍ ｔ ｄｔ ｗ ｏ Ｄ Ｃ ｎｔ ｉ ｉｄ ｃ ｎ ｌｈ ｅ ｉ Ｔ ・ 姗 ｅ ｇ ｅ ，ｈ ｈ１ Ｄ ｆ ｃｏ ｓ ｖ ｅ ａ ａ Ｕ ｎｏ Ｄ ｓ ｎ ｈ ｅ ｏ ｅ ｏ ｉ ｄ ｉｄ ｎ ｏ ａｙ 苗 ｍ ｌ ｎ ｄｒ ｃｅ ｔ ｍ ｎ ｕ ｔ ｌＰ ｅｔ ｅ ｅ ｖ卜胡ｄＯ ａ 笙ｄｔ ｔ ｍ ｄｌ ｉｒ ‘ 飞 ｎ ｓ ｍ ｅ ｅ ｓｔ Ｐｉ ｒ 叮 ｏ ｈ ｏｕ ｂ ｒ 认 ｅ ｇ Ｊ ｅ ｅｌａ ｙ
数字下变频电路的FPGA实现
数字下变频电路的FPGA实现随着数字化时代的到来，数字信号处理技术已经成为了许多领域中不可或缺的一部分。
其中，数字下变频技术是一种非常重要的数字信号处理技术，被广泛应用于雷达、通信、音频处理等领域。
本文将介绍数字下变频电路的FPGA实现。
数字下变频电路的基本原理数字下变频电路的基本原理是将输入信号进行混频，将高频信号转换为低频信号，并对低频信号进行采样和滤波，得到一个纯净的低频信号。
数字下变频电路通常由数字信号处理器、数字乘法器和数字低通滤波器等组成。
FPGA实现数字下变频电路的优势 FPGA（Field Programmable Gate Array）是一种可编程逻辑器件，能够根据需要实现各种数字电路。
与传统的数字信号处理芯片相比，FPGA具有以下优势：高速并行处理能力：FPGA内部具有大量的可编程逻辑器件，可以实现高速并行处理，提高处理速度和效率。
灵活性：FPGA可以通过重新编程实现不同的数字电路，方便灵活，可以快速适应不同的应用场景。
可靠性：FPGA内部具有严格的质量保证措施，保证了数字电路的可靠性和稳定性。
设计数字下变频电路的算法：根据具体应用场景和要求，利用MATLAB 等软件设计数字下变频电路的算法。
将算法转换为硬件描述语言：将设计的数字下变频电路算法转换为硬件描述语言（如VHDL或Verilog），并利用EDA工具进行仿真和验证。
将硬件描述语言编译成二进制文件：将生成的硬件描述语言编译成二进制文件，以便在FPGA上实现。
将二进制文件下载到FPGA中：将生成的二进制文件下载到FPGA中，通过调试和测试，最终实现数字下变频电路。
结论数字下变频电路的FPGA实现具有高速并行处理能力、灵活性和可靠性等优势，已经被广泛应用于雷达、通信、音频处理等领域。
通过设计算法、转换为硬件描述语言、编译成二进制文件以及下载到FPGA中等步骤，可以实现数字下变频电路的高效、快速和可靠实现。
数字下变频电路是一种重要的信号处理单元，它在通信、雷达、电子对抗等领域有着广泛的应用。
基于FPGA的软件无线电数字下变频技术的研究的开题报告
基于FPGA的软件无线电数字下变频技术的研究的开题报告1. 研究背景近年来，随着无线通信技术的快速发展，软件无线电技术已经成为了无线通信领域的一个重要研究方向。
数字下变频技术是软件无线电技术中的一个重要环节，它能够将高频信号转换成低频信号，使其能够被数字信号处理器所接收和处理。
目前，数字下变频技术已经得到了广泛的应用，例如在卫星通信、广播电视、雷达及无线局域网等领域。
FPGA技术，作为一种新型的可编程逻辑器件，具有低功耗、高性能、灵活性强等特点，已经被广泛应用于数字信号处理、通信系统等领域。
因此，基于FPGA的软件无线电数字下变频技术的研究具有非常重要的意义。
2. 研究内容本文将基于FPGA平台，研究软件无线电数字下变频技术的实现。
具体的研究内容如下：（1）研究数字下变频技术的基本原理，了解其在无线通信中的应用及其优势；（2）设计基于FPGA的软件无线电数字下变频系统方案，包括系统的硬件架构和软件设计；（3）针对系统中的核心算法进行深入研究，例如数字混频、I/Q解调等，并对其进行优化；（4）进行系统的仿真测试，验证系统的正确性和性能，例如系统时延、功耗等方面的测试。
3. 研究意义本研究对于推动软件无线电技术的发展具有重要的意义。
具体的研究意义如下：（1）基于FPGA的软件无线电数字下变频技术具有很大的应用前景，该研究可为相关行业提供新的技术手段，提高无线通信领域的技术水平；（2）FPGA技术在本研究中得到了广泛应用，该研究可拓宽FPGA技术的应用领域和深度应用；（3）本研究的研究成果能够为软件无线电技术的研究提供新的思路和方向，促进其发展壮大。
4. 研究方法本研究采用实验法、仿真法和理论分析法相结合的方法进行研究。
具体的研究方法如下：（1）采用实验法，设计并构建出基于FPGA的软件无线电数字下变频系统，完成系统的调试和测试，并获取实验数据；（2）采用仿真法，运用软件仿真工具对系统进行仿真测试，并获取系统的性能参数；（3）采用理论分析法，对系统中的核心算法进行分析和优化。
基于FPGA的宽带信号数字下变频设计与实现
基于FPGA的宽带信号数字下变频设计与实现邓岚;康怀祺;李宏波;鄢林【期刊名称】《火控雷达技术》【年(卷),期】2011(000)004【摘要】For implementing real - time storage of wideband radar echo signal in airborne radar data recorder, the architecture of wideband IF signal digital down-converting （DDC） based on FPGA is proposed. The basic principle of quadrature polyphase filtering and distributed algorithm is discussed and the implementation project of wideband IF signal DDC is given. Two modules of the orthogonalization and extraction filtering are mainly analyzed and designed. The simulation results based on Matlab and FPGA indicate that this IF signal DDC architecture is feasible, which can satisfy requirements of real-time processing because of low resource occupancy rate and short processing time delay.%为了实现机载雷达数据记录仪对宽带雷达回波信号的实时存储，提出了一种基于FPGA的宽带中频信号数字下变频结构。
基于FPGA的超宽带数字下变频设计
基于FPGA的超宽带数字下变频设计【摘要】本文介绍了基于FPGA、以并行多相滤波结构为算法基础的超宽带数字下变频技术。
设计过程包括高速AD信号降速预处理，应用SysGen开发环境完成的数字混频、多相滤波和数据抽取，并通过仿真验证了算法的可行性。
【关键词】FPGA；并行多相滤波；超宽带数字下变频；SysGen1.引言随着雷达应用需求的提高和数字信号处理技术的迅速发展，对雷达接收系统的设计也越来越希望符合软件无线电的设计思想，即将ADC尽可能靠近天线，将接收到的模拟信号尽早数字化。
数字化的中频信号通常基于FPGA实现数字下变频获得基带I/Q信号，但随着信号载频和带宽的不断提高，也需要更加高速的ADC完成信号采样，于是对数字下变频的处理要求也越来越高。
在超宽带雷达接收系统中，高速的数据率使得基于FPGA的宽带数字下变频算法已不再适合采用传统的串行结构实现，本文介绍了一种基于并行多相滤波结构的超宽带数字下变频设计方法，其并行的流水处理方式使得高速数据无需缓存，处理带宽也相应大大提高。
2.设计原理根据带通采样定理，在数字中频接收系统中采样率与信号中频。
满足（其中M为正整数）时，数字混频算法最为简单，尤其是在采样率较高的超宽带数字接收系统中，满足此条件可以简化设计、便于工程实现。
在本文的超宽带数字接收系统中，采样率和接收带宽都较大，低通滤波器设计采用多相结构。
设低通滤波器的冲激响应为，其Z变换为：设D为信号抽取倍数，此式展开后得到：这样即完成滤波器系数的多相分解，在工程实现时在工程实现时，可以根据需要采用先抽取再滤波的方式降低对硬件处理速度的要求，并提高实时处理能力。
数字下变频仿真和设计主要基于FPGA系统级设计工具System Generator （SysGen）完成，它能够实现从算法模型向FPGA硬件的直接迁移。
工程实现主要包含数字混频、并行多相滤波和数据抽取三部分，其中数字混频过程同时实现了2倍抽取，并行多相滤波后得到大带宽信号的基带I/Q数据，再对此基带信号进行2倍或多倍抽取即可实现对较小带宽的抽取。
基于FPGA的高速数字下变频系统设计
基于FPGA的高速数字下变频系统设计摘要：基于FPGA设计了一高速数字下变频系统，在设计中利用并行NCO和多相滤波相结合的方法有效的降低了数据的速率，以适合数字信号处理器件的工作频率。
为了进一步提高系统的整体运行速度，在设计中大量的使用了FPGA中的硬核资源DSP48。
Xilinx ISE14.4分析报告显示，电路工作速度可达360MHz。
最后给出了在Matlab和ModelSim中仿真的结果，验证了各个模块以及整个系统的正确性。
数字下变频(Digital Down Conversion，DDC)是软件无线电系统的关键模块之一，其可将高频数据流信号变成易于后端数字信号处理器(Digital Signal Processor，DSP)设备实时处理的低频数据流信号。
在数字下变频实现中，随着信号采样率的不断提高，数据率也会相应的提高，但是实际应用中随着数据速率的不断提高，数据处理器件(如FPGA)的处理速度会无法满足要求而不能正常工作，从而带来了数字信号处理的瓶颈问题。
本设计就是以多路并行NCO技术为基础，研究了如何在FPGA中用多路并行采样数据的方式来解决数据处理器件无法提供高速率的匹配信号的问题，并给出了高速DDC实现的架构和仿真结果。
1 数字下变频基本原理数字下变频主要由频谱搬移和抽取两部分组成，如图1所示，其中频谱搬移包含数控振荡器(Numerically Controlled Oscillators，NCO)、乘法器和低通滤波器(LPF，Low Pass Filter);抽取包含抽取滤波器(LPF2)和D倍的抽取，LPF2是为了限制信号的频谱，以免抽取后发生混叠。
模拟信号经过A/D转换后分成两路信号，一路信号和NCO输出的正弦信号相乘(同相分量)，一路和NCO输出的余弦信号相乘(正交分量)，之后经过低通滤波器(LPF1)将高频分量滤除，然后信号经过抽取滤波以降低速率，最终输出的两路信号就可以送往后续的数字信号处理器中做进一步的处理。
基于FPGA的数字下变频设计与实现
基于FPGA的数字下变频设计与实现在扩频通信中，数字下变频（DDC）是一种很重要的技术，它包括数字混频器、数控振荡器以及数字滤波器三部分。
而传统的DDC 大多采用专用芯片，虽然其外围电路简单、功能实现容易控制，但其大部分功能已经固化，存在兼容性较差、产品开发灵活性低、后续升级困难等缺陷。
本文利用FPGA 运算快速、易于升级等优点，在简化算法的基础上，用最短的时间进行混频滤波得到两路相交信号。
用Verilog 语言对整个下变频进行行为描述建模，并给出相应的仿真综合结果。
1 正交下变频方案理论分析因为DDC 的数据流是采样信号的速率，DSP 处理芯片很难完成高频实时处理任务，而且FPGA 中通常有大容量ROM 资源，满足查找表所需ROM 资源，所以更适合用FPGA 实现数字正交下变频。
数字正交下变频是借助数控振荡器NCO 通过查找表的方式产生本地正交载波信号，与输入信号进行正交混频，经过低通滤波得到I―Q基带信号。
图1 为其方案框图。
接收机收到的高频信号表达式为：式中，为接收信号的幅值，d(t)为数据信息的波形，c(t)为伪码波形，fc=891 MHz，fd=18.176 MHz 为信号频偏，n(t)为高斯白噪声。
根据带通采样定理，引入单位冲激函数δ(t)构成冲激函数P(t)：输入信号为x(t)，其傅里叶变换为x(ω)，则用fS 抽样后得到抽样信号可表示为：由傅里叶变换性质得到XS(ω)，可表示为：由式(5)可知，A/D 采样使信号频谱发生了周期延拓。
中心频率fC=891 MHz（如图2）经带通欠采样后将信号频谱搬移至fO=18.533 MHz。
fO 是fC 除以fS 后的余数。
这样A/D 采样实现了一个下变频功能。
tips:感谢大家的阅读，。
基于FPGA的DDC(数字下变频)设计与实现
现代雷达处理的数据吞吐量基本在每秒几兆到几十兆复数字，使得雷达信号处理必须具有很高的数据处理能力以及运算速度，实时处理要求很高。如果在中频阶段能够直接对数据进行处理,在保留有用信息的基础上减少信号采样点数，可以有效的降低后续数据处理的压力；同时若能在发射时利用数字的方式提高信号采样频率，减少由于模拟器件带来的不利影响，可以提高系统可靠性和灵活性。基于此提出了本课题——数字变频器的设计。
第二章数字变频器的基本理论。本章首先阐述了数字上下变频技术的原理以及影响其性能的主要因素，其次讨论了信号采样理论、数字正交检波技术、多抽样率数字信号处理理论以及数字滤波算法等数字变频的基本理论知识，为数字上下变频技术的设计和实现做理论上的准备.
第三章数字下变频器各模块设计.这一章主要介绍了数字下变频的整体设计方案及各个功能模块的具体实现方案，包括数控振荡器、混频器、滤波器以及抽取等各模块设计方案的制定。
第四章数字下变频器设计验证和逻辑综合.阐述整个设计过程所用到的验证方法,分模块给出了RTL级设计仿真结果,并分析验证功能的正确性。接着对比并分析了整体的Matlab仿真结果和Modelsim的仿真结果.最后介绍了芯片逻辑综合的流程、优化方法以及综合策略，利用Design Compiler完成芯片的逻辑综合，并给出综合报告.
第五章结束语.对全文作总结技术正由视频阶段向中频阶段迈进,在中频阶段实现雷达信号处理数字化［］已经逐渐成为一种发展趋势。实现数字下变频这一技术与数字信号处理的理论与算法息息相关，数字信号处理技术成为设计数字变频器的关键。本章主要对数字下变频的设计理论进行讨论和分析，以便为后续的设计做准备。
基于FPGA的宽带数字接收机变带宽数字下变频器
基于FPGA的宽带数字接收机变带宽数字下变频器变带宽数字下变频器（VB-DDC）可以对多种带宽的输入信号进行处理，因此在雷达、通信、电子侦察等领域有广泛应用。
商用数字下变频器，如Intersil 公司单通道DDC HSP50214B，虽然可以实现处理带宽可变，但是其最高输入数据采样率只有65 MHz[1]，而且由于其采用多级级联积分梳状滤波器(CIC)的传统下变频结构，处理带宽不超过1 MHz，不适合作为宽带数字接收机的数字下变频器。
基于多相滤波结构的宽带DDC 可以处理宽带信号，但是处理带宽一般固定，而且当需要处理信号的带宽很窄时，因为抽取因子变大，所需乘法器数目增多，因乘法器的工作频率降低，所以其资源利用率很低。
本文基于Altera 公司的Stratix II EP2S60F672C4 设计的VB-DDC，结合传统数字下变频结构与多相滤波结构的优点，实现了对输入中频信号的高效高速处理，同时可以在较大范围内对信号处理带宽进行灵活配置。
当A/D 输出中频信号采样率为100 MS/s 时，本文设计的这种VB-DDC 信号处理带宽可在40 MHz~8 kHz 的范围内灵活配置，输出基带信号数据率可在50 MS/s~112 kS/s 的范围内变化。
1 系统结构本文设计的VB-DDC 用于如图1 所示的宽带数字接收机中频处理系统中，该系统硬件主要由1 片FPGA(Altera 公司Stratix II 系列的EP2S60F672C4)、AD 公司的宽带A/D 转换器AD6645(14 Bit，最高采样率达105 MS/s)[2]，以及TI 公司的达芬奇系列数字信号处理器TMS320DM6437 组成。
系统数据流程如图1 所示，A/D 采样的中频模拟信号输出至FPGA，FPGA 中的VB-DDC 将中频信号下变频至基带，再通过McBSP 接口将基带信号传给DSP 进行解调、功率谱估计等数字信号处理，最后DSP 再将结。
基于FPGA的数字下变频的实现
Ｔ ｅ Ｒｅ ｅ ｒ ｈ ｏ ｇ ａ ｏ ｅ ｓｎ ｎ Ｉ ｇｔ ｌＲｅ ｅｖ ｒ ｈ ｓ ａ ｃ ｆＳｉｎ ｌ Ｐｒ ｃ ｓ ｉｇ ｉ Ｄｉｉ ｃ ｉｅ Ｆ ａ
ＺＨＵ ｎ—ｈ ｎｇ， Ｙｕ ａ ＤＥＮＧ ｈｉ ｕ Ｚ —ｈ ｉ
（ ｕ ａ ｏ ｅｅｆＩ ｏｍ ｔ ｎ Ｃ ａｇｈ １２ ０ Ｃ ｉ ） Ｈ ｎ ｎＣ ｌｇ ｎ ｒ ａｉ ， ｈｎｓａ４ ０ ０ ，ｈｎ ｌ ｏ ｆ ｏ ａ
ｓａｉｎ ｓ ｓｅ ｉ ＣＤＭＡ ｂ ｌ ｏ ｔｔｏ ｙ ｔｍ ｎ Ｗ ｍｏ ｉｅ ｃ ｍｍｕ ｉ ａｉｎ ｎ ｔ ｒ ｗｏ ｌ ｅ ｌｚ ｈ ｅｌ ｐ ｎ ｉｎ ｌｃ ｖ ｒ ｇ ｎ ｃ ｔｏ ｅｗｏ ｋ， ｕ ｄ ｒ ａｉｅ ｔ ｅ ｃ ｌ ｈｏ ｅ ｓｇ ａ ｏ ｅ ａ ｅ
灵 活 性
图 １ Ａ Ｉ 、 Ｐ Ａ、 Ｓ 能 比较 ＳＣ Ｆ Ｇ Ｄ Ｐ性
ＦＧ Ｐ Ａ芯 片有着 规整 的 内部逻 辑 阵列 和丰 富 的
连线资 源 ， 合 于 处理 数 字 系 统 的任 务 。但是 长期 适
以来 ， 一直用 于 系统逻辑 或 时序控 制上 ， 少有信号 很 处 理方 面 的应 用 。其原 因 主要是 因为 在 Ｆ Ｇ Ｐ Ａ中 缺
关键词 ： Ｐ Ａ； Ｆ Ｇ 处理 ； 数字 ； 滤波
Ｄ Ｉ 码 ：０ ３ ６ ／．ｓｎ １０ ２ ７ ． ０ ０ ０ ． １ Ｏ 编 １ ． ９ ９ ｊｉ ．０ ２— ２ ９ ２ １ ．６ ０ ０ ｓ
中图分 类号 ： Ｎ ２ Ｔ ９
文献标 识 码 ： Ａ
文章编 号 ：０ ２— ２ ９ ２ １ ０ １ ０ ２ ７ （０ ０）６—０ ２ ０ ０ ７— ３
Ａｂ ｔａ ｔ Ｂ ｓｄ ｏ ｈ ｉ ｕ ｓｏ ｆｔｅ ｓ ｕ ｔｒ ｆｄｇｔｌｄ ｗｎ—ｃ ｎ ｅｓ ｎ（ ｓｒ ｃ ： ａ ｅ ｎ ｔｅ ｄｓ ｓｉｎ ｏ ｈ ｔ ｃｕ ｅｏ ｉｉ ｏ ｃ ｒ ａ ｏ ｖ ｒｉ ＤＤＣ）ｉ ｏ ｗａｅ ｏ ｎ ｓｆ ｒ ｔ
基于FPGA的数字下变频设计
计算机工程应用技术本栏目责任编辑：梁书基于FPGA 的数字下变频设计许丹（咸阳职业技术学院，陕西咸阳712000）摘要：理想的软件无线电系统需要尽可能地减少模拟环节，而将数字化处理（包括A/D ，D/A 等）尽可能靠近天线端。
数字下变频(DDC)系统作为ADC 与DSP 器件之间的桥梁，主要用来实现对前端高速A/D 采集到的中频信号进行混频、降速和滤波，完成信号的下变频处理。
鉴于FPGA 在工程上的可实现纯并行运算、速度稳定可靠等优点，完成了数字下变频的电路设计和下变频系统多级滤波结构的设计。
关键词：软件无线电；数字下变频；数字控制振荡器；滤波器中图分类号：TP393文献标识码：A文章编号：1009-3044(2021)13-0255-02开放科学（资源服务）标识码（OSID ）:Design of Digital Down Conversion Based on FPGA XU Dan(Xianyang Vocational Technical College,Xianyang 712000,China)Abstract:The ideal software radio system needs to minimize the analog part,while the digital processing (including A/D,D/A,etc.)should be as close to the antenna end as possible.Digital Down Conversion (DDC)system,as A bridge between ADC and DSP de⁃vices,is mainly used to realize frequency mixing,speed reduction and filtering of intermediate frequency signals collected from the front-end high-speed A/D,and complete down-conversion processing of signals.Given the FPGA can be realized in engineering pure by its parallel computing,it completes the circuit and multi-stage filter structure design of the digital down conversion .Keywords:Software radio;Digital down converter;Numerical controlled oscillator;filter第五代移动通信系统（5G ）是以用户为中心的全方位信息生态环境，其超低时延、超快传输速率、超高流量密度和超高移动性为用户提供极致的体验。
基于FPGA的数字下变频设计
图 ３基 于 Ｈ Ｂ的 ｍｏ ｄ ｅ ｌ ｓ ｉ ｍ仿 真
２ ． ５ 有 限长 脉冲 响应 （ Ｆ Ｉ Ｒ） 滤 波器 仿真 对】 Ｆ １ Ｒ 滤波 器 的设 汁， 由于 ‘ 般滤 波器阶 数较 高 ，” 以直接 采 用资源 库 的Ｆ Ｉ Ｒ Ｃ ｏ ｍ ｐ ｉ Ｉ ｅ ｒ 模 块术设 汁， 现起来 比较简 单，该 模块 能实现 堪 乘 累加 的滤波运 算，然后连接 上配有 延迟崩 （ ｄ ｅ ｌ ａ ｙ ）的加 法器平 Ｉ Ｊ 乘法 器纰合 ，每 ‘ 个乘法器 的运 算系数就是Ｆ Ｉ Ｒ 系数 。
后的Ｉ 路信号，每ｌ ０ 个系统时钟周期输出 ‘ 个采样数据，数据位宽
ｌ ６ 位 ；ｒ ｄ ｙ 为Ｉ 路 Ｈ Ｂ 模 块 的 处理 完 成标 志 信 号，也 是 一级模 块 的 启动 信 ，高 电 Ｆ 有 效。输 出信 弓 ‘ 相 比ｆ输 入信 号来 说 ，相 同的周 期里 输 …的 数 是输 入的 数拼 的 ‘ 半。
效 ；ｎ ｄ 为Ｉ 路ｌ ｉ Ｂ 模块 的 启动 ，每 ｌ ０ 个系统 时钟 周 期有 效 一次 ， 高 电平订 效；ｈ ｂ ｉ ｎ 为 ’ 级Ｃ Ｉ Ｃ 模 块输 出的Ｉ 路 信 号， 每 １ ０ 个系 统 时 钟 周 期输 入 ‘ 采 样 数据 ，数据 位宽 ｌ ６ 位 ：ｈ ｂ ｏ ｕ ｔ 为２ 倍 降采 样
图４ Ｍｏ ｄ ｅ ｓ ｉ ｍ仿 真 的 Ｆ Ｉ Ｒ滤 波器 图
图１基于ｍｏ ｄ ｅ ｌ ｓ ｉ ｍ的ＤＤＳ 仿真 Ｉ ｌ 左 Ｌ ｆ ！ ｌ ！ Ｊ ｌ 依 次为 ｒ ｓ ｔ 、ｃ ｌ ｋ 、ｒ ｄ ｙ 、ｓ ｉ ｎ ｅ 、ｃ ｏ ｓ ｉ ｎ ｅ ， 其 巾ＣＬ Ｋ为 ４ ０ ＭＨｚ 的 采 样 时 钟 ， 也称 为 系 统 时钟 ：ｒ ｓ ｔ 为 复位 信 号 ，低 电 有 效 ；ｒ ｄ ｙ为 Ｎ Ｃ Ｏ模 块 的处 理 完 成 标 志 ， 也 是 下 一 级模 块 的 启动 信 号，高 电甲 仃 效 。ｃ ｏ ｓ ｉ ｎ ｅ ￣ ｌ ｌ ｓ ｉ ｎ ｅ 分别 为ＮＣ Ｏ 输 出的 正交 本 地 余 弦和 正弦 信 号…， ｝ ｝ １ 仿真 可矢 ¨ ，Ｎ Ｃ Ｏ采 Ｄ ＤＳ 技 术 实 现 了产生 正 交本 地 载波 信 号 ，波形 曲线 稳 定 甲滑且 周期 卡 ｕ 同 ，达 到 ｒ理 想效 果 。 ２ ． ３ 积 分 梳状 滤 波器 （ ＣＩ Ｃ） 单 元模 块仿 真 模块 采用５ 级级联方 式，即５ 组秋分 器与５ 组梳状器结 合住流水线 组成 ，积 分器 采用累加器实现，微分器采 伞减器实现 。他们 中间由一 个１ ６ 倍的抽 取机 构相连接 。往仿真如罔２ 中，Ｃ Ｌ Ｋ 为４ ０ Ｍ Ｈ ｚ 的采样 时钟 ， 也是系统时钟：ｒ ｓ ｔ 为复位 信号，低 电平有效 ；ｒ ｄ ｖ 为Ｎ Ｃ Ｏ 模块的处理完成 标志 ，也 是ｌ 卜‘ 级模块 的启动 信 ｌ 号，高电平有效。ｎ ｄ 为Ｎ Ｃ Ｏ 模块 的启动 信号，高 电平有效，ｃ ｉ ｃ ｉ ｎ 表示本滤波器模块接收到的混频模块 的输 出信 弓，ｃ ｉ ｃ ｏ ｕ ｔ 表示本模块的输出信 号。可 见经过滤波器５ 倍降抽样 后，ｃ ｉ ｃ ｉ ｎ 表示每 １ 个时钟周 期输 出１ 个数据 ，ｃ ｉ ｃ ｏ ｕ ｔ 表示 没５ 个时钟周 期输出 １ 个数 槲 。从ｒ ｄ ｙ 的１ ６ 个时钟变化 次 ，町以看 出对输入信号进行１ ６ 倍抽取 ，经 过抽取后波形频 率 Ｉ ： 变化不人 ，只有幅值上的一些变化 。也就是说对 于 高频信 号噪声，经过Ｃ Ｉ Ｃ【 叮以初步将其有效滤除。
基于FPGA的数字下变频研究实现的开题报告
基于FPGA的数字下变频研究实现的开题报告一、研究背景数字下变频技术是电力电子学科中的重要研究方向，其核心思想是通过数字信号处理技术将交流电能转换为可控的直流电能，进而通过逆变器将其转换为交流电源，用于驱动各种负载。
数字下变频技术被广泛应用于工业控制、交通运输、农业生产、医疗卫生等领域，已成为电力电子学科中不可或缺的重要部分。
FPGA（Field Programmable Gate Array）是一种基于现场可编程门阵列结构的可编程逻辑设备，具有可编程性高、灵活性强、速度快等优点，广泛应用于数字信号处理、计算机视觉、通信网络、高级控制等领域，并成为数字下变频研究中的重要工具。
因此，基于 FPGA 的数字下变频技术的研究具有重要意义，对于提高数字下变频技术的效率、可靠性和应用范围具有重要意义。
二、研究内容和方法本文研究基于 FPGA 的数字下变频技术，主要包括以下内容：1. 数字下变频技术的原理和发展现状。
介绍数字下变频技术的基本原理和逆变器的工作原理，总结数字下变频技术的发展现状和研究动态。
2. 基于 FPGA 的数字下变频技术的设计和实现。
通过对数字下变频技术进行分析和研究，设计和实现基于 FPGA 的数字下变频的系统结构，并实现数字信号的采集、处理、控制等功能，从而实现优化系统的效率和控制质量。
3. 数字下变频技术的实验验证。
通过搭建数字下变频技术实验平台，验证基于 FPGA 的数字下变频技术的可行性和优越性，分析其在实际应用中的多重优势和局限性。
研究方法涉及理论分析与建模、软硬件开发、系统实现与测试。
三、研究预期结果1. 实现基于 FPGA 的数字下变频系统，并验证其可行性和优越性。
2. 提高数字下变频技术的效率和控制质量，优化系统架构和设计方案。
3. 推动数字下变频技术的应用和发展，为工业控制、交通运输、农业生产、医疗卫生等领域的应用提供关键技术支持。
四、研究意义本研究的成果将具有重要的实际应用价值和理论意义。
基于FPGA的数字下变频的设计与实现
4.飞思科技产品研发中心 Matlab 7辅助信号处理技术与应用 2005 5.Walter Tuttlebee 软件无线电技术与实现 2004 6.Nicholasetal H T The Optimization of Direct Digital Fre-quency Synthesizer Performance in the Presence of Finite Word Length Effects 1988 7.钮心忻;杨义先 软件无线电技术与应用 2001
数，然后在Ｘｉｌｉｎｘ公司ＩＳＥＳ．２开发环境下，使用Ｖｅｒｉｆｏ萨言编程实现。最后对基于ＦＰＧＡ实现的数字下变频系统调Ｍｏｄｅｌｓｉｍ
进行仿真测试。验证了设计的正确性。
关键词：软件无线电；数字下变频；ＸｉｌｉｒＬｘ；数字滤波器
１引言 在软件无线电接收机的设计中，数字下变频器（ＤＤＣ）技术是 其核心技术之一。数字中频软件无线电接收机由模拟预处理、 ＡＤＣ、ＤＤＣ和高速ＤＳＰ组成。一般Ａ／Ｄ采样都是在中频以上，其 频率一般在ＭＨｚ数量级以上。一般认为，要进行较好的滤波等 处理，需要对每个采样点进行１００次操作。对于一个软件无线电 系统来说，若系统带宽为１ ０ＭＨ乙要大于２５ＭＨｚ。这样就需要 ２５００ＭＩＰＳ（百万指令每秒），这是现有的任何单个ＤＳＰ很难胜任 的１ｌｌ。因此，必须采用数字下变频技术，通过对数字信号进行采 样率变换以缓解ＤＳＰ处理速度的压力。作为过渡阶段的软件无 线电用ＤＤＣ实现中频段的处理任务，这样即能保留软件无线电 的优点，又有较高的可靠性“’。 目前，国外虽已生产专用数字下变频芯片，其具有抽取比 大、性能稳定等优点，但专用数字下变频芯片价格昂贵、灵活 性不强，不能充分体现软件无线电的优势。用ＦＰＧＡ来实现比用 专用芯片具有更多的好处，ＦＰＧＡ器件具有很强的稳定性和高 效的处理能力，它可以工作在几十甚至上百ＭＨｚ的频率上，其 高速强大的处理能力，是实现数字中频处理的理想器件。使用 ＦＰＧＡ芯片实现的下变频器件可以更加方便的采用软件方法将存 储器、控制器等外围器件集成到芯片内部，提高了整个系统的 稳定行和集成度。虽然用硬件实现，ＦＰＧＡ的重复可配置能力， 使其可以根据不同的系统要求，采用不同的结构来完成相应的 功能，具有很强的灵活性，便于进行系统功能扩展和性能升 级。并且设计和修改非常容易，其灵活性与方便性与软件实现 相差无几，适合软件无线电灵活性。
4 基于FPGA的数字下变频器设计(宋俊芳)
附件6毕业设计（论文）任务书设计（论文）题目：基于FPGA的数字下变频器设计系部：专业：学号：学生：指导教师（含职称）：专业负责人：1．设计（论文）的主要任务及目标近来软件无线电已经成为通信领域一个新的发展方向，它的中心思想是:构造一个具有开放性、标准化、模块化的通用硬件平台，将各种功能，如工作频段、调制解调类型、数据格式、加密模式、通信协议等由应用软件来完成，并使宽带A/D和D/A转换器尽可能靠近天线，以研制出具有高度灵活性、开放性的新一代无线通信系统。
数字下变频技术(Digtal DownConverter—DDC)是软件无线电的核心技术之一，也是计算量最大的部分，一般通过FPGA或专用芯片等硬件实现。
虽然现在专用的数字下变频芯片品种很多，但是它们在设计和修改方面远远不如FPGA灵活，使用FPGA替代专用的数字下变频芯片更加符合软件无线电的思想。
从原理上比较，数字下变频器和模拟下变频器是一致的，都是输入信号与本地振荡信号混频，然后经低通滤波器滤除高频分量，得到基带信号。
模拟下变频器的缺点是:由于两路乘法器和低通滤波本身一致性不好，致使I、Q通道幅度不平衡，相位正交误差很大，并且具有温度漂移，稳定性也不好。
然而在数字下变频器中，乘法器和低通滤波器可以做到完全一致，因此不存在I、Q通道幅度不平衡的问题。
另外，数字下变频器的控制和修改较容易等特点也是模拟下变频器所无法比拟的。
NCO是数字下变频器中相对复杂的部分，也是决定数字下变频器性能的最主要因素之一。
NCO的目标就是产生一个理想的正弦或余弦波采样值。
正弦波形采样可以用实时计算的方法产生，但这只适用于采样率较低的情况。
在采样率很高的情况下，产生正弦波采样的最简单有效的方法是查表法，即把各个相位的正弦值事先计算好存储在ROM里，然后按相位做地址查表得到正弦波采样.本设计要求在Quartus 环境下利用VHDL语言进行数字下变频器的FPGA设计与实现。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Ｄｅ ｇ Ｌ ｎ，Ｋａ ｇ Ｈｕ ｉ ｉ ｉＨｏ ｇ ｏ，Ｙ ｈ Ｌ ｎ ｎ ａ ｎ ａ ｑ ，Ｌ ｎ ｂ ａ ｉ
（ ｎｖ ｓｙｏ ｌ ｔ ｎ ｃ ｎｅａ ｄＴｃｎ ｌ ｙｏ Ｃ ｉａ ｈｎ ｄ １７ １ Ｕ ｉ ｒ ｔ ｅ ｒ ｉ Ｓｉ ｃ ｎ ｅｈ ｏ ｇ ｈｎ ，Ｃ ｅｇ ｕ６ １ ３ ） ｅ ｉ ｆＥ ｃ ｏ ｃ ｅ ｏ ｆ
ｗｈ ｃ ａ ａｉｆ ｅ ｕ ｒ ｍｅ ｔ ｆｒ ａ —ｉ ｒ ｃ ｓｉ ｇ ｂｅ ａ ｓ ｆｌ ｗ ｅ ｏ ｒ ｅ ｏ ｃ ｐ ｎ ｙ ｒ ｔ ｎ ｈ ｒ ｒ ｃ ｓ ｉ ｇ ｉｈ ｃ ｎ ｓ ｔｓｙ ｒ ｑ ｉｅ ｎ ｓｏ ｅ ｌｔｍｅ ｐ ｏ ｅ ｓｎ ｃ ｕ ｅ ｏ ｏ ｒ ｓ ｕ ｃ ｃ ｕ ａ ｃ ａｅ ａ ｄ ｓ ｏｔｐ ｏ ｅ ｓｎ ｔｍｅ ｄ ｌ ｙ ｉ ｅａ ． Ｋｅ ｗｏ ｄ ｙ ｒ ｓ：ｐ ｌｐｈ ｓ ｌｅ ；ｄ ｓｒｂ ｔ ｄ ａ ｇ ｒｔ ｍ ；ＤＤＣ；ＦＰＧＡ ｏ ｙ ａ ｅ ｆ ｔｒ ｉｔ ｕ ｅ ｌｏ ｈ ｉ ｉ ｉ
１ 引言
针对数字化雷达接收机采样前端 ， 目前市面上 已经 出现 了很 多超 高速 多 比特 的 ＡＩ 采样 芯片 ， Ｄ 其
采样 速度 可达 到几 个 Ｇｐ ， 由此 带来 的 问题 就 是 ｓｓ而
搬 移 ， 由低 通滤 波 器 滤 波后 ， 行 多 倍 抽取 ， 到 再 进 达
降速的效果 。对于宽带信 号， 经过 高速 Ａ Ｄ采样 ／ 后， 数据速率可达几 Ｇｐ ， ｓｓ 由于常规的数字 下变频 方法 ， 工作速 率 与 Ａ Ｃ输 出数据 的速 率一致 ， Ｄ 而
ＦＧ Ｐ Ａ器 件 无 法 达 到 如 此 高 的运 行 速 度 ， 因此 采 用 常规 的数 字 下变频 方法无 法 实现对 宽带 中频信 号 的
ｓ ｎｄ ｉ ｅ ．Ｔ ｅ ｓｍｕ ａｉ ｎ ｒ ｓ ｌ ａ ｅ ｎ Ｍａｌｂ ａ ｄ Ｆ Ｇ ｎ ｉａｅ ｔ ａ ｈ ｓＩ ｉ ｎ ｌＤ ｒ ｈ ｔ ｃｕ ｅ ｉ ｆ ａ ｉ ｌ ， ｇ ｈ ｉ ｌ ｔ ｅ ｕ ｔ ｂ ｓ ｄ ｏ ｔ ｎ Ｐ Ａ ｉ ｄｃｓ ａ ｔ ｇ ｅ
第４ ０卷 第 ４期 （ 总第 １８期 ） ５ ２１ 年 １ ０ １ ２月
火控雷达技术
Ｆ ｒ ｏ ｔ ｌＲａ ａ ｅ ｈ ｏｏ ｙ ｉｅ Ｃ ｎ ｒ ｄ ｒＴ ｃ ｎ ｌｇ ｏ
Ｖ １ ０Ｎ ． （ ｅ ｅ ５ ） ｏ． ｏ４ Ｓ ｒ ｓ ８ ４ ｉ １
Ｄｅ ． ２ １ ｅ ０１
Ｉ ｉｎａ Ｆ ｓｇ ｌＤＤＣ ｓ ｇｖ ｎ．Ｔｗｏ ｍｏ ｕ ｅ ｆｔ ｅ ｏ ｔ ｏ ｏ ａｉａｉ ｎ ａ ｘｒ ｃ ｉｎ ｆｌ ｒｎ ｒ ｉ ｌ ｎ ｌｚ ｄ ａ ｄ ｄｅ ｉ ｉ ｅ ｄ ｌ ｓｏ ｈ ｒｈ ｇ ｎ ｌｚ ｔ ｎｄ ｅ ｔａ ｔ ｔｉ ｇ ａ ｅ ｍａｎ ｙ ａ ａｙ ｅ ｎ — ｏ ｏ ｉ ｅ
关键词 ： 多相滤波 ； 分布式算法； Ｄ Ｆ Ｇ Ｄ Ｃ；Ｐ Ａ 中图分类号 ：Ｎ １． ２ Ｔ ９ １７ 文献标志码 ： Ａ 文章编号 ：０ ８８５ （０ １ ０ －５ －５ １０ —６ ２ ２ １ ）４０ １ ０
Ｄｅ ｉｎ ａ ｄ Ｉ ｌｍ ｅ ｔｔｏ ｆＷ ｉ ｅ ａ ｄ Ｓｇ ａ ｇｔ ｌ ｗｎ — ｓ ｎ ｍｐ ｅ ｎ ａｉ ｎ ｏ ｄ ｂ ｎ ｉｎ ｌ ｇ Ｄｉ ｉ ａ Ｄｏ —
ｏ ｕ ｄａ ｒ ｏ ｐ ａｅｆｔ ｎ ｎ ｉｒ ｕ ｄａ ｏｉ ｍ ｉ ｄｓｕｓｄａ ｄｔｅｉ ｐｅ ｅｔｔ ｎｐｏ ｃ ｏ ｉｅ ａｄ ｆ ａｒｔ ｅｐ ｌ ｈ ｓ ｌ ｒ ｇａ ｄｄｓ ｂ ｔ ｌ ｒｈ ｉ ｓｅ ｎ ｌｍ ｎａｉ ｒ ｅ ｔ ｆ ｄ ｂｎ ｑ ｕ ｙ ｉｅ ｉ ｔ ｅ ｇ ｔ ｓ ｃ ｉ ｈ ｍ ｏ ｊ ｗ
Ａｂ ｔ ａ ｔ ｓ ｒ ｃ ：Ｆｏ ｍｐ ｅ ｎ ｉ ｇ ｒ ａ ｒｉ ｌｍｅ ｔｎ ｅ ｌ—ｔ ｔｒ ｇ ｆｗｉ ｂ ｎ ａ ａ ｃ ｏ ｓｇ ａ ｎ ａｒ ｏ ｎ ａ ａ ａａ ｒ ｃ ｒ ｅ ｉ ｓｏ ａ ｅ ｏ ｄｅ ａ ｄ ｒ ｄ ｒｅ ｈ ｉｎ ｌｉ ｉｂ ｒ ｅ ｒ ｄ ｒｄ ｔ ｅ ｏ ｄ ｒ，ｔ ｅ ｍｅ ｈ
基于 ＦＧ Ｐ Ａ的宽 带 信 号数 字下 变 频 设计 与实 现
邓 岚 康 怀祺 李宏波 鄢 林
（ 电子科技 大学 成都 ６ １３ ） １７ １
【 摘要】 为了实现机载雷达数据记 录仪对宽带雷达回波信号的 实时存储 ， 出了一种基 于 Ｆ Ｇ 提 Ｐ Ａ的
宽带 中频信 号数 字下 变频 结 构。讨论 了多相滤 波正 交化 和 分布 式 算 法 的基本 原 理 ， 出了 宽带 中 给
频信 号数 字 下变频 的 实现 方案 ， 重点 对 结构 中正 交化 和抽 取 滤 波 两个 模 块进 行 了分析 设计 。 Ｍ ｔ ａ ．
１ 仿真结果和 Ｆ Ｇ ａ ｂ Ｐ Ａ仿真结果表明： 该宽带中频信号数字下变频结构具有可行性， 其资源占用率 小， 处理延 时短 ， 满足 实时 处理 的要 求 。 能
ａｃｉ ｃｕｅｏ ｉｅ ａｄＩ ｉ ａ ｄｇ ａ ｄ ｗ —ｏ ｖｒｎ Ｄ Ｃ）ｂ ｓｄｏ Ｐ Ａ ｉ ｐｏｏｅ ．Ｔ ｅ ａｉ ｐｉｃ ｌ ｒｈｔ ｔｒ ｆ ｄｂ ｎ ｓ ｎ ｌ ｉ ｔ ｏ ｎｃｎ ｅｔ ｇ（ Ｄ ｅ ｗ Ｆ ｇ ｉｌ ｉ ａｅ ｎＦ Ｇ ｒｐ ｓｄ ｈ ｓ ｒ ｉ ｅ ｓ ｂ ｃ ｎｐ