CMOS第七章 组合逻辑电路

第七章 组合逻辑电路
多路器和逆多路器 编码器和译码器 全加器

组合逻辑电路的一般形式
在数字系统中大量用到组合逻辑电路来执行运算和逻辑操作。 在数字系统中大量用到组合逻辑电路来执行运算和逻辑操作。组合逻 辑电路中不存在反馈回路，没有记忆功能，因此， 辑电路中不存在反馈回路，没有记忆功能，因此，组合逻辑电路的输出只 与当前的输入状态有关，而与电路过去的状态无关。 与当前的输入状态有关，而与电路过去的状态无关。
对于组合逻辑电路，若电路有m个输入 个输入x1,x2,……,xm,产 ★ 对于组合逻辑电路，若电路有 个输入 产 生n个输出信号y1,y2,……,yn, ★ 则输出与输入之间的关系可以表示为： 则输出与输入之间的关系可以表示为：Y=F（X） （ ）
2

组合逻辑 IC设计的基本过程 设计的基本过程
根据电路功能的要求列出电路的真值表； 根据电路功能的要求列出电路的真值表； 根据真值表写出每个输出变量的逻辑表达式； 根据真值表写出每个输出变量的逻辑表达式； 通过逻辑化简找出适当的结构形式； 通过逻辑化简找出适当的结构形式； 画出逻辑图和电路图； 画出逻辑图和电路图； 根据电路性能的要求确定每个器件的参数； 根据电路性能的要求确定每个器件的参数； 通过模拟验证电路的功能和性能。 通过模拟验证电路的功能和性能。
3

一、多路器和逆多路器

多路器和逆多路器
多路器（ ）：通过控制信号从多个数据来源中选择一 多路器（MUX）：通过控制信号从多个数据来源中选择一 ）： 个传送出去。 个传送出去。 逆多路器（ ）：根据控制信号把一个数据送到多 逆多路器（DEMUX）：根据控制信号把一个数据送到多 ）： 个输出端中的某一个。 个输出端中的某一个。 约束条件：如果对 个数据进行 约束条件：如果对m个数据进行 选一， 个控制信号应满足： 选一 个控制信号应满足 m选一，则m个控制信号应满足：
控制信号的位数应满足： 控制信号的位数应满足：

多路选择器(Multiplexer) 多路选择器
通过控制信号实现多个输入数据中一路的输出。 通过控制信号实现多个输入数据中一路的输出。 二路数据选择器
Y = D1 S + D 2 S
四路数据选择器 四路数据选择器
Y = S1 S 0 D 0 + S1 S 0 D1 + S1 S 0 D 2 + S1 S 0 D 3
控制信号数量i与输入信号数量m之间满足： 控制信号数量i与输入信号数量m之间满足：
i = log 2 m
6

二路数据选择器的实现
用CMOS静态组合逻辑与或非门 CMOS静态组合逻辑与或非门 静态组合逻辑
F = AS + BS
A F B S
A B A S
书图5.1-5 书图5.1-5
S S B S Y
7

二选一数据选择器的实现(cont.) 二选一数据选择器的实现
A F B S B S S A S B S
Y = AS + BS = AS i BS = ( A + S )( B + S )
A
8

二路数据选择器的实现(cont.) 二路数据选择器的实现
用CMOS传输门 CMOS传输门
F = A⋅ S + B ⋅ S
F
F
F
9

二路数据选择器的实现 (cont.)
S VDD S F
F
GND A S S B
10

四路数据选择器
控制信号实现四路输入数据中一路的输出； 控制信号实现四路输入数据中一路的输出； 四路输入数据需要2个控制变量； 四路输入数据需要2个控制变量；每次只能选中一路 且必选中一路。 且必选中一路。 真值表： 真值表：
S1 0 0 1 1 S0 0 1 0 1 F D0 D1 D2 D3
11

四路数据选择器的实现 1/3
静态组合逻辑实现 用CMOS静态组合逻辑实现 静态组合逻辑实现
Y = S1 S0 D0 + S1S0 D1 + S1 S0 D2 + S1S0 D3
= S1 S0 D0 + S1S0 D1 + S1 S0 D2 + S1S0 D3
D0
问题： 问题： 高扇入
D1
F
D2 D3
S0
S1
12

四路数据选择器 2/3
静态组合逻辑实现 实现： 用CMOS静态组合逻辑实现：Building big from small;　
Y = S1 S0 D0 + S1S0 D1 + S1 S0 D2 + S1S0 D3 = S1 ( S0 D0 + S0 D1 ) + S1 ( S0 D2 + S0 D3 )
D0
1 0S
S1 0 0 1 1
S0 0 1 0 1
F D0 D1 D2 D3
D1
S0
D2
D3
0 1S
0 1S
Y
S1
13

Y = S1 S0 D0 + S1S0 D1 + S1 S0 D2 + S1S0 D3 = S1 ( S0 D0 + S0 D1 ) + S1 ( S0 D2 + S0 D3 )
D0 D1 D2 D3
AOI AOI
Y
AOI
S0
S1
14

四路数据选择器 3/3
实现： 传输门实现 用CMOS传输门实现：两个传输门串联可实现三个信 号的与；而四个乘积项的或可用四路并联实现。 号的与；而四个乘积项的或可用四路并联实现。　
Y = S1 S0 D0 + S1S0 D1 + S1 S0 D2 + S1S0 D3
D3 D2 D1 D0 S1 S0 书图5.1-7 书图5.1-7
15