电工学第11章

(二) 与非门电路
逻辑表达式：
F AB
逻辑符号： A B
真值表
AB F
00 1 01 1 10 1
11 0
& F
与非门
规律： 任0则1 全1则0
返回
上一节
下一节
上一页
下一页
第 12 章 组合逻辑电路
异或门： F AB AB A B
AB F
A、B 相同时，F = 0
0 00
A、B 不同时，F = 1
异或 与
A
=1
B
FA B
Σ
F
CO
C
&
C (a) 电路图 (b) 逻辑符号
半加器
返回
上一节
下一节
上一页
下一页
第 12 章 组合逻辑电路
(二) 全加器
逻辑功能
输入信号：加数 Ai
被加数 Bi
从低位来的进位 C i1
输出信号：本位的和 Fi
向高位的进位数 C i
真值表
Ai Bi C i1 Fi C i
0 0 00 0
返回
下一节
上一页
下一页
第 12 章 组合逻辑电路
(二) 与门电路
与逻辑 与门逻辑符号：
与逻辑
A
&
F
B
真值表
与逻辑表达式：
F A B
AB F
0 00 0 10 1 00
1 11
返回
下一节
上一页
下一页
第 12 章 组合逻辑电路
(三) 非门电路
非逻辑 非逻辑符号：
1
A
F
真值表
AF
01
10
非逻辑
非逻辑表达式：
& A AB
A
&
A B
B
&
&
F
A AB B AB
B AB
◆ 分析步骤：
组合逻辑电路分析举例
(1) 由输入变量 (即 A 和 B ) 开始，逐级推导出各个 门电路的输出，最好将结果标明在图上。
返回
上一节
下一节
上一页
下一页
第 12 章 组合逻辑电路
& A AB
A
&
AB
B
&
&
F
A AB B AB
AB F C
0 00 0 0 11 0 1 01 0 1 10 1
返回
上一节
下一节
上一页
下一页
第 12 章 组合逻辑电路
(2) 根据真值表写出逻辑表达式。
A B F C F AB AB A B
0 00 0 0 11 0
C A B
1 01 0
1 10 1
(3) 根据逻辑表达式画出逻辑电路。
0 0 11 0
0 1 01 0
0 1 10 1 1 0 01 0 1 0 10 1
1 1 00 1 1 1 11 1
返回
上一节
下一节
真值表
第 12 章 组合逻辑电路
Ai Bi C i1 Fi C i
0 0 00 0
0 0 11 0
0 1 01 0
0 1 10 1 1 0 01 0 1 0 10 1
0 11 1 01 1 10
A
=1
F
B
同或门： F AB AB A B
AB F
0 01
0 10 1 00 1 11
A、B 相同时，F = 1 A、B 不同时，F = 0
A
=1
B
F
返回
上一节
下一节
上一页
下一页
第 12 章 组合逻辑电路
逻辑代数的基本公式
公式名称 自等律 0-1律 重叠律 互补律 复原律
FA
返 返 回 回
下 下一 一节 节
上上一一页页
下下一一页页
第 12 章 组合逻辑电路
12.2 集成复合门电路
(一) 或非门电路
逻辑表达式：
逻辑符号：
真值表
AB F
0 01
0 10
100 1 10
返回
F AB
A B
规律：
任1则0
全0则1
上一节
下一节
≥1 F
或非门
上一页
下一页
第 12 章 组合逻辑电路
& A AB
A
&
AB
B
&
&
F
A AB B AB
B AB
(3) 列出真值表
F A AB B AB AB BA
AB F
0 00
0 11
1 01 1 10
返回
上一节
下一节
上一页
下一页
第 12 章 组合逻辑电路
& A AB
Biblioteka Baidu
A
&
AB
B
&
&
F
A AB B AB
B AB
(4) 确定电路的逻辑功能。
A ·A = A
A ·(B + C) = (A ·B) + (A ·C)
A A 1 吸收律 A+(A ·B) = A
A A 0
A ·(A + B) = A
A A 反演律 A B A B (摩根定律) A B A B
返回
第 12 章 组合逻辑电路
12.3 组合逻辑电路的分析
组合逻辑电路 (组合电路)：无记忆功能的逻辑部件。
B AB
(2) 利用逻辑代数对输出结果进行变换或化简。
F A AB B AB A AB B AB (反演律)
A(A B) B(A B)
AA AB BA BB 0 AB BA 0
(反演律) (分配律) (自等律)
AB BA
返回
上一节
下一节
上一页
下一页
第 12 章 组合逻辑电路
或逻辑
或门电路 ( 或门 )：完成或 逻辑关系的电路。
在逻辑电路中，用电位的高 低来描述条件的具备与事件的发生。
习惯上规定：
高电平 低电平
正逻辑 1
0
负逻辑 0
1
返回
下一节
上一页
下一页
第 12 章 组合逻辑电路
或门逻辑符号：
A
≥1
B
或逻辑表达式：
F F AB
真值表
AB F
00 0 01 1 101 11 1
F A AB B AB AB BA
AB F
0 00
0 11 1 01
1 10
异或门：F AB AB A B
A、B 相同时，F = 0 A、B 不同时，F = 1
返回
上一节
下一节
上一页
下一页
第 12 章 组合逻辑电路
12.4 组合逻辑电路的设计
二进制加法：
0 010
) 0 111
10 01
被加数 + 加数 + 低位来的进位数 = 本位的和 + 向高位的进位
◆ 半加器：不考虑从低位来的进位数。
◆ 全加器：考虑从低位来的进位数。
返回
上一节
下一节
上一页
下一页
第 12 章 组合逻辑电路
(一) 半加器
◆ 设计的一般步骤： (1) 根据逻辑功能列出真值表。 输入信号：加数 A ， 被加数 B 输出信号：本位的和 F ，向高位的进位数 C
第 12 章 组合逻辑电路
第 12 章 组合逻辑电路
12.1 集成基本门电路 12.2 集成复合门电路 12.3 组合逻辑电路的分析 12.4 组合逻辑电路的设计 12.5 编码器 12.6 译码器
返回主页
教学基本要求
分析与思考
练习题
第 12 章 组合逻辑电路
12.1 集成基本门电路
(一) 或门电路
公式内容 公式名称 公式内容
A+0 = A 交换律 A+B = B+A
A·1 = A
A ·B = B ·A
A+1=1 A ·0= 0
结合律 A+(B+C) = B+(C+A) = C+(A+B) A ·(B ·C) = B ·(C ·A)=C ·(A ·B)
A+A = A 分配律 A+(B ·C) = (A+B) ·(A+C)