集成电路设计课程实验报告
集成电路实验报告
集成电路分析与设计实验报告姓名：胡鑫旭班级：130242学号：13024229成绩：目录实验2 Linux 环境下基本操作 (3)1.实验目的 (3)2.实验设备与软件 (3)3.实验内容和步骤 (3)4.实验结果和分析 (3)5.心得体会 (5)实验3 RTL Compiler 对数字低通滤波器电路的综合 (6)1.实验目的 (6)2.实验设备与软件 (6)3.实验内容与步骤 (6)4.实验结果与分析 (6)5.心得体会 (12)实验4 NC 对数字低通滤波器电路的仿真 (12)1.实验目的 (12)2.实验设备与软件 (13)3.实验内容与步骤 (13)4.实验结果与分析 (13)5.心得体会 (15)实验5 反相器设计 (16)1.实验目的 (16)2.实验设备与软件 (16)3.实验内容与步骤 (16)4.实验结果与分析 (18)5.心得体会 (21)实验2 Linux 环境下基本操作1.实验目的1. 熟悉linux 文件、目录管理命令。
2. 熟悉linux 文件链接命令。
3. 熟悉linux 下文件编辑命令。
2.实验设备与软件集成电路设计终端Linux RedHat AS43.实验内容和步骤1.系统登陆启动计算机，选择启动linux输入用户名：cdsuser，输入密码：cdsuser至此，完成系统启动，并作为用户cdsuser 登录2. 创建终端和工作文件夹在桌面区域单击右键，选择New Terminal，至此进入命令行模式（可根据需要打开多个）。
键入察看当前目录命令：pwd ↙说明：此时出现的是当前用户的根文件夹路径。
路径指的是一个文件夹或文件在系统中的位置。
Linux 根路径为“/”;当前路径为“./”; 当前路径的上一级路径为“../ ”。
使用从根路径开始的路径名称成为绝对路径，如“/home/holygan/”。
利用“../”，“./”等方式定义的路径名称成为相对路径，如“../holygan/”。
本科生课-集成电路版图设计-实验报告
西安邮电大学集成电路版图设计实验报告学号：XXX姓名：XX班级：微电子XX日期：20XX目录实验一、反相器电路的版图验证1)反相器电路2)反相器电路前仿真3)反相器电路版图说明4)反相器电路版图DRC验证5)反相器电路版图LVS验证6)反相器电路版图提取寄生参数7)反相器电路版图后仿真8)小结实验二、电阻负载共源放大器版图验证9)电阻负载共源放大器电路10)电阻负载共源放大器电路前仿真11)电阻负载共源放大器电路版图说明12)电阻负载共源放大器电路版图DRC验证13)电阻负载共源放大器电路版图LVS验证14)电阻负载共源放大器电路版图提取寄生参数15)电阻负载共源放大器电路版图后仿真16)小结实验一、反相器电路的版图验证1、反相器电路反相器电路由一个PMOS、NPOS管，输入输出端、地、电源端和SUB 端构成，其中VDD接PMOS管源端和衬底，地接NMOS管的漏端，输入端接两MOS管栅极，输出端接两MOS管漏端，SUB端单独引出，搭建好的反相器电路如图1所示。
图1 反相器原理图2、反相器电路前仿真通过工具栏的Design-Create Cellview-From Cellview将反相器电路转化为symbol，和schemetic保存在相同的cell中。
然后重新创建一个cell，插入之前创建好的反相器symbol，插入电感、电容、信号源、地等搭建一个前仿真电路，此处最好在输入输出网络上打上text，以便显示波形时方便观察，如图2所示。
图2 前仿真电路图反相器的输入端设置为方波信号，设置合适的高低电平、脉冲周期、上升时间、下降时间，将频率设置为参数变量F，选择瞬态分析，设置变量值为100KHZ，仿真时间为20u，然后进行仿真，如果仿真结果很密集而不清晰可以右键框选图形放大，如图3所示。
图3 前仿真结果3、反相器电路版图说明打开之前搭建好的反相器电路，通过Tools-Design Synthesis-Laout XL新建一个同cell目录下的Laout文件，在原理图上选中两个MOS管后在Laout中选择Create-Pick From Schematic从原理图中调入两个器件的版图模型。
集成电路实验报告
班级：XX姓名：XXX学号：XXXXXX指导老师：XXX实验日期：XXXX年XX月XX日一、实验目的1. 理解集成电路的基本组成和工作原理。
2. 掌握基本的集成电路设计方法，包括原理图设计、版图设计、仿真分析等。
3. 学习使用集成电路设计软件，如Cadence、LTspice等。
4. 通过实验加深对集成电路理论知识的理解，提高动手能力和问题解决能力。
二、实验内容本次实验主要包括以下内容：1. 原理图设计：使用Cadence软件绘制一个简单的CMOS反相器原理图。
2. 版图设计：根据原理图，使用Cadence软件进行版图设计，并生成GDSII文件。
3. 仿真分析：使用LTspice软件对设计的反相器进行仿真分析，测试其性能指标。
4. 版图与原理图匹配：使用Cadence软件进行版图与原理图的匹配，确保设计正确无误。
三、实验步骤1. 原理图设计：- 打开Cadence软件，选择原理图设计模块。
- 根据反相器原理，绘制相应的电路符号，包括NMOS和PMOS晶体管、电阻和电容等。
- 设置各个元件的参数，如晶体管的尺寸、电阻和电容的值等。
- 完成原理图设计后，保存文件。
2. 版图设计：- 打开Cadence软件，选择版图设计模块。
- 根据原理图，绘制晶体管、电阻和电容的版图。
- 设置版图规则，如最小线宽、最小间距等。
- 完成版图设计后，生成GDSII文件。
3. 仿真分析：- 打开LTspice软件，选择仿真模块。
- 将GDSII文件导入LTspice，生成对应的原理图。
- 设置仿真参数，如输入电压、仿真时间等。
- 运行仿真，观察反相器的输出波形、传输特性和功耗等性能指标。
4. 版图与原理图匹配：- 打开Cadence软件，选择版图与原理图匹配模块。
- 将原理图和版图导入匹配模块。
- 进行版图与原理图的匹配，检查是否存在错误或不一致之处。
- 修正错误，确保版图与原理图完全一致。
四、实验结果与分析1. 原理图设计：- 成功绘制了一个简单的CMOS反相器原理图，包括NMOS和PMOS晶体管、电阻和电容等元件。
数字集成电路设计实验报告
数字集成电路设计实验报告
摘要：
本实验旨在设计一个数字集成电路，实现特定功能。
本报告将介绍实验目的、背景和理论知识、设计方法、实验步骤、结果分析和讨论以及实验总结。
1.实验目的：
设计一个数字集成电路，实现特定功能，并通过实验验证设计的正确性和可行性。
2.背景和理论知识：
简要介绍数字集成电路的基本概念和原理，并介绍与本实验相关的理论知识，包括逻辑门、布尔代数、时序电路等。
3.设计方法：
本部分将详细介绍实验中采用的设计方法，包括采用的逻辑门类型、布尔代数的转换方法、时序电路的设计方法等。
4.实验步骤：
本部分将详细描述实验的具体步骤，包括电路图的绘制、器件的选择和布局、逻辑设计的步骤、时序电路的设计方法、电路的仿真等。
5.结果分析和讨论：
本部分将对实验结果进行分析和讨论，比较设计与实际结果的差异，分析可能的原因，并讨论实验的局限性和改进方向。
6.实验总结：
总结实验过程中的收获和经验，评估实验的结果和设计的可行性，并提出对未来工作的展望和建议。
通过对数字集成电路设计实验的详细介绍和分析，本报告旨在提供一份完整的实验报告，帮助读者理解实验过程和结果，并为今后的设计工作提供参考。
模拟cmos集成电路设计研究生课程实验报告
模拟CMOS集成电路设计研究生课程实验报告一、概述在现代集成电路设计领域，模拟CMOS集成电路设计一直是一个备受关注的课题。
本实验旨在通过对模拟CMOS集成电路设计相关内容的学习和实践，加深对该领域的理解，并提升设计实践能力。
本文将介绍实验内容、实验过程和实验结果，并结合个人观点对模拟CMOS集成电路设计进行探讨。
二、实验内容1. 实验名称：基于CMOS工艺的运算放大器设计与仿真2. 实验目的：通过对基本运算放大器的设计与仿真，理解模拟CMOS 集成电路设计的基本原理和方法。
3. 实验要求：设计一个基于CMOS工艺的运算放大器电路，并进行仿真验证。
4. 实验器材与软件：PSPICE仿真软件、计算机、基本电路元件。
三、实验过程1. 设计基本运算放大器电路a. 根据理论知识，选择合适的CMOS工艺器件，并进行电路拓扑设计。
b. 计算电路的主要参数，如增益、带宽、输入输出阻抗等。
c. 优化设计，满足实际应用需求。
2. 运算放大器电路仿真a. 在PSPICE软件中建立电路模型。
b. 分析仿真结果，验证设计参数是否符合预期。
c. 优化设计，使得电路性能达到最佳状态。
四、实验结果经过反复设计与仿真，最终得到了一个基于CMOS工艺的运算放大器电路。
在PSPICE软件中进行仿真测试，结果表明设计的运算放大器电路性能良好，能够满足设计要求。
在输入端加入正弦波信号，输出端得到经过放大和处理的信号，验证了电路的正常工作。
五、总结与回顾通过本次实验，我深刻理解了模拟CMOS集成电路设计的基本原理和方法。
从初步设计到最终仿真，我逐步掌握了电路设计与优化的过程，并将理论知识应用到实践中。
在今后的学习和工作中，我将继续深入研究模拟CMOS集成电路设计，不断提升自己的技能。
六、个人观点与理解模拟CMOS集成电路设计是一个复杂而又具有挑战性的领域。
在实验过程中，我深刻意识到了理论知识与实际应用的紧密通联，只有不断实践与探索，才能够更好地理解与掌握。
专用集成电路实验报告56
专用集成电路实验报告56
专用集成电路实验报告56
一、实验介绍
本次实验是关于专用集成电路的实验，通过搭建实际电路并进行测试，以加深对专用集成电路原理和应用的理解。
二、实验原理
三、实验过程
1.首先，根据实验要求，选择一个具体的应用场景并找到相关的专用
集成电路芯片。
本次实验选择了一个用于数码相机的图像传感器集成电路。
2.根据芯片手册，获取其引脚定义和使用方法。
了解芯片的输入输出
信号特性，并设计出相应的电路接线。
3.接下来，搭建实际电路。
根据设计图纸，将专用集成电路芯片与其
他电路元器件连接起来，确保连接正确、稳定。
4.完成电路搭建后，对电路进行电气测试。
通过调整电源电压和信号
输入，观察电路的输出波形和电流大小，验证电路的性能和功能。
5.在实验过程中，及时记录实验数据和观察结果。
根据需求，可以对
电路参数、性能和功能进行测试和分析。
四、实验结果
经实验验证，所搭建的专用集成电路电路运行正常，输入信号能够正
确地输出，符合芯片手册的规定。
实验数据和观察结果见附表1
五、实验总结
通过本次实验，我们深入了解了专用集成电路的原理和应用，学习了如何选择合适的芯片、设计电路接线和进行测试分析。
同时，本次实验也加深了我们对电路搭建和调试的理解，培养了我们的动手能力和团队合作意识。
在今后的学习和工作中，我们将更加注重专用集成电路的应用研究和创新，为电子科技的发展做出更大的贡献。
附表1：实验数据和观察结果
...
（请根据实际情况填写实验数据和观察结果）。
集成电路实验报告
集成电路实验报告本次实验主要介绍集成电路的基本概念和电路设计方法，通过设计和制作CMOS场效应晶体管（MOSFET）的放大器电路来实现对这些知识的应用。
本次实验的主要内容如下：一、实验器材和材料本次实验所使用的器材和材料：1、计算机2、激光打印机3、示波器4、信号源5、直流电源6、理想电感7、电容8、MOSFET二、实验原理本次实验涉及的知识点包括：1、MOSFET的基本概念和特性MOSFET是一种场效应管，在电子学中起到了很重要的作用。
它的主要特点是控制端的电压可以改变通道区中的电子密度，从而控制电流流过管子中的通道。
根据不同的控制方式，MOSFET可以分为N型和P型两种。
2、放大器电路的基本原理放大器电路是一种能够放大电信号的电路，可以将小电信号放大为相对较大的电信号。
根据不同的信号类型和放大器类型，可以设计不同种类的放大器电路。
三、实验内容和步骤本次实验的实验内容和步骤如下：1、设计MOSFET的放大器电路首先，我们需要根据实验所需放大器的需求，设计出一种合理的MOSFET放大器电路。
具体步骤如下：（1）根据输入信号和输出信号的大小，计算出所需放大器的放大倍数。
（2）根据放大倍数，选择合适的与MOSFET配合使用的电容和电阻。
（3）将MOSFET、电容和电阻按照电路图的样式和连接方式进行连接。
制作和测试MOSFET放大器电路，具体步骤如下：（2）使用万用表对焊接完成的电路进行测试，确保电路连接正常。
（3）将电路连接到直流电源和信号源上，调节电源和信号源的参数，测试电路的放大效果。
四、实验结果分析本次实验的主要结果包括设计和制作的MOSFET放大器电路以及测试结果。
通过测试结果的分析，我们可以对电路的性能进行评估，并确定是否满足所需放大倍数的要求。
五、实验总结通过本次实验，我们了解了集成电路的基本概念和电路设计方法，并掌握了MOSFET放大器电路的设计和制作方法。
通过实验结果的分析，我们也可以更好地理解和掌握集成电路的相关知识和应用。
集成电路实验报告(信号的放大-滤波-AD采样电路)
Multisim实验报告内容姓名：胡俊超学号：200805010615一、题目：基于Multisim信号采集处理系统在multisim软件基础上，主要是实现信号的放大，滤波，AD采样电路。
二、设计要求：1．系统的电源输入为正负15V，系统各个电源都由集成电路产生的稳压电压供给。
2. 输入信号的为100Hz或者500Hz或者1kHz，幅度为10mv。
3. 放大电路要求：考虑提高输入阻抗；考虑放大后的信号是否超过的AD的输入范围；放大倍数由信号与AD的输入决定。
可以考虑集成仪表运放。
4. 滤波电路：四阶巴特沃思低通滤波器，截止频率为500Hz。
计算各个电阻和电容的取值。
5．AD采样；可以使用8位和16位AD，并设定AD的电压范围为0-5v。
考虑采样定理的约束。
6．DA输出；AD的数字信号直接输出给DA模块7．对比原始信号和DA输出信号。
三,各个部分详细的设计方法和思路。
电源部分：原理分析：由于题目给出了直流15V的条件，考虑到整个系统中所采用的741运放以及AD，DA的采样参考电压，所以选取5V和-5V供电电压。
集成电路中78系列的线性稳压器件7812以及7805可以构成两级稳压达到要求的5V电源，78系列压差在3V以上的范围，也满足我们的设计要求，同理，采用7912和7905即可以得到-5的电压。
电路原理图：构成5V电源电压电路图构成-5V电源电压原理图信号输入和放大部分原理分析：信号的幅度为10mV，频率可以选择，此时选择500Hz，放大倍数放大30倍。
为了提高输入阻抗，考虑采用集成运放741作为输入，用反向放大，便于计算放大倍数，再用741做一次同比列的方向放大，这样信号的相位和输入信号无相移，构成了线性无相移的放大环节。
原理电路图（放大部分）放大部分仿真结果图中可以看到输入信号为红色10mＶ的VPP幅值，输出为蓝色300mV的VPP，所以放大了30倍，输入输出周期相同，相位一致。
放大信号的滤波部分原理分析;四阶巴特沃斯低通滤波器，技术指标要求Wn=500Hz ，由于考虑到输入信号角频率是500Hz，所以将Wn提高到550Hz,在设计滤波器是取滤波电容C3和C4的值相等，R6和R7相等，R12和R10相等，C8和C7的值相等。
实验报告(电子版)模板
3．结论
三、实验效果分析（与预期结果的比较，实验中发现的问题。包括仪器设备等使用效果）
四、源代码（仅记录自己设计的，或者针对实验资料修改的部分）
教
师
评
语
武汉大学电工电子实验教学示范中心
集成电路设计实验实验报告
学院专业年月日
实验名称
指导教师
姓名
年级
学号
成绩
一、预习部分
1．实验目的（预期成果）
2．实验基本原理（概要）
பைடு நூலகம்3．主要仪器设备（实验条件，含必要的元器件、工具）
二、实验操作部分
1．实验数据、表格及数据处理（综合结果概要、仿真波形图、时序分析结果、signalTAPII结果等）
集成实验DC实验报告
武汉大学电工电子实验教学示范中心集成电路设计实验实验报告电子信息学院电子信息工程专业2014 年 5 月 2 日实验名称逻辑综合（DC工具）实验指导教师姓名江燕婷年级2011级学号2011301200025 成绩一、预习部分1．实验目的（预期成果）2．实验基本原理（概要）3．主要仪器设备（实验条件，含必要的元器件、工具）一、实验目的1.掌握综合的基本流程和Design Compile软件的使用2.对设计进行分块设计以获得更好的综合效果；3. 对设计进行时间约束的综合。
二、实验原理1.综合DC是把RTL级的代码转化为门级网表。
综合包括翻译，优化，映射三个步骤。
优化是基于所施加的一定时序和面积的约束条件，综合器按照一定的算法对翻译结果做逻辑优化和重组。
在映射过程中，根据所施加的一定的时序和面积的约束条件，综合器从目标工艺库总搜索符合条件的单元来构成实际电路。
2.时序与面积约束通过描述其设计环境，目标任务和设计规则来系统的约束设计。
约束主要包含时序和面积信息，它们通常是从规格说明中提取出来的。
DC用这些约束去综合和优化设计以符合其目标任务。
3.环境变量，设计规则和设计优化(1)设计环境条件约束的环境变量set_operating_conditions描述了设计的工艺、电压和温度等条件；set_load定义了输出单元总的驱动能力；set_driving_cell模拟了驱动输入管脚的驱动单元的驱动电阻；set_drive指明了输入管脚的驱动强度，模拟了输入管脚的外部驱动电阻；set_wire_load用来提供估计的统计线载(wire load)信息，反过来也用线载信息模拟net 延时。
(2) 设计规则set_max_transition，set_max_ capacitance，set_max_fanout 设计规则在技术库中设置，为工艺参数所决定。
set_max_transition <value> <object list>set_max_capacitance <value> <object list>set_max_fanout <value> <object list>三. 实验设备与软件平台基于UNIX 系统的服务器、PC 机（windows）、DC 综合软件二、实验操作部分1．实验数据、表格及数据处理（综合结果概要、仿真波形图、时序分析结果、signalTAPII 结果等）2．实验操作过程（可用图表示）3．结论四. 实验内容1. 对设计进行分块设计；2. 会用DC_tcl完成设计命令；3. 时间约束设计；4.环境属性设置和规则设计。
数字集成电路课程实验报告
数字集成电路设计课程实验报告姓名:班级:学号:指导老师:实验时间:实验地点:实验一:设计一个反相器一、实验目的1、学习及掌握cadence 图形输入及仿真方法；2、掌握基本反相器的原理与设计方法；3、掌握反相器电压传输特性曲线VTC 的测试方法；4、分析电压传输特性曲线，确定五个关键电压OH V 、OL V 、IH V 、IL V 、TH V 。
二、实验内容本次实验主要是利用cadence 软件来设计一基本反相器(inverter)，并利用仿真工具Analog Artist(Spectre)来测试反相器的电压传输特性曲线(VTC, Voltage transfer characteristic curves)，并分析其五个关键电压:输出高电平OHV 、输出低电平OLV 、输入高电平IHV 、输入低电平ILV 、阈值电压THV 。
1、在cadence 环境中绘制的反相器原理图如图一所示。
值得注意的是应将NMOS 的衬底接地（GND ），而相应的应将PMOS 的衬底接电源（VDD ），这样不仅能消除体效应，而且还能够减弱闩锁效应（在NMOS 实现中并不存在）。
2、在Analog Environment 中，对反相器进行瞬态分析(tran)，仿真时间设置为4ns 。
其输入输出波形如图二所示。
三、实验环境 软件:Cadence硬件:计算机四、实验结果由图可以看出：输出高电平5OH V V =、输出低电平0OL V V =、输入高电平 3.15IH V V =、输入低电平 2.24IL V V =、阈值电压 2.66TH V V =。
所以，噪声容限为：2.240 2.24L IL OL NM V V V =-=-= 53.15 1.85H OH IH NM V V V =-=-=实验二:设计一个水位控制器一、设计要求1、给出满足题目要求的电路图；2、根据设计目标，计算各MOS 管的尺寸；3、对电路进行仿真，仿真内容包括：直流输入范围、直流输出范围；4、对结果进行分析。
数字集成电路设计实验报告
数字集成电路设计实验报告Prepared on 24 November 2020哈尔滨理工大学数字集成电路设计实验报告学院：应用科学学院专业班级：电科12 - 1班学号： 32姓名：周龙指导教师：刘倩2015年5月20日实验一、反相器版图设计1.实验目的1）、熟悉mos晶体管版图结构及绘制步骤；2）、熟悉反相器版图结构及版图仿真；2. 实验内容1）绘制PMOS布局图；2）绘制NMOS布局图；3）绘制反相器布局图并仿真；3. 实验步骤1、绘制PMOS布局图：(1) 绘制N Well图层；(2) 绘制Active图层； (3) 绘制P Select图层； (4) 绘制Poly图层； (5) 绘制Active Contact图层；(6) 绘制Metal1图层； (7) 设计规则检查；(8) 检查错误； (9) 修改错误； (10)截面观察；2、绘制NMOS布局图：(1) 新增NMOS组件；(2) 编辑NMOS组件；(3) 设计导览；3、绘制反相器布局图：(1) 取代设定；(2) 编辑组件；(3) 坐标设定；(4) 复制组件；(5) 引用nmos组件；(6) 引用pmos组件；(7) 设计规则检查；(8) 新增PMOS基板节点组件；(9) 编辑PMOS基板节点组件；(10) 新增NMOS基板接触点； (11) 编辑NMOS基板节点组件；(12) 引用Basecontactp组件；(13) 引用Basecontactn 组件；(14) 连接闸极Poly；(15) 连接汲极；(16) 绘制电源线；(17) 标出Vdd与GND节点；(18) 连接电源与接触点；(19) 加入输入端口；(20) 加入输出端口；(21) 更改组件名称；(22) 将布局图转化成T-Spice文件；(23) T-Spice模拟；4. 实验结果nmos版图pmos版图反相器的版图反相器的spice文件反相器的仿真曲线5.实验结论通过对仿真曲线的分析，当输入为高电平时，输出为低电平；当输入为低电平时，输出为高电平。
(集成电路应用设计实验报告)触发器
触发器一、实验器材（设备、元器件）:1，数字、模拟实验装置（1台）； 2，数字电路实验板（1块）；3，74LS10、74LS00、74LS153、74LS74、74LS76芯片； 4，双踪示波器（1台）； 5，函数信号发生器（1台）。
二、实验内容及目的：1，学习触发器逻辑功能的测试方法； 2，掌握集成触发器的逻辑功能；3，学习J —K 触发器和D 触发器的功能测试。
三、实验步骤：1、设计一个三人表决器（用74LS10和74LS00实现）74LS00是集成了四个单元的三输入端、一个输出端口的与非门，74LS10是集成了三个单元的三输入端、一个输出端口的与非门。
由三人表决器真值表得出其输出表达式为：CA BC AB ∙∙。
故右用74LS10和74LS00实现三人表决器连接。
2，设计一个三人表决器（用74LS153实现）74LS153是集成了两个单元的四选一数据选择器。
对三人表决器的表达式为ABC C AB C B A BC A F +++=，分析表达式知该逻辑函数含有三个逻辑变量，可选其中的两个（A ，B ）作为数据选择器的地址输入变量，一个（C ）作为数据输出变量。
则3210ABD D B A BD A D B A Y +++=，将逻辑函数F 整理后与Y 比较可得：1,,,03210====D C D C D D 。
故可实现用74LS153完成三人表决器。
3，基本R —S 触发器功能测试基本R —S 触发器是由两个与非门交叉耦合组成，当1==D D S R 时，两个与非门的工作都尤如非门，Q 接至与非门2G 的输入，使2G 输出为Q ；Q 接至与非门1G 的输入，使1G 输出为Q 。
故实验时用74LS00搭出R —S 触发器电路，R 、S 分别接逻辑开关，Q 、Q 分别接LED 灯，按其功能真值表验证R —S 触发器的功能。
4，用74LS10实现三人抢答器的设计根据三个抢答器的原理及R —S 触发器原理，及74LS10是集合了三个单元的三输入与非门，故可将三个与非门的一个输入作为三人抢答器的输入，三个与非门的其余两个输入端连接另外两个与非门的输出端，三个与非门输出端作为三个抢答器的输出。
数字集成电路设计实验二报告
《数字集成电路设计》实验报告
一、实验内容
有一水箱由大、小两台水泵M
L 和M
S
供水，如下图所示，箱中设置了3个水位
检测元件A、B、C。
水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。
现要求当水位低于C点时两个水泵同时工作；水位高于C点而低于B点时M
S
单独工作；水位低于A点而高于B点时
M L 单独工作；水位高于A点时M
L
和M
S
停止工作。
试设计一个集成电路用于控
制两台水泵的工作，要求电路尽量简单。
二、实验目的
1、熟悉Cadence环境
2、熟悉并掌握Cadence的操作步骤
3、利用Cadence软件进行相应的电路原理图的设计并进行仿真
4、利用Cadence绘制版图并进行DRC和LVS等验证
三、实验使用软件环境、硬件设备
PC电脑Windows XP平台，Cadence软件
四、实验步骤
1，打开Cadence软件；
2，电路设计；
3，计算Mos管数值；
4，电路仿真；
5，
五、实验结果
1.实现要求目标
2.实验电路图：
3.实验仿真图：
六、实验心得体会
掌握了集成电路设计的一般步骤，熟悉Cadence软件的使用，了解简单的水位控制器设计原理。
通过这次课程设计，进一步的掌握了数字集成电路设计的基础知识与实际应用。
电子科技大学集成电路实验报告――模拟集成电路
电子科技大学集成电路实验报告――模拟集成电路CMOS模拟集成电路设计及HSPICE使用实验学时：4学时实验一CMOS工艺参数测量一、实验目的：学习和掌握EDA仿真软件Hspice；了解CMOS工艺技术及元器件模型，掌握MOSFET工作原理及其电压电流特征；通过仿真和计算，获得CMOS中NMOS和PMOS的工艺参数kp,kn, p, n,Vtp,Vtn，为后续实验作准备。
二、实验内容：1）通过Hspice仿真，观察NMOS和PMOS管子的I-V特性曲线；2）对于给定长宽的MOSFET，通过Hspice仿真，测得几组栅-源电压、漏-源电压和漏-源电流数据，代入公式IDSn1WKn()n(VGS Vtn)2(1 nVDS)，求得对应的工艺参数2Lkp,kn, p, n,Vtp,Vtn 。
三、实验结果：本实验中所测试的NMOS管、PMOS管L=1u，W由学号确定。
先确定W。
W等于学号的最后一位，若学号最后一位=0，则W=10u。
所以，本实验中所测试的NMOS管、PMOS管的尺寸为：（1）测0.5um下NMOS和PMOS管的I-V特性曲线所用工艺模型是TSMC 0.50um。
所测得的Vgs=1V时，NMOS管Vds从0V到2.5V变化时的I-V特性曲线为：所测得的Vds=1.2V时，NMOS管Vgs从0V到2.5V变化时的I-V特性曲线为：所测得的Vsg=1V时，PMOS管Vsd从0V到2.5V变化时的I-V特性曲线为：所测得的Vsd=1.2V时，PMOS管Vsg从0V到2.5V变化时的I-V特性曲线为：（2）计算TSMC 0.50um工艺库下mos管对应的工艺参数测试NMOS管相关参数，Hspice中仿真用源文件（.sp文件）为：NOMS I-V Characteristic M1 OUT IN 0 0 CMOSn L=1U W=8U VIN IN 0 1 VOUT OUT 0 1.2.***** LIST NODE POST *.DC VOUT 0 2.5 0.1 .DC VIN 0 2.5 0.1*.DC VOUT 0 2.5 0.1 VIN 0.8 1.0 0.2 .PRINT DC I(M1).LIB “C:\synopsys\project\tsmc_050um_model.lib"CMOS_MODELS .END所测得的NMOS管电流曲线为：所测的数据如下表：根据公式IDSn1Kn()n(VGS Vtn)2(1 nVDS)，计算kn, n,Vtn，分别为：2Lkn 119 10-6, n 0.028,Vtn 1.37测试PMOS管相关参数，Hspice中仿真用源文件（.sp文件）为：POMS I-V CharacteristicM1 OUT IN Vdd Vdd CMOSP L=1U W=8UVIN Vdd IN 1 VOUT Vdd OUT 1.2.***** LIST NODE POST *.DC VOUT 0 2.5 0.1 .DC VIN 0 2.5 0.1*.DC VOUT 0 2.5 0.1 VIN 0.8 1.0 0.2.PRINT DC I(M2).LIB "C:\synopsys\project\tsmc_050um_model.lib"CMOS_MODELS .END所测得的PMOS管电流曲线为：所测的数据如下表：计算TSMC 0.50um 工艺中pmos 参数pptp，分别为：Kp 54.89 10-6, p 0.017,Vtp 0.927综上所述，可得：四、思考题2）不同工艺，p, n不同。
数字集成电路实验报告2
1.1表决电路：设有三人对一事进行表决，多数（二人以上）赞成即通过；否则不通过。
1.2若三人中的A有否决权，即A不赞成，就不能通过，又应如何实现呢？
2、交通信号灯监测电路：设一组信号灯由红（R）、黄（A）、绿（G）三盏灯组成。
正常情况下，点亮的状态只能是红、绿或黄加绿当中的一种。
当出现其它五种状态时，是信号灯发生故障，要求监测电路发出故障报警信号。
3. 故障报警：某实验室有红、黄两个故障指示灯，用来指示三台设备的工作情况。
当只有一台设备有故障时，黄灯亮；有两台设备有故障时，红灯亮；只有当三台设备都发生故障时，才会使红、黄两个故障指示灯同时点亮。
集成电路实验报告
|Vtp 1 |
2 0.24 2 0.24
80.6= 35.8=
（ （
）（1 − |Vtp |）
2 2
）（0.8 − |Vtp |）
得到：K p2 ，
|Vtp 2 |
K p =（K p1 +K p2 ）/2= 47.1 |Vtp | = （ |Vtp 2 | +|Vtp 2 |）/2=0.39
Ids 5 >=74.1uA
所以选择 Ids 5 =110uA D、根据共模输入最大值 VIC max = VDD − VSG 3 + VTN 1 ，可以计算 M3 和 M4 的尺寸 1.6v = 1.8v-VSG 3 +0.41v
55 0.5∗K P ∗( )
W L
VSG 3 = 0.61=
求解可得：(
.LIB "..\tsmc_018um_model.lib" CMOS_MODELS .END
PMOS PMOS I-V Characteristic M2 OUT IN VDD VDD CMOSP L=0.24U W=2U VIN VDD IN 0.8 VOUT VDD OUT 1 .OPTIONS LIST NODE POST .DC VOUT 0 1.8 0.1 sweep VIN 0.8 1.0 0.2 .PRINT DC I(M2) .LIB "..\tsmc_018um_model.lib" CMOS_MODELS .END 5、结论和分析：
联立两式可得λn =0.16 B、计算K n 和Vtn ：
235= 102=
Kn 2 Kn 2
（ （
2 0.24 2 0.24
）（1 − Vtn ）
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
VLSI设计课程实验报告
一、第一题
1、实验要求
从L-Edit的spr/examplel/lightslb.tdb库中研究一个六管电路，将其还原成CMOS电路结构并说明逻辑功能。
我们选择三输入的或非门作为讨论对象。
2、三输入的或非门的版图
图1 三输入或非门的版图
3、版图的分析
如图1，从左到右上面的三个MOS管分别标记为M1、M2和M3，下面的三个为M4、M5和M6。
其中粉红色的三个长方形为栅极，分别连接输入信号A、B和C。
黑色的接触孔连接第一层金属和MOS管有源区，白色的接触孔连接第一层金属和第二层金属。
观察下面的三个MOS管，M4源极接地，漏极接OUT；M5和M4公用一个漏极，M5源极接地；M6和M5公用一个源极，漏极接OUT，即M4、M5和M6并联。
同理，可分析出M1、M2和M3串联到电源。
所以，版图为3输入的或非门。
在Ledit下执行Tools/Extract命令，即可将版图提取为网表文件，可知六个晶体管的L=2um，W=28um，PMOS管的衬底都接电源，NMOS管的衬底都接地。
4、三输入或非门电路图
图2 三输入或非门的电路图
二、第二题
1、实验要求
基于CSMC0.6um dpdm CMOS工艺规则以及SPICE参数，画出一个CMOS 反向器，要求P管的沟道宽度是N管的3倍，并在输入激励的tr为500ps，tf为300ps时，用T-SPICE进行模拟，并分别给出负载Cl为0.01pf和1pf时的反向器延时tr和tf。
2、电路图
图3 反相器的电路图
参数设置：
NMOS L=0.6u W=3u AD=5.7p PD=9.8u AS=5.7p PS=9.8u
PMOS L=0.6u W=9u AD=17.1p PD=21.8u AS=30.06p PS=25.4u
电源电压为5V，输入信号的高低电平分别为 5V，0V
3、绘制的版图
图4 0.6um 非门的版图
PMOS管的有源区面积较大，为了更好的工作，在PMOS管的源极和电源之间的接触使用2列接触孔。
4、仿真文件
* Circuit Extracted by Tanner Research's L-Edit V7.12 / Extract V4.00 ; * TDB File: C:\result\bantu\invertor, Cell: L_inv
* Extract Definition File: C:\result\bantu\csmc.ext
* Extract Date and Time: 03/29/2007 - 22:49
.include csmc06_dpdm.md
* NODE NAME ALIASES
* Main circuit: Invertor
M1 4 3 2 2 NMOS L=0.6u W=3u AD=5.7p PD=9.8u AS=5.7p PS=9.8u
* M1 DRAIN GATE SOURCE BULK (-0.8 -11.6 -0.2 -8.6)
M2 4 3 1 1 PMOS L=0.6u W=9u AD=17.1p PD=21.8u AS=30.06p PS=25.4u
* M2 DRAIN GATE SOURCE BULK (-0.8 -3 -0.2 6)
C1 4 2 0.01pf
V3 3 2 pulse(0.0 5.0 200ps 500ps 300ps 1100ps 2500ps)
V1 1 2 5v
V2 2 0 0
.op
.tran 1p 2500p
.measure tran trise trig v(OUT) val=0.5 rise=2 targ v(OUT) val=4.5 rise=2 .measure tran tfall trig v(OUT) val=0.5 rise=2 targ v(OUT) val=4.5 rise=2 .print tran V(3) V(4)
* Total Nodes: 4
* Total Elements: 2
* Extract Elapsed Time: 1 seconds
.END
5、仿真结果
1）电压传输特性
如图4，反相器的VTC具有非常窄的过渡区，这是由于在开关过渡期间的高增益造成的，此时NMOS和PMOS同时导通且处于饱和状态。
图5 反相器的电压传输特性
2）输出信号的上升和下降时间
图6 负载电容为0.01pf 时的瞬时分析结果
上升时间： 130ps 下降时间： 177ps 传播延时pLH t =70ps 传播延时pHL t =112ps
pLH t 小于pHL t ，因为：
L eqp pLH C R t 69.0= (2.1) L eqn pH L C R t 69.0= (2.2)
由于PMOS 管的导通电阻小于NMOS ，故pLH t 小于pHL t 。
可见，反相器输出信号有以下性质；
1) 上升时间和下降时间均比输入信号的小，这是反相器的过渡区很窄，且具有高
增益的结果。
2) 输出高电平和低电平分别为VDD 和GND ，换言之，电压摆幅等于电源电压，因
而抗噪声能力很强。
图7 负载电容为1pf 时的瞬时分析结果
由图4，可见输出信号低电平在3.1V 左右，也就是说，反相器已经不能正常工作。
设MOS 管的等效导通电阻为n R ，则近似的传播延时正比于时间常数L n C R ，由于输出电容L C 过大，导致输出电压的变化过慢，跟不上输入信号的改变来不及达到额定值，故输出高电平只有2.7V 左右，输出低电平约为1.2V 。
下面，我们仿真一下该情况下对输入阶跃信号的响应，如图8所示反相器的
pHL t =2628ns,经过10ps 后，反相器才放电完毕，输出降低为0，显然对于前面所加的周期为2500ps 的脉冲信号，反相器不能正常工作。
图8 反相器在大负载电容下的阶跃响应。