通信工程通信工程专业毕业设计

第一章引言1.1现场可编程逻辑门阵列FPGA1985年，Xilinx公司推出了世界上第一块现场可编程门阵列FPGA（Field Programmable Gate Array）芯片，可以方便地通过下载不同的配置位流文件（bit stream）而实现不同逻辑功能。

由于FPGA能够减少电子系统的开发风险和开发成本（NRE）；缩短上市时间（time to market）；通过在系统编程、远程在线重构等技术降低维护升级成本，因此在通信、控制、数据计算等领域得到了广泛的应用。

有许多公司推出了各具特色的FPGA芯片，其中典型的有Xilinx的Virtex [Xili01]系列、Altera公司的Apex[Alte00]系列及Actel公司的ProASIC[Acte00]等。

FPGA能够很好的利用最为前沿的制造工艺和封装工艺，并通过全定制的电路和版图设计方法优化设计，因此FPGA的逻辑密度、性能、功能和功耗都已经得到大幅改进，成本显著下降。

目前，芯片的集成度已达到1000万等效门、速度可达到400~500MHz[Xili04][Alte04]，内嵌SRAM、微理器、总线收发器、高速串行接口、时钟综合（clock synthesis）及功耗管理等模块。

在制造上采用了0.09μm9层铜连线工艺[Daan04]，并且应用新的封装技术提供了数千管脚的FPGA 芯片。

随着FPGA在功能、密度、速度上的不断提升和成本的降低，以及用户需求、协议标准等的变化越来越快，FPGA 芯片不但被用来制作原型机，而且还被大量地应用到网络、消费电子、科研、航天及国防的许多最终产品中，成为一系列电子系统的核心。

2003年，全世界以FPGA为代表的可编程逻辑器件销售额达26亿美元。

然而在商用领域FPGA市场一直被国外公司所把持，到目前为止国内还没有厂商推出适合商业用途的FPGA产品。

复旦大学微电子研究院正致力与填补这一空白，截止到2005年4月已流片两次，其中第一块FPGA芯片一次流片成功，经国家863项目组鉴定被评为“优”。

第二块芯片FDT200K第一版试验芯片已于2005年3月18日交付中芯国际流片，而FDT200K第二版试验芯片项目也已经启动。

1.2工作内容本论文所做的工作是：了解流行的商用FPGA芯片的系统结构；分析和介绍复旦大学具有自主知识产权的FPGA 芯片FDT200K第一版试验芯片，其中的可编程逻辑单元；设计FDT200K第二版试验芯片的时钟网络结构和新型可编程逻辑单元结构。

工作内容具体有如下四个方面：第一分析和介绍商用FPGA芯片结构，包括Altera Max系列、Xilinx XC4000系列、Xilinx SPARTAN系列。

第二分析和介绍FDT200K第一版试验芯片的功能与结构以及FPGA芯片设计的主要流程，其中包括结构设计、电路设计和版图设计。

本人在复旦大学半年的毕设工作中，相当一部分工作时间放在了FDT200K第一版试验芯片的后端设计上以及可编程逻辑单元的设计上，因此设计流程的介绍重点放在这两者上。

第三在分析FDT200K第一版试验芯片结构的基础上，结合商用FPGA芯片结构，设计改进型的可编程逻辑单元结构。

第四探讨FPGA芯片时钟网络设计流程，完成FDT200K第二版试验芯片的时钟网络结构的设计，并完成仿真。

1.3论文结构本文的结构如下：在第二章中对FPGA的技术背景进行简介，包括FPGA器件的结构、类型，FPGA结构研究的主要方向及其现状。

第三章分析和介绍几种比较流行的商用FPGA芯片结构。

第四章阐述FDT200K第一版试验芯片的功能结构以及设计流程。

第五章介绍改进型可编程逻辑单元的结构并给出仿真结果。

第六章阐述FDT200K第二版试验芯片的时钟网络结构。

第七章总结了整个论文工作，对下一步工作提出建议。

第2章技术背景2.1FPGA结构研究一般说来，FPGA实际上是指包括现场可编程门阵列FPGA和复杂可编程逻辑器件CPLD两大类的可编程器件。

由于这两类器件在技术发展中互相渗透，事实上不再具有鲜明的界限，所以多数研究者也把CPLD也看作是一种FPGA。

芯片可编程结构一般包括三个方面：一、可编程控制点；二、可编程的逻辑、时序单元；三、可编程互连。

可编程控制点（又称为用户可编程开关）是用户配置可编程器件的关键。

最早的可编程控制点是PLA中的熔丝。

尽管一些小规模器件仍在使用熔丝，但我们在这里不讨论它，因为它已经被新技术所淘汰。

为了实现更高密度的器件，CMOS成为了IC 工业界的主流，然而实现可编程开关需要多种途径。

对于CPLD而言，主流的开关技术是应用于EPROM和EEPROM的“悬浮传输门”技术。

对于FPGA主流的开关技术是静态RAM和反熔丝。

可编程逻辑、时序单元（CLB）是可编程芯片内部实现各种功能的核心。

主流的可编程逻辑单元分为基于与或阵列结构、基于LUT（查询表）结构和基于MUX结构。

三种结构都是对一个多输入逻辑函数的不同表述，与或阵列结构应用于CPLD产品中，LUT结构在商用FPGA中最常见，MUX结构主要在一些研究领域出现。

多数的商用FPGA都采用LUT结构，只是内部LUT连接不同。

因为LUT可以完成所有对应输入的任意函数并且输出延时固定，为此带来很多好处，如：映射简单、可配置成SRAM、可软件精确模拟延迟等。

很多研究表明，4输入LUT能够在设计灵活性和CLB利用率中得到较好的平衡；有公司提出随着FPGA芯片系统门的增加和设计规模的增大5输入LUT可能会更适合。

在一个CLB内LUT的个数和连接方式是研究最多也是变化最快的，在xilinx的各个系列中，每个系列其都有变化，但是4输入LUT的结构不变。

XC4000的由四输入LUT加一个五输入LUT组成一个CLB，Spartan和Virtex系列则将CLB内4输入LUT的数目增加到4个以上，这样减小了互连面积同时提高了工作速度。

最新的Virtex-4工作频率达到了500Mhz，依靠的就是更加紧密的LUT连接。

可编程互连是可编程芯片内占用面积最大的部分。

互连灵活性和互连面积是一对矛盾，各种互连结构都是在平衡二者关系。

现在主要有平面化互连和层次化互连。

平面化互连将整个芯片内所有CLB作为同一层次来看待，采用同一种互连方式；而层次化互连将局部几个CLB打包成一个子单元，各个子单元间采用一种互连结构而子单元内部采用另外的互连结构。

层次化互连是目前最流行的互连结构。

图2-1所示是“经典的”对称式FPGA结构[Xili95]，该结构最早由是J.Rose等人[Brow92]提出，由可编程逻辑单元（图中L所示）、连接盒（Connection Box，图中C所示）、开关盒（Switch Box），图中S所示）以及连接它们的金属线组成。

可编程逻辑单元能够实现一定的组合逻辑函数和时序逻辑，连接盒将可编程逻辑单元的输入输出连接到连线金属上，开关盒使得不同的连线之间进行信号的连接。

这是一种平面化的结构，其中所有可编程功能模块都在同一个层次上进行组织。

这种结构得到了最多的关注，多数FPGA结构的研究在这样的结构框架下进行。

它灵活性好，在不同应用领域中都能得到比较好的面积利用率而且与这种结构的FPGA结构相配合的FPGA CAD软件也较为简单，但是速度性能相对较差[Agga94][Brow92][Chan96] [Wilt97][Betz98][Betz99]。

图2-2层次式FPGA结构层次式的FPGA结构如图2-2中所示，是通过分层的方法组织可编程功能模块。

每一个层次的可编程逻辑单元都由低一层次上的若干可编程逻辑单元和可编程连线线构成，整个器件由最顶层的可编程逻辑单元、可编程连线线和可编程IO组成。

这种结构面积、速度性能较好，在FPGA的规模很大时也能够方便CAD软件对可编程功能模块进行处理，但所需的软件算法也较为复杂。

单元电路设计：在主流FPGA中，不单单有可编程逻辑单元，往往还有很多连接到互连资源上的专用模块甚至是IP core。

常见的模块有：各种总线、内部振荡器、PLL、DLL、双向IO、延时控制单元、SRAM单元，最新的FPGA产品内还有DSP、处理器等IP core。

2.2可编程逻辑单元结构可编程逻辑单元（Configurable Logic Block，简称为CLB）是FPGA的核心功能单元。

FPGA主要由阵列式的可编程逻辑单元组成，通过对可编程逻辑单元的不同配置和连接，编程成为不同的电路实现设计者所需的功能。

在研究和商业领域提出了众多不同的可编程逻辑单元结构，根据其中组合逻辑功能的实现方法，典型的结构主要可分为三大类：基于查询表LUT （Look-Up-Table）的结构、基于与或阵列的结构[Brow96]和基于基本门（主要是基于多路选择器MUX）的结构[Acte97]。

对CLB 的研究主要从功能、速度、面积等方面出发，同时也会考虑到对功耗的优化。

2.2.1基于查询表（LUT）的可编程逻辑单元基于LUT的可编程逻辑单元结构的基本原理就是将所实现的函数真值表储存于RAM中，根据输入选择输出相对应的函数输出。

也可以将其看成一个存储器，其中内容在器件编程时存入，LUT的输入相当于存储器的地址输入，从存储器中读出的值即为函数输出。

一个n输入的LUT，包含2n个RAM单元，能够实现n22种函数。

图2-3所示就是输入数n=4时的一个LUT例子。

图2-3(a)中的LUT结构只画出了1/4。

从图中可以看出，随着输入端的增加，LUT的规模将按2n的规律变化，规模会急剧增加，这是LUT结构的主要缺点。

但是，采用LUT作为基本函数发生器的结构，对于工艺映射只要考虑满足输入输出端的要求即可，非常有利于算法实现。

Xilinx公司的FPGA产品中，采用基于LUT单元的产品典型的有XC/4000/5200系列[Xili98]等，目前较新的有Spartan和Virtex系列。

对于Altera公司，相应的有FLEX8000/10K系列[Alte98]等，较新的有Apex系列。

Virtex系列[Xilinx00]中，每个逻辑单元LC内包含了一个四输入的LUT（4-LUT），4个LC组成一个逻辑条（Slice）。

而在Apex 系列[Altera00]中，每个逻辑单元LE（Logic Element）包含了两个3-LUT，10个LE构成一个逻辑阵列块LAB（Logic Array Block）。

一般说来，基于LUT的逻辑单元是一种中等粒度的结构。

2.2.2基于与阵列的逻辑块图2-3(a)LUT逻辑结构图[Xili95]图2-3(b)F=f(P,Q,R,S)基于与阵列的可编程逻辑单元用在CPLD（复杂可编程逻辑器件，Complex Programmable Logic Device）中。