集成电路PLL后端设计研究与实现
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
十分 注意 。
叠
的频率可 能与输 出信号 的频率 相差很大 ，此 时 Ｐ Ｆ Ｄ和 电荷泵 改变控制 电 压， 使输 出信号逼近输入信 号。当输入信号频率 和输出信号频率足够接近 时， Ｐ Ｆ Ｄ就被 当作 鉴相器 ， 进 行相位锁定 。当相位差 降到零并且 电荷泵保 持相对空 闲时 ， 环路就锁定 了。图一是 电荷泵锁相环 结构系统模型框 图。
电荷泵 的功能是把 Ｐ Ｆ Ｄ的两个 电压输 出转化成 为电流差输 出 ， 输出 电流的平 均值与 Ｐ Ｆ Ｄ的输入差成正 比。 图二 中采用 Ｍ Ｏ Ｓ 开关来 实现电荷 泵 的充放电 。 Ｍ１和 Ｍ２为电流源 ， 它们为环路滤波器提供恒定 的充放电电 流； Ｍ ３和 Ｍ ４ 为电压控制 Ｍ Ｏ Ｓ 开关 ，它们负责控制充 电或放 电通路 的打 开 和断开 ； Ｖ Ｂ ２ 和Ｖ Ｂ １ 分别为 Ｍ１ 和Ｍ ２ 的栅极偏置 电压 ，他们分别 由两 个基 准电压源提供 。可 以在 Ｄ Ｏ ＷＮ和 Ｍ ３ 的栅极之间插入一 个互补传 输 门， 使延 迟时间相等 。 在此 电路 中 ， Ｍ Ｏ Ｓ 开关 的尺寸必须要考虑 ， 开关 应尽 量小 ， 同时 Ｐ管 和 Ｎ管的寄生效应要尽量一致 。 所 以在绘制版 图的时候要
图一 电荷 泵锁相环结构时钟发 生器 系统模型框 图
其环路增益 为 ：
…
薯
ｌ 十 分
， ｒ ，
器丽 ‘
这是一 个三 阶系统 ， 我们称 之为三阶 电荷 泵锁相环 ， 它有一个 零点跟 三个极 点 。在不 同的应用场合 ，环路各种 噪声与干扰 的强度有很 大 的不
图二 克服开关延时影 响的电荷泵 电路
出信 号频率 的稳 定度 的一个 描述 （ 频率 的精 度取决于输入 的参考时钟 信 号 的频率精度 ） ， 相位噪声是 从频域 的角度 对输 出信号频谱 纯度 的一个 描
述 。两者是相互关联 的。
２版圈设计
２ ． １电荷 泵
考虑 的要 点 。 一般使 用的 Ｐ Ｌ Ｌ采用的是 电荷泵 型锁相环 ， 环路 由鉴频鉴相
与相位 噪声一样 ， 输 出抖动依赖 于 Ｖ Ｃ Ｏ的抖动 、 锁相环输入信号 的抖 动 以及环路 的环路带宽 。对于数据和时钟恢复 的应用 ， 输 入信 号的抖动往
往 是主要 的 ， 因此 ， 对 于这样 的场 合就需要 锁相 环的环路 带宽尽 可能低 ； 而当锁相环应用于 时钟综合 时 ，锁相环的输 出抖动主要取决于 Ｖ Ｃ Ｏ的抖 动， 此时 ， 高的环路带宽有 助于减小总 的锁相环的输 出抖 动。实际上 抖动 和相 位噪声 只是 对同一 问题 的两种描述方 法 ，抖动是从 时域 的角度对 输
寸 的不断减小 ，使得 Ｃ Ｍ Ｏ Ｓ锁相环 的总体 性能在成熟 的基础 上继续得 以 提 高 。采用 Ｃ Ｍ Ｏ Ｓ 工艺是未 来的低功耗低 成本大规模 数模混合 集成 芯片 的发展趋 势 。电荷泵结构 的锁相环（ Ｃ Ｐ Ｐ Ｌ Ｌ ） 可以说是混合 锁相环的一种 ， 由于具有几乎 等于零 的相位 误差 、宽 的锁 定范 围和较 快的锁定 时间等特
Байду номын сангаас
天津 樊丽春 李群 贾文龙
引 ■
入 信号通 常是低噪声 的标 准信号源 ，主要 的噪声源是压 控振荡器 的内部
噪声 。
锁相 技术从 ３ Ｏ 年代开始 发展 ， 至今已有 ７ Ｏ 多年 的历史 。目前 Ｐ Ｌ Ｌ中
的主流还是用 Ｃ ＭＯ Ｓ 工艺实 现的 。虽然 Ｃ Ｍ Ｏ Ｓ 工艺本 身的 晶体 管的截止 频率 不高 ， 但 是由于研究 的深入 以及新 结构 的提 出 ， 深亚微米 工艺特征 尺
器（ Ｐ Ｆ Ｄ ） 、 电荷泵 （ Ｃ Ｐ ） 、 压控 振荡 器（ ｖ ｃ ｏ） 、 分频 器 （ Ｄ ｉ ｖ ） 、 环 路滤 波器 以 及 电荷泵控制电路组成 。这种结构 的锁相环 可以检测输入输 出的跳变 ， 检 测相 位差或频率 差 ， 并相应 地启动 电荷 泵。当环路 开始工作 时 ， 输入信号
ＴＥｃ
集成电路 Ｐ Ｌ Ｌ后端设计研究与实现
摘 要： 本 文分析 了集成电路锁相 环 电路 的原理 ， 通过 对 电路 的研 究对后端设 计进行分析 ， 明确版 图设 计要 点 ， 以试 图
使后端设计 对会 影响模 块性能等 方面加 以改善。
关键 字： 集成电路 ； Ｐ Ｌ Ｌ ； 版 图设 计
２． ２ ＶＣｏ
压控 振荡器包 含 Ｖ ， Ｉ 转换 电路与 电流控制振 荡器两 部分 ， Ｖ ， Ｉ 转换 电 路将 控制 电压转换 为控制 电流 ， 以控制延 时单元 的延时量 ， 从 而控制振 荡
同。 例如， 环路用于信 号载波提取 、 时钟恢复 时， 则 环路的主要 的噪声源是 频率 。 这里 提供一 个例子 ： Ｃ Ｃ Ｏ的设计 采用 了 四个 环形连 接的差 分延迟 单 输入 端的信道 高斯 白噪声 ； 环路用 于信号发生 器 （ 时钟产生 ／ 倍频 ） 时， 输
性， 在某些 场合 （ 如频率 综合信号 源或 固态信号 源等 ） 得到 了非 常广泛韵
应用 。 而Ｐ Ｌ Ｌ 对版 图设计的要求非常高 ， 成 功的 Ｐ Ｌ Ｌ 设计可 以说一半 以上 要归 功于版 图设计 。 １ 镇相环结构 下面 就用一个 比较典型 的 Ｐ Ｌ Ｌ结构来说 明电路 中需要后 端设计需要
叠
的频率可 能与输 出信号 的频率 相差很大 ，此 时 Ｐ Ｆ Ｄ和 电荷泵 改变控制 电 压， 使输 出信号逼近输入信 号。当输入信号频率 和输出信号频率足够接近 时， Ｐ Ｆ Ｄ就被 当作 鉴相器 ， 进 行相位锁定 。当相位差 降到零并且 电荷泵保 持相对空 闲时 ， 环路就锁定 了。图一是 电荷泵锁相环 结构系统模型框 图。
电荷泵 的功能是把 Ｐ Ｆ Ｄ的两个 电压输 出转化成 为电流差输 出 ， 输出 电流的平 均值与 Ｐ Ｆ Ｄ的输入差成正 比。 图二 中采用 Ｍ Ｏ Ｓ 开关来 实现电荷 泵 的充放电 。 Ｍ１和 Ｍ２为电流源 ， 它们为环路滤波器提供恒定 的充放电电 流； Ｍ ３和 Ｍ ４ 为电压控制 Ｍ Ｏ Ｓ 开关 ，它们负责控制充 电或放 电通路 的打 开 和断开 ； Ｖ Ｂ ２ 和Ｖ Ｂ １ 分别为 Ｍ１ 和Ｍ ２ 的栅极偏置 电压 ，他们分别 由两 个基 准电压源提供 。可 以在 Ｄ Ｏ ＷＮ和 Ｍ ３ 的栅极之间插入一 个互补传 输 门， 使延 迟时间相等 。 在此 电路 中 ， Ｍ Ｏ Ｓ 开关 的尺寸必须要考虑 ， 开关 应尽 量小 ， 同时 Ｐ管 和 Ｎ管的寄生效应要尽量一致 。 所 以在绘制版 图的时候要
图一 电荷 泵锁相环结构时钟发 生器 系统模型框 图
其环路增益 为 ：
…
薯
ｌ 十 分
， ｒ ，
器丽 ‘
这是一 个三 阶系统 ， 我们称 之为三阶 电荷 泵锁相环 ， 它有一个 零点跟 三个极 点 。在不 同的应用场合 ，环路各种 噪声与干扰 的强度有很 大 的不
图二 克服开关延时影 响的电荷泵 电路
出信 号频率 的稳 定度 的一个 描述 （ 频率 的精 度取决于输入 的参考时钟 信 号 的频率精度 ） ， 相位噪声是 从频域 的角度 对输 出信号频谱 纯度 的一个 描
述 。两者是相互关联 的。
２版圈设计
２ ． １电荷 泵
考虑 的要 点 。 一般使 用的 Ｐ Ｌ Ｌ采用的是 电荷泵 型锁相环 ， 环路 由鉴频鉴相
与相位 噪声一样 ， 输 出抖动依赖 于 Ｖ Ｃ Ｏ的抖动 、 锁相环输入信号 的抖 动 以及环路 的环路带宽 。对于数据和时钟恢复 的应用 ， 输 入信 号的抖动往
往 是主要 的 ， 因此 ， 对 于这样 的场 合就需要 锁相 环的环路 带宽尽 可能低 ； 而当锁相环应用于 时钟综合 时 ，锁相环的输 出抖动主要取决于 Ｖ Ｃ Ｏ的抖 动， 此时 ， 高的环路带宽有 助于减小总 的锁相环的输 出抖 动。实际上 抖动 和相 位噪声 只是 对同一 问题 的两种描述方 法 ，抖动是从 时域 的角度对 输
寸 的不断减小 ，使得 Ｃ Ｍ Ｏ Ｓ锁相环 的总体 性能在成熟 的基础 上继续得 以 提 高 。采用 Ｃ Ｍ Ｏ Ｓ 工艺是未 来的低功耗低 成本大规模 数模混合 集成 芯片 的发展趋 势 。电荷泵结构 的锁相环（ Ｃ Ｐ Ｐ Ｌ Ｌ ） 可以说是混合 锁相环的一种 ， 由于具有几乎 等于零 的相位 误差 、宽 的锁 定范 围和较 快的锁定 时间等特
Байду номын сангаас
天津 樊丽春 李群 贾文龙
引 ■
入 信号通 常是低噪声 的标 准信号源 ，主要 的噪声源是压 控振荡器 的内部
噪声 。
锁相 技术从 ３ Ｏ 年代开始 发展 ， 至今已有 ７ Ｏ 多年 的历史 。目前 Ｐ Ｌ Ｌ中
的主流还是用 Ｃ ＭＯ Ｓ 工艺实 现的 。虽然 Ｃ Ｍ Ｏ Ｓ 工艺本 身的 晶体 管的截止 频率 不高 ， 但 是由于研究 的深入 以及新 结构 的提 出 ， 深亚微米 工艺特征 尺
器（ Ｐ Ｆ Ｄ ） 、 电荷泵 （ Ｃ Ｐ ） 、 压控 振荡 器（ ｖ ｃ ｏ） 、 分频 器 （ Ｄ ｉ ｖ ） 、 环 路滤 波器 以 及 电荷泵控制电路组成 。这种结构 的锁相环 可以检测输入输 出的跳变 ， 检 测相 位差或频率 差 ， 并相应 地启动 电荷 泵。当环路 开始工作 时 ， 输入信号
ＴＥｃ
集成电路 Ｐ Ｌ Ｌ后端设计研究与实现
摘 要： 本 文分析 了集成电路锁相 环 电路 的原理 ， 通过 对 电路 的研 究对后端设 计进行分析 ， 明确版 图设 计要 点 ， 以试 图
使后端设计 对会 影响模 块性能等 方面加 以改善。
关键 字： 集成电路 ； Ｐ Ｌ Ｌ ； 版 图设 计
２． ２ ＶＣｏ
压控 振荡器包 含 Ｖ ， Ｉ 转换 电路与 电流控制振 荡器两 部分 ， Ｖ ， Ｉ 转换 电 路将 控制 电压转换 为控制 电流 ， 以控制延 时单元 的延时量 ， 从 而控制振 荡
同。 例如， 环路用于信 号载波提取 、 时钟恢复 时， 则 环路的主要 的噪声源是 频率 。 这里 提供一 个例子 ： Ｃ Ｃ Ｏ的设计 采用 了 四个 环形连 接的差 分延迟 单 输入 端的信道 高斯 白噪声 ； 环路用 于信号发生 器 （ 时钟产生 ／ 倍频 ） 时， 输
性， 在某些 场合 （ 如频率 综合信号 源或 固态信号 源等 ） 得到 了非 常广泛韵
应用 。 而Ｐ Ｌ Ｌ 对版 图设计的要求非常高 ， 成 功的 Ｐ Ｌ Ｌ 设计可 以说一半 以上 要归 功于版 图设计 。 １ 镇相环结构 下面 就用一个 比较典型 的 Ｐ Ｌ Ｌ结构来说 明电路 中需要后 端设计需要