微机原理知识点总结

第一章概述

1.IP核分为3类，软核、硬核、固核。特点对比p12

第二章计算机系统的结构组成与工作原理

1. 计算机体系结构、计算机组成、计算机实现的概念与区别。P31

2. 冯·诺依曼体系结构：p32

硬件组成五大部分

运算器、存储器、控制器、输入设备、输出设备，以存储器为中心

信息表示：二进制计算机内部的控制信息和数据信息均采用二进制表示，并存放在同一个存储器中。

工作原理：存储程序/指令(控制)驱动编制好的程序(包括指令和数据)预先经由输入设备输入并保存在存储器中

3.接口电路的意义p34 第二段

接口一方面应该负责接收、转换、解释并执行总线主设备发来的命令，另一方面应能将总线从设备的状态或数据传送给总线主设备，从而完成数据交换。

4.CPU组成：运算器、控制器、寄存器。P34

运算器的组成：算术逻辑单元、累加器、标志寄存器、暂存器

5.寄存器阵列p35

程序计数器PC,也称为指令指针寄存器。存放下一条要执行指令的存放地址。

堆栈的操作原理应用场合：中断处理和子程序调用p35最后一段

6. 计算机的本质就是执行程序的过程p36

7. 汇编语言源程序——汇编——>机器语言程序p36

8. 指令包含操作码、操作数两部分。执行指令基本过程：取指令、分析指令、执行指令。简答题（简述各部分流程）p37

9. 数字硬件逻辑角度，CPU分为控制器与数据通路。P38

数据通路又包括寄存器阵列、ALU、片上总线。

10. 冯·诺依曼计算机的串行特点p38

串行性是冯·诺依曼计算机的本质特点。表现在指令执行的串行性和存储器读取的串行性。也是性能瓶颈的主要原因。

单指令单数据

11. CISC与RISC的概念、原则、特点。对比着看p39、40

12. 存储器分层p41

如何分层与好处（41页第一段最后一句。）简答题

现代计算机系统通常把不同容量、不同速度的存储设备按一定的层次结构组织其阿里，形成一个统一的存储系统，以解决存储容量、存取速度和价格之间的矛盾。

13. 哈佛结构（程序与数据分开存储）p41

14. 并行技术p43

不同层面分为系统级、指令级、线程级、电路级。

常用的并行技术：流水线结构、哈佛结构、多机多核结构

15. 流水线p44

优缺点：优点是控制简单；缺点是上一步操作未完成，下一步操作便不能开始，效率较低。

冒险：数据、结构、控制

解决方法：数据冒险可以采用定向技术或调度技术来减少停顿时间；

结构冒险可以通过加入额外的同类型资源（如采用哈佛结构设置各自独立的数据存储器和指令存储器），或改变资源的设计（如采用多端口寄存器组）来减少或消除；

控制冒险可以通过分支预测及预测执行技术来解决。

16. 计算机性能：字长、存储容量、运算速度p54

字长，单次存取、处理数据的能力。

最大数据宽度，内部数据总线

运算速度MIPS、执行时间、CPI的计算与影响因素

第三章微处理器体系结构及关键技术

指令控制，操作控制，时间控制，数据加工，中断处理

3.随机逻辑控制器的特点

4.什么是微码体系结构p72第二段

5.比较随机逻辑控制器与微码体系结构处理器的优缺点

6. 寻址方式：p78

立即数寻址、寄存器直接寻址、存储器直接寻址、寄存器间接寻址、存储器间接寻址、位移量寻址、变址寻址

7.流水线p88

6级流水线：取指（FI）、指令译码（DI）、计算操作数地址（CO）、取操作数（FO）、执行指令（EI）、写操作数（WO）

基本要求流水线各个段的操作相互独立、流水线各个段的操作同步

性能指标吞吐率、加速比、效率

各种相关与第二章联系起来看

第四章总线技术与总线标准

1. 总线分类p96

位置：片内总线、片间总线、系统内总线、系统外总线

功能：地址总线（单向）、数据总线、控制总线

时序：同步、半同步（READY）、异步（主从）

格式：并行总线、串行总线

2. 总线仲裁p101

什么是总线冲突？总线上多个主设备同时发送信息导致的工作异常一般称为总线冲突。

总线仲裁的目的：合理地控制和管理系统中多个主设备的总线请求，以避免总线冲突。

集中式、分布式

流程可能会考

3. 什么是同步、半同步、异步？应用场合

4. 片内总线

ARM的AMBA 、IBM的CoreConnect

Silicore的Wishbone、Altera的Avalon

AHB特性非三态执行

APB主要用于低带宽的周边外设之间的连接。P109

APB 桥既是APB总线上唯一的主模块，也是AHB系统总线上的从模块。P115

5. PCI 并行同步p116

6. 串行总线p127

传输方式：单工、半双工、全双工

同步传输（先传最高位）、异步传输（先传最低位）

第五章存储器系统

1. 存储器分类p135

易失性、随机：RAM SRAM(高速缓存) DRAM（主存）

非易失性、只读：ROM EPROM EEPROM FLASH 可以不带电

2. Cache 局部性原理p156

3. 虚拟存储技术p158

MMU 虚拟地址空间与物理地址空间内存保护最后一句

4.多层级存储体系p161

Cache：高速度与低成本

虚拟存储器：大容量与低成本

Cache与虚拟存储器的不同：

位置不同：Cache-主存层次的逻辑位置介于CPU和主存-辅存之间；

目的不同：Cache-主存层次用来解决高速度与低成本的矛盾，主存辅存层次用来解决大容量和低成本的矛盾；

实现方式不同：Cache-主存层次的功能完全由硬件实现，主存-辅存层次通过附加的硬件及存储管