数字电路第八章分析解析
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
这种输出结构的PAL器件只能用来产生组合逻辑电路
10
二、可编程输入/输出结构
输出端是一个具有可编程控制端的三态缓冲器，控制端由 与逻辑阵列的一个乘积项给出。 输出端又经过一个互补输出的缓冲器反馈到与逻辑阵列上。
图8.3.4
PAL的可编程输入/输出结构
当I1=I2=1时，I/O1处于输出状态，C2恒等于0，G2处于高 11 阻状态，I/O2可作为变量输入端
图8.3.6
PAL的寄存器输出结构
这种输出结构不仅可以存储与-或逻辑阵列输出的状态，而且 13 能很方便的组成各种时序逻辑电路。编程后构成两位移位寄存器
四、异或输出结构
结构与寄存器输出结构类似，只是在与-或逻辑阵列的输 出端增设了异或门
图8.3.7
PAL的异或输出结构
这种电路不仅方便于对与-或逻辑阵列输出的函数求反，还 可以实现对寄存器状态进行保持的操作。 14
8.3.2 PAL的几种输出电路结构和反馈形式
根据PAL器件输出电路结构和反馈方式的不同，可 以将它们大致分为专用输出结构、可编程输入/输出结 构、寄存器输出结构、异或输出结构、运算选通反馈结 构等几种类型。
Βιβλιοθήκη Baidu
一、专用输出结构
图8.3.3
具有互补输出的专用输出结构
特点：所有设置的输出端只能用作输出使用
当XOR熔丝连通时， XOR=0，同相输出
当XOR熔丝熔断时， XOR=1，反相输出
6
图8.2.2
FPLA的异或输出结构
当M=0， PR / OE 1 ，触发器异步置零。 当M=1， PR / OE 0 ，输出三态门为工作状态。 图8.2.1只能用于设计组合逻辑电路。为便于设计时序逻辑电路， 当M=1， PR / OE 1 ，三态门为高阻态。 在FPLA内部增加了寄存器，也称为可编程逻辑时序器PLS 输出有反馈，可设 计成状态不大于16 的时序电路
2
现场可编程逻辑阵列FPLA 可编程阵列逻辑PAL
PLD
通用阵列逻辑GAL
可擦除的可编程逻辑器件EPLD 现场可编程门阵列FPGA
上一章中讲的EPROM实际上也是一种可编程逻辑器件，只是大 多数情况下只用作存储器使用，所以将它放在存储器一章介绍了
3.PLD开发系统 硬件：计算机 编程器件
软件：各种编程软件
五、运算选通反馈结构
在异或输出结构的基础上再增加一组反馈逻辑电路
图8.3.8
PAL的运算选通反馈结构
15
通过对与阵列编程，能产生A和B的16种算术运算和逻辑运算的结果
图8.3.9
产生16种算术、逻辑运算的编程情况
16
8.3.3 PAL的应用举例
[例8.3.1] 用PLA器件设计一个数值判别电路。要求 判断4位二进制数DCBA的大小属于0-5、6-10、11-15 三个区间的哪一个之内
有些可编程I/O结构的PAL中，在与逻辑阵列的输出 和三态缓冲器之间还设置有可编程的异或门
通过对异或门的一个可编程输入端的编程，控制输出的极性
图8.3.5
带有异或门的可编程输入/输出结构
12
三、寄存器输出结构
在输出三态缓冲器和与-或逻辑阵列的输出之间串进了由 D触发器组成的寄存器。 同时，触发器的状态又经过互补输出的缓冲器反馈到与 逻辑阵列的输入端
图8.2.3
时序逻辑型 FPLA的电路结构
7
8.3 可编程阵列逻辑（PAL）
PAL是70年代末期MMI公司推出的一种可编程逻辑器件。 采用双极型工艺制作，熔丝编程方式。
8.3.1 PAL的基本电路结构
未编程之前，与逻辑 阵列的所有交叉点上 均有熔丝接通。
8
图8.3.1 PAL器件的基本电路结构
编程后的PAL电路，产生逻辑函数为：
FPLA的规格用输入变量数、与逻辑阵列的输出端数、或逻 辑阵列的输出端数三者的乘积表示 。 例如82S100，规格为16×48×8 FPLA的编程单元有熔丝型和叠栅注入式MOS管两种
FPLA的异或输出结构：
有些FPLA在或逻辑阵列输出端与输出缓冲器之间设置可编程 的异或门，以便于对输出的极性进行控制
4.为了画图方便，本章采用的逻辑图形符号。 （也是目前国内国际通行的画法）
3
图8.1.1 PLD电路中门电路的惯用画法 （a）与门（b）输出恒等于0的与门（c）或门 （d）互补输出的缓冲器（e）三态输出的缓冲器
4
*8.2 现场可编程逻辑阵列（FPLA）
与逻辑阵列 或逻辑阵列
编程后产生与—或逻辑函数
Y1 I1I 2 I 3 I 2 I 3 I 4 I1I 3 I 4 I1I 2 I 4
Y2 I 1 I 2 I 2 I 3 I 3 I 4 I 4 I1
Y3 I1 I 2 I 1I 2
图8.3.2 编程后的PAL电路
Y4 I1I 2 I 1 I 2
9
1.从逻辑功能的特点上可将数字集成电路分类
通用型：逻辑功能简单而且固定不变，在组成复杂的数字系统
时经常用到，有很强的通用性
专用性：为了某种专门的用途而设计的集成电路
2.可编程逻辑器件（PLD）：
PLD作为一种通用器件生产的，逻辑功能可由用户编程确 定的大规模集成电路。 目前生产和使用的PLD产品主要有：
第八章 可编程逻辑器件
8.1 8.2 8.3 8.4 8.5 8.6 8.7 8.8 概述 现场可编程逻辑阵列（FPLA） 可编程阵列逻辑（PAL） 通用阵列逻辑（GAL） 可擦除的可编程逻辑器件（EPLD） 现场可编程门阵列（FPGA） PLD的编程 在系统可编程逻辑器件（ISP－PLD）
1
8.1 概述
输出缓冲器
Y3 ABCD ABC D Y2 AC BD Y1 A B
Y0 C ⊙D
FPLA与ROM的区别：
1. FPLA的与逻辑阵列是 可编程的
图8.2.1
FPLA的基本电路结构
2. ROM将全部最小项译出， 而FPLA与逻辑阵列能产生 的乘积项比ROM少的多
FPLA由于可编程，有效的提高了芯片的利用率。因此， 5 使用FPLA设计组合逻辑电路比ROM 更为合理
解：若以Y0=1表示DCBA的数值在0-5之间；
若以Y1=1表示DCBA的数值在6-10之间； 若以Y2=1表示DCBA的数值在11-15之间；
则可得真值表如下：
17
表8.3.1 例8.3.1的函数真值表
十进制数
10
二、可编程输入/输出结构
输出端是一个具有可编程控制端的三态缓冲器，控制端由 与逻辑阵列的一个乘积项给出。 输出端又经过一个互补输出的缓冲器反馈到与逻辑阵列上。
图8.3.4
PAL的可编程输入/输出结构
当I1=I2=1时，I/O1处于输出状态，C2恒等于0，G2处于高 11 阻状态，I/O2可作为变量输入端
图8.3.6
PAL的寄存器输出结构
这种输出结构不仅可以存储与-或逻辑阵列输出的状态，而且 13 能很方便的组成各种时序逻辑电路。编程后构成两位移位寄存器
四、异或输出结构
结构与寄存器输出结构类似，只是在与-或逻辑阵列的输 出端增设了异或门
图8.3.7
PAL的异或输出结构
这种电路不仅方便于对与-或逻辑阵列输出的函数求反，还 可以实现对寄存器状态进行保持的操作。 14
8.3.2 PAL的几种输出电路结构和反馈形式
根据PAL器件输出电路结构和反馈方式的不同，可 以将它们大致分为专用输出结构、可编程输入/输出结 构、寄存器输出结构、异或输出结构、运算选通反馈结 构等几种类型。
Βιβλιοθήκη Baidu
一、专用输出结构
图8.3.3
具有互补输出的专用输出结构
特点：所有设置的输出端只能用作输出使用
当XOR熔丝连通时， XOR=0，同相输出
当XOR熔丝熔断时， XOR=1，反相输出
6
图8.2.2
FPLA的异或输出结构
当M=0， PR / OE 1 ，触发器异步置零。 当M=1， PR / OE 0 ，输出三态门为工作状态。 图8.2.1只能用于设计组合逻辑电路。为便于设计时序逻辑电路， 当M=1， PR / OE 1 ，三态门为高阻态。 在FPLA内部增加了寄存器，也称为可编程逻辑时序器PLS 输出有反馈，可设 计成状态不大于16 的时序电路
2
现场可编程逻辑阵列FPLA 可编程阵列逻辑PAL
PLD
通用阵列逻辑GAL
可擦除的可编程逻辑器件EPLD 现场可编程门阵列FPGA
上一章中讲的EPROM实际上也是一种可编程逻辑器件，只是大 多数情况下只用作存储器使用，所以将它放在存储器一章介绍了
3.PLD开发系统 硬件：计算机 编程器件
软件：各种编程软件
五、运算选通反馈结构
在异或输出结构的基础上再增加一组反馈逻辑电路
图8.3.8
PAL的运算选通反馈结构
15
通过对与阵列编程，能产生A和B的16种算术运算和逻辑运算的结果
图8.3.9
产生16种算术、逻辑运算的编程情况
16
8.3.3 PAL的应用举例
[例8.3.1] 用PLA器件设计一个数值判别电路。要求 判断4位二进制数DCBA的大小属于0-5、6-10、11-15 三个区间的哪一个之内
有些可编程I/O结构的PAL中，在与逻辑阵列的输出 和三态缓冲器之间还设置有可编程的异或门
通过对异或门的一个可编程输入端的编程，控制输出的极性
图8.3.5
带有异或门的可编程输入/输出结构
12
三、寄存器输出结构
在输出三态缓冲器和与-或逻辑阵列的输出之间串进了由 D触发器组成的寄存器。 同时，触发器的状态又经过互补输出的缓冲器反馈到与 逻辑阵列的输入端
图8.2.3
时序逻辑型 FPLA的电路结构
7
8.3 可编程阵列逻辑（PAL）
PAL是70年代末期MMI公司推出的一种可编程逻辑器件。 采用双极型工艺制作，熔丝编程方式。
8.3.1 PAL的基本电路结构
未编程之前，与逻辑 阵列的所有交叉点上 均有熔丝接通。
8
图8.3.1 PAL器件的基本电路结构
编程后的PAL电路，产生逻辑函数为：
FPLA的规格用输入变量数、与逻辑阵列的输出端数、或逻 辑阵列的输出端数三者的乘积表示 。 例如82S100，规格为16×48×8 FPLA的编程单元有熔丝型和叠栅注入式MOS管两种
FPLA的异或输出结构：
有些FPLA在或逻辑阵列输出端与输出缓冲器之间设置可编程 的异或门，以便于对输出的极性进行控制
4.为了画图方便，本章采用的逻辑图形符号。 （也是目前国内国际通行的画法）
3
图8.1.1 PLD电路中门电路的惯用画法 （a）与门（b）输出恒等于0的与门（c）或门 （d）互补输出的缓冲器（e）三态输出的缓冲器
4
*8.2 现场可编程逻辑阵列（FPLA）
与逻辑阵列 或逻辑阵列
编程后产生与—或逻辑函数
Y1 I1I 2 I 3 I 2 I 3 I 4 I1I 3 I 4 I1I 2 I 4
Y2 I 1 I 2 I 2 I 3 I 3 I 4 I 4 I1
Y3 I1 I 2 I 1I 2
图8.3.2 编程后的PAL电路
Y4 I1I 2 I 1 I 2
9
1.从逻辑功能的特点上可将数字集成电路分类
通用型：逻辑功能简单而且固定不变，在组成复杂的数字系统
时经常用到，有很强的通用性
专用性：为了某种专门的用途而设计的集成电路
2.可编程逻辑器件（PLD）：
PLD作为一种通用器件生产的，逻辑功能可由用户编程确 定的大规模集成电路。 目前生产和使用的PLD产品主要有：
第八章 可编程逻辑器件
8.1 8.2 8.3 8.4 8.5 8.6 8.7 8.8 概述 现场可编程逻辑阵列（FPLA） 可编程阵列逻辑（PAL） 通用阵列逻辑（GAL） 可擦除的可编程逻辑器件（EPLD） 现场可编程门阵列（FPGA） PLD的编程 在系统可编程逻辑器件（ISP－PLD）
1
8.1 概述
输出缓冲器
Y3 ABCD ABC D Y2 AC BD Y1 A B
Y0 C ⊙D
FPLA与ROM的区别：
1. FPLA的与逻辑阵列是 可编程的
图8.2.1
FPLA的基本电路结构
2. ROM将全部最小项译出， 而FPLA与逻辑阵列能产生 的乘积项比ROM少的多
FPLA由于可编程，有效的提高了芯片的利用率。因此， 5 使用FPLA设计组合逻辑电路比ROM 更为合理
解：若以Y0=1表示DCBA的数值在0-5之间；
若以Y1=1表示DCBA的数值在6-10之间； 若以Y2=1表示DCBA的数值在11-15之间；
则可得真值表如下：
17
表8.3.1 例8.3.1的函数真值表
十进制数