课程设计--简易洗衣机控制器设计

简易洗衣机控制器设计

一.设计任务:

设计一个简易洗衣机控制器,,有以下的要求:

1.洗衣机能正转洗衣20秒，停10秒，在反转20秒，在停10秒，反复洗衣；

2.可以任意设置洗衣时间1~99分钟，并用数字显示。

3.当定时时间达到终点时，一方面使电机停机，同时发出音响信号（可换成指示灯）提醒用户注意。

4.用两位数码管显示洗涤的预置时间（以分钟为单位），按倒计时方式对洗涤过程作计时显示，直到时间到而停机。

5..三只LED灯表示“正转”、“反转”和“暂停”3个状态。

二.设计条件

利用multisim11.0软件进行仿真

三.设计分析与准备

对设计任务进行分析主要可以分成以下两个模块:

1.洗衣机能正转洗衣20秒，停10秒，在反转20秒，在停10秒，反复洗衣,可以任意设置洗衣时间1~99分钟，并用数字显示。用两位数码管显示洗涤的预置时间（以分钟为单位），按倒计时方式对洗涤过程作计时显示，直到时间到而停机。

分析:仔细分析可以得到洗衣机的正转,暂停,反转,暂停一个周期所用的时间刚好是60秒的时间,所以考虑分秒计数器,考虑到74LS192具有减计数,置数,清零的功能,

所以选用这个芯片工作.并用四个数码管来显示其输出.

洗衣机的工作的流程可以用以下框图表示:

定时已到

定时启动正转暂停反转暂停停机

定时未到

74LS192的引脚及其功能表

:

三只LED 灯表示“正转”、“反转”和“暂停”3个状态。当定时时间达到终点时，一方面使电机停机，同时发出音响信号（可换成指示灯）提醒用户注意

分析:在不同的时刻选择不同的灯亮,类似于根据输入选择不同的输出,所以想到可以用 74LS138这个芯片来完成这个工作,考虑到定时结束时其它三个灯也就不亮了,可以选择用一些逻辑门来对输入信号的与或非并把这个信号作为74LS138的使能端.

74LS138引脚及其功能表

:

G1 G2A+G2B C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 X X X X 1 1 1 1 1 1 1 1 X 1 X X X 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1

1

1

1

1

1

1

1

1

1

输入

输出 CLR LOAD UP DOWN D C B A Qd Qc Qb Qa 1 x x x x x x x 0 0 0 0 0 0 x x D C B A D C B

A

0 1 1 x x x x 加计数 0 1

1

x

x

x

x

减计数

1 0 1 1 1 1 1 1 1 1 1 1 0

通过上述的分析与准备,得到一个整体的设计方案,如下:

总的设计框图

四.详细设计模块 1.时钟信号源的设计

○1设计说明

由于555定时器内部的比较器灵敏度高，输出驱动电流大，功能灵活，而且采用差分电路形式，它的振荡频率受电源电压和温度的影响很小。所以由555定时器构成的多谐振荡器的振荡频率稳定，不易受干扰。因此，选择用555定时器构成多谐振荡器。由于洗衣的过程中灯的变化是给人不同的信息的以及洗衣机接下来的工作方式,所以频率不能过大.经过分析与及实验获得下面的电路图.

555脉冲发生器 60进制计数器

洗衣时间计数器

控制门

执行单元

译码电路

清零 置数

仿真波形如下:

○2设计模块过程中遇到的问题:

(1)刚开始通过计算得到R3,R4=480K时,频率接近于1Hz,按照这样的阻值往上一接时,发现555定时器产生不了信号,而且555电路还被烧坏了.所以就再次分析,发现电阻取得太大了,就往小了调,最后经过仿真,觉得R3,R4=3K时属于比较理想的状态.

2.主电路设计

○1分和秒计时器设计

(1)原始设计:

如上面分析,我用的是四片74LS192来实现分的计数和秒的计数功能，根据要求需要对74LS192进行减计数,因此74LS192的UP端必须接到高电平,DOWN端接到脉冲信号上。因为秒十位是从6开始倒计时的,因此秒十位上的输入端B、C两个接口接到高电平上，也就是从输入端置入0110，秒十位的LOAD端和借位端BO联在一起用于置数作用.

又因为当秒个位的BO端,在脉冲从秒位的DOWN端输入的时候秒计数的74LS192开始从9减到0时会向前借位同时会产生一个低脉冲,所以可以把这个引脚和十秒位的DOWN联在一起，秒十位的计数从6减为5，一直到变为0；当秒计数器全为零的时候，秒十位的BO发出一个低电平信号，DOWN为低电平时,置数端LOAD等于零，秒十位完成并行置数，等待下一个DOWN 脉冲来到时，计数器进入下一个循环减计数工作中。

最初设计图:

但是通过仿真,发现分十位那片74ls192芯片在分个位产生一个借位时不起作用.所以检查分个位的B0口,发现这个接口产生不了一个低电平.考虑用置数的方法来使得分十位的DOWN端得到一个低电平.

改进后的设计图:

这样就能使得分秒计数器正常工作了.

(2)要完成分的置数功能

由于74LS192的功能表可以知道,只要让LOAD和CLR两个端口都是低电平就能够对其进行置数.根据这个知识得到下面的设计图: