5.2场效应晶体管-MOSFET

E L＝ −
1 dV ch
q dy
Vch ( y ) = (VGS − VT ) − (VGS − VT ) 2 −
2ID y ' WCox µ 2ID y ] ' WCox µ
EC ( y ) = EC (0) − qVch ( y ) = EC (0) − q[(VGS − VT ) − (VGS − VT ) 2 −
n = 1+
' CB ( D )
C
' ox
南京大学
半导体器件原理
线性坐标
半对数坐标
南京大学
半导体器件原理
数字逻辑和存储电路中
V→0 低漏电压V→0：
•漏电流(∞dV/dy)中的漂移场(∞dψs/dy) 与扩散: 强反型：漂移电流为主 (dψs/dV→1) 亚阈值：扩散电流为主 (dψs/dV→0)
φs =
[E q
1
g
− EB − δpwenku.baidu.com]
th ox
VGS − VT = φox − φ
源漏电压为零时的NFET垂直沟道的能带 图和沿沟道的能带图
VS ： 栅电压VG 降落在半导体表面的部分 VFB ：平带电压
VGS > VT
VOX ：栅电压VG 降落在 SiO2 绝缘层上的部分
VDS > 0
一定偏压下NFET垂直沟道的能带图和沿沟道的能带图
南京大学
衬偏效应对器件性能的影响
1. MOSFET在出现沟道（反型层）以后，虽然沟道下面的耗 尽层厚度达到了最大（这时，栅极电压即使再增大，耗尽层 厚度也不会再增大）；但是，衬偏电压是直接加在源-衬底 之间的反向电压，它可以使场感应结的耗尽层厚度进一步展 宽，并引起其中的空间电荷面密度增加，从而导致器件的阈 值电压VT升高。而阈值电压的升高又将进一步影响到器件 的IDS及其整个的性能，例如栅极跨导降低等。衬底掺杂浓 度越高，衬偏电压所引起的空间电荷面密度的增加就越多， 则衬偏效应越显著 2. 由于衬偏电压将使场感应结的耗尽层厚度展宽、空间电荷面 密度增加，所以，当栅极电压不变时，衬偏电压就会使沟道 中的载流子面电荷密度减小，从而就使得沟道电阻增大，并 导致电流减小、跨导降低。
I D = I 0e q (VGS −VT ) / nkT (VGS < VT )
' 1 ∆Vch ( y = 0) Cox = = ' ' n ∆VGS Cox + CB ( D )
m = 1+
ε Si qN a / 4ψ B
Cox
Cdm 3tox = 1+ = 1+ Cox Wdm
1/n 表示VGS-VT中影响源沟道势垒的部 分所占的比例。 ∆Vch(y=0)沟道源端处相对于源极的沟 道电压。
典型的MOSFET特性
不同电压下沿沟道方向的能带图
E L＝
1 dE C
q dy
φs =
1
q
[E
g
− E B − δp ]
I D ∝ nS E L(源)
ns = N C e
−E B / kT
th VGS − VT = φox − φox
MOSFET就是一个压控电阻。这个电阻位于源漏之 间，通过控制提供电导的沟道载流子数来控制源漏 间的沟道电导。 在MOSFET，通过调节栅压控制半导体能带弯曲来 实现。栅压迫使导带底更加靠近或者远离费米能级。
♦高电场作用下增强了表面粗糙散射的作用，使迁移率 下降更快。 ♦对一定掺杂，由于库伦（杂质）散射的作用，存在一 有效电场，其下的迁移率低于通用值。 ♦在高掺杂或低的栅压条件下，库伦散射的作用为主， 但当反型层电荷浓度较高时由于屏蔽作用会使该作用 减弱。 ♦低温下，低电场时库伦散射为主，高电场时表面散射 为主。
' Q ch = Q ch(VGS ) Q ch = −C ox(VGS − VT ) V DS = 0
Q ch(y ) = −C ox(VGS − VT − Vch(y ))
'
VGS − VT > Vch(y )
I D = −WQch(y ) (y ) v
Qch min
I Dsat = − Wν sat
简单模型和考虑载流子速度饱和模型计算的电流电压曲线
饱和电压随沟道长度的变化
VDSat =
vsat
µlf
L[(1 +
2 µlf (VGS − VT ) vsatL
)1 / 2 − 1] ≠ (VGS − VT )
饱和电压随沟道长度的减小而减小
饱和电流随沟道长度的变化关系
半导体器件原理
•电子迁移率：
衬偏电压就是为了防止MOSFET的 场感应结以及源结和漏结发生正偏、 而加在源-衬底之间的反向电压。
对于加有衬偏电压的MOSFET， 从工作本质上来说，可看成是由 一个MOSFET和一个JFET并联而 成的器件，只不过其中JFET的作 用在此特别称为MOSFET的体效 应而已。这就是说，加上衬偏电 压也就相当于引入了一个额外的 JFET。 JFET的功能——沟道-衬底的场感应p-n结作为栅极控制着 输出电流IDS的大小
南京大学
半导体器件原理
南京大学
半导体器件原理
•亚阈值电流
第二项（反型层电荷密度Qi）远小于第一项 （耗尽层电荷密度Qd）
南京大学
半导体器件原理
•亚阈值摆幅：（漏电流变化10倍所对应的栅压变化） 不大依赖于器件参数，微依赖于掺杂浓度
南京大学
半导体器件原理
南京大学
半导体器件原理
5. 衬底偏压和温度对阈值电压的影响 •衬底的敏感（体效应）
VDS 0
Qch dVch )
µlf VDS
Lvsat
VDS ≤ VDSat
VDSat
ID =
0
Qch dVch )
µlf VDSat
Lvsat
VDS ≥ VDSat
VDSat =
vsat
µlf
L[(1 +
2 µlf (VGS − VT ) 1 / 2 ) − 1] ≠ (VGS − VT ) vsatL
南京大学
半导体器件原理
Vs
VG=0
Gate SiO2
VG=0
Gate SiO2
Vd
P
N Well
P
N
P
N
P--Substrate
V
南京大学
半导体器件原理
3. MOSFET沟道迁移率 •有效迁移率与有效电场 有效迁移率与有效电场之间存在一通用公式，它不依赖 于衬底偏压，掺杂浓度及栅氧化层厚度。
南京大学
I D ≈ I Dsat[1 + λ(V DS − V DSsat )]
半导体器件原理
(5) P MOSFET特性 特性
结构与特性与N MOSFET完全相同，但 （1）P⇔N （2）电流与电压极性相反 （3）沟道中空穴的流动代替电子 ♦P MOSFET中，源处于高电势，在CMOS中与电源相联， 并且N衬底（或Well）也与电源相联。 ♦N MOSFET中，P型衬底与地相联。 ♦使CMOS 中n-well-p-substrate 反偏。
E L＝ −
1 dV ch
q dy
I Ddy = −WQch(y )µ(y ) ch(y ) dV
VGS ≤ VT
VGS > VT
Qch ≈ 0,I D ≈ 0
A WXL C =ε = t tox C ox
'
单位面积氧化层电容
εox = tox
εox = ε r ε 0
C ox
'
∆Qch dQch Qch( GS ) − Qch( T ) V V Qch( GS ) − 0 V = − = − = − = − dVGS ∆VGS VGS − VT VGS − VT
I Dsat
不同栅压下n沟MOSFET特性曲线
漏极电压增加，有效沟道长度减少 漏极电压增加，阈值电压数值减少
I Dsat
' WC ox µ 2 V DSsat = = 2 L − ∆L ) (
I Dsat
1− ∆L
L
1 1− ∆L
≈ 1+
∆L
L
L
∆L
L
= λ( DS−V DSsat) V
沟道长度效应的定性解释
纵向电场对沟道迁移率的影响 光学声子散射引起的两次碰撞之间平均自由时间减小的结果
v=
1+
µlf ε L µlf ε L
vsat
µ=
1+
µlf µlf ε L
vsat
纵向电场对沟道迁移率和沟道电子速度的影响
纵向电场对电流的影响
相当于沟道长度变长
ID = − Wµlf ∫ L(1 + − Wµlf ∫ L(1 +
V DSsat = (VGS − VT )
饱和电流曲线
I Dsat
' ' WC ox µ WC ox µ 2 2 = ( GS − VT ) = V V DSsat 2L 2L
电流饱和效应的说明
I D = WQch(y )µ(y )E L(y )
' WCox µ V ( y) ID = )Vch ( y ) (VGS − VT − ch y 2
二、平衡状态下的MOSFET定性分析 二、平衡状态下的MOSFET定性分析
N沟硅基MOSFET结构示意图
N沟MOSFET剖面图
沟道电荷在体内靠近氧化层界面处的积累
沿沟道的能带图
VDS = 0
MOSFET结构与能带图
ns = N C e
−(E C − E f ) / kT
阈值电压
φs = 2φf
饱和电流与饱和电压的定义
Q ch(y ) = −C ox(VGS − VT − Vch(y ))
'
沟道载流子迁移率
I Ddy = −WQch(y )µ(y ) ch(y ) dV
ID
' 2 WC ox µ V DS = [( GS − VT ) DS − V V ] 2 L
V DS ≤ (VGS − VT )
背栅调制作用
半导体器件原理
南京大学
半导体器件原理
反向衬底偏压加大了体耗尽区的宽度，提高了阈 值电压。
南京大学
减弱或消除衬偏效应的措施 ①把源极和衬底短接起来，当然可以消除衬偏效应的影 响，但是这需要电路和器件结构以及制造工艺的支持，并不 是在任何情况下都能够做得到的。例如，对于p阱CMOS器件， 其中的n-MOSFET可以进行源-衬底短接，而其中的pMOSFET则否；对于n阱CMOS器件，其中的p-MOSFET可 以进行源-衬底短接，而其中的n-MOSFET则否。 ②改进电路结构来减弱衬偏效应。例如，对于CMOS中 的负载管，若采用有源负载来代替之，即可降低衬偏调制效 应的影响（因为当衬偏效应使负载管的沟道电阻增大时,有源 负载即提高负载管的VGS来使得负载管的导电能力增强）。
三、平衡状态下的MOSFET定量分析 三、平衡状态下的MOSFET定量分析
µ( y )
长沟模型
I D − VDS
NFET的结构与纵向、横向电场
L>5um~10um
I D = −WQch(y ) (y ) v v(y ) = −µ(y )E L(y ) I D = WQch(y )µ(y )E L(y )
y = 0
' I D = WC ox(VGS − VT )µε L(0)
沟道长度调制效应
ID
' 2 V DS WC ox µ = [( GS − VT ) DS − V V ] 2 L
' ' WC ox µ WC ox µ 2 2 = ( GS − VT ) = V V DSsat 2L 2L
V DS ≤ (VGS − VT )
横向电场对迁移率的影响 除晶格散射和电离杂质散射，FET沟道中的电子 还要经受与沟道壁碰撞引起的附加散射，使低场迁 移率降低到体迁移率的1/2。
l ≈ vt
影响导带底斜率的因素： 1、固定电荷QB 2、沟道中有可动电荷Qch
横向电场强度随沟道的掺杂 浓度、偏置条件以及在沟道 中的深度而改变 能带弯曲的增加导致横向电场增大
表面势
半导体表面的能带图
增强型NFET
增强型PFET
耗尽型NFET
各种类型半导 体中的能带图
耗尽型PFET
MOSFET的示意符号
ns = N C e
δp
−(E Cch − E f ) / kT
E B = E Cch − E f
ns = N C e
−E B / kT
E B = kT ln
NC nS
µlf =
µ0 V 1 + θ( GS − VT − Vch )
⇒
I Dsat
' WC ox µlf V = ( Gs − VT − DSat ) DSat V V 2 L
µlf = 1 − θ(VGS − VT − Vch )
N沟MOSFET的低场迁移率随VGS的变化
考虑横向点电场影响前后的计算结果比较
电流饱和效应的进一步说明
ε L ( y) = −
dVch 1 dEC = =− dy q dy ID ' WCox µ (VGS − VT ) 2 − 2ID y ' WCox µ
ID ' ID 1 VDS WCox µ ]VDS =− = − [1 − ε L ( 0) = ' VGS − V WCox µ (VGS − VT ) L 2(VGS − VT ) VDS = (VGS − VT )
南京大学
半导体器件原理
南京大学
半导体器件原理
•空穴迁移率：
南京大学
相关串联电阻
Rtot = RS + Rch + RD
简单长沟模型、考虑速度饱和的模型以及 考虑串联电阻的电流电压曲线。
饱和电流与饱和电压的定义
半导体器件原理
4. 亚阈值特性：数字逻辑和存储电路中（P342，8.3） 在有几十万甚至上百万个晶体管的集成电路中，关态电流 可以造成可观的功耗，并引起温度升高。