时序逻辑电路2

试分析该电路输出为何种编码
Y 1 ET QD QC QB QA EP 74LS161 RCO CP D C B A CR LD 1 1
CP
预置法改变计数周期(预置数固定)
试分析该电路输出为何种编码
1 ET QD QC QB QA EP 74LS161 RCO CP D C B A CR LD 1 1
0 1 0 1 0 1 0 1 0 1 0 1
预置 预置 预置
预置
预置 预置
状态转换图：
1
15 0
13
2 4
12
3
5 8
9
6 7
14
11
10
电路的完整状态转换图
电路的示波器波形图
7.6.2 集成异步计数器
一、二进制异步计数器
1.二进制异步加法计数器 (1)电路结构
Q2 Q1 Q0
F2
Q 1D C1
CPA NC QA QD GND QB QC 14 13 12 11 10 9 8
QA Q D Q B CPA QC CPB R 0(1) R 0(2)
74LS90 S
9(2)
S9(1)
1 4 7 2 5 3 6 CPB R 0(1) R 0(2) NC VCC S 9(1) S 9(2)
74LS 90管脚分布图
74LS 90功能表
CPA QA Q D QB Q C R 0(1) R 0(2) S 9(1) S 9(2) X 1 1 0 0 X X X 1 1 X X 0 0 1 0 X 0 X 0 X 1 X 0 X 0 X 0 QD QC QB QA 1 0 0 0 0 0 0 0 0 1 0 0
F1
Q 1D C1
F0
Q 1D C1
CP Rd
按异步时序电路的分析方法分析
Q2
Q1
Q0
(2)状态转换表
F2
Q 1D C1
F1
Q 1D C1
F0
Q 1D C1
来自百度文库CP Rd
表 10.13
状态转换表
说明 Q0 给出进位 Q0 Q1给出进位 Q0 给出进位 Q0 Q1 Q2给出进位
态序 Q2 Q1 Q0
0 1 2 3 4 5 6 7 8
2.二进制异步减法计数器 (1)电路结构
Q2 Q1 Q0
F2
Q 1D C1
F1
Q 1D C1
F0
Q 1D C1
CP Rd
二进制异步减法计数器
如果仍然使用下降边沿动作的D触发器，进 位时钟由前一级触发器的 Q 端提供，根据触发器 翻转产生进位时刻的特点，可以实现减法计数。
(2)状态转换表
图 10.14
二、集成异步计数器
除了二进制计数器以外，还有十进制、十二 进制等等。不过非二进制异步计数器的分析不象 异步二进制计数器和同步计数器那样简单，因为 各个触发器的时钟不是接在同一个时钟源。所以， 触发器是否翻转不但要看触发器数据端的条件， 还要看是否有时钟的动作沿。 集成异步计数器芯片主要有三个： 74LS90（74LS290）—2-5分频异步加法计数器 74LS92—2-6分频异步加法计数器 74LS93—2-8分频异步加法计数器
状态转换表
Q2 Q1
态序 Q2 Q1 Q0
0 1 2 3 4 5 6 7 8
0 1 1 1 1 0 0 0 0
0 1 1 0 0 1 1 0 0
0 1 0 1 0 1 0 1 0
Q0
F2
Q 1D C1
F1
Q 1D C1
F0
Q 1D C1
CP Rd
(3)工作波形图
改变加计数到减计数（或反之）的方法： 1. 改变低位向高位传递的进位信号的极性。 2. 改变触发器的动作沿。
0 0 1
0 1 1 0 1 1 1 0 0 0 1 1 1 0 1 1 1 0
预置
计数
预置
计数
0 1 0 1 0 1 0 1 0 1 0 1
0 0 0 0 0 0 1 1 1 1 1 1
0 1 0 1 0 1 0 1 0 1 0 1
0 0 1 0 1 0 0 0 1 0 1 0
1 0 0 0 1 0 1 0 0 0 1 0
CP
预置法改变计数周期(预置数可变)
状态转换表：
表 10.10 状态转换表
续表 10.10 状态转换表
态序
输
出
LD
QD QC QB QA
态序
输
出
QD QC QB QA
LD
0 1 2 3 4 5 6 7 8 9 10
0 0 0 0 0 1
1 1 1 1 0
0 1 1 1 1 0 1 1 1 1 0
0 0 0 1 1 0 0 0 1 1 0
CP Q 1 D Q
Y
Answer：
1. Y和CP的分频系数为200。 2. 利用置数端构成的91进制计数器如图所示
& 1 CP P 74LS161 R CO T CP D C B A LD C r 1 QD Q C Q B QA P 74LS161 R CO T CP D C B A LD Cr 1 Q D Q C Q B QA
1. 2-5分频异步加法计数器74LS90简介 （1）74LS90的电路结构
QD
FD Q
1J C1 1K
QC
FC Q 1J C1 1K
“1”
QB
FB Q 1J C1 1K
“1”
QA
FA Q
1J C1 1K
“1”
&
&
CPB
S9(1) S9(2) R0(1)R0(2) CP A
异步时序电路分析
74LS90
由两片74LS161组成的同步计数器如图所示。 1．试分析其输出Y与CP间频率的关系？ 2．试用两片74LS161组成模为91的计数器。
1
QD Q c Q B QA P T 74LS161 I RCO CP D C B A LD C r 1 1
Q D Q c Q B QA P T 74LS161 II R CO CP D C B A LD C r 1 1
0 0 0 0 1 1 1 1 0
0 0 1 1 0 0 1 1 0
0 1 0 1 0 1 0 1 0
(3)工作波形图
CP
Q0 0 Q1 0 Q2 0
1 0 0
图 10.39
0 1 0
1 1 0
0 0 1
1 0 1
0 1 1
1 1 1
0 0 0
二进制异步加法计数器波形图
如果 D 触发器是下降沿触发的，那么电路工 作波形与计数脉冲（在这里就是CP脉冲）的关系 如图所示。如果用n表示触发器的级数，那么二进 制计数器的计数长度N=2n。
7 0 4 1
QD QC QB QA ÷2
5 2 3 6
÷5
CPB
五进制加法计数器的状态转换图
CPA
1. 74LS90 内部含有两个独立的 计数电路：一个 是模 2 计数器(CPA为其时钟，QA为其输出端)，另 一个是模 5 计数器(CPB为其时钟，QDQCQB为其 输出端)。 2. 外部时钟CP是先送到CPA还 是先送到CPB，在 QDQCQBQA这四个输出端会形成不同的码制。