数字电路与数字电子技术 课后答案第六章
数字电子技术第五版阎石 第五版第6章的 习题答案
第六章习题课后一、选择题1．PROM和PAL的结构是。
A.PROM的与阵列固定，不可编程B. PROM与阵列、或阵列均不可编程C.PAL与阵列、或阵列均可编程D. PAL的与阵列可编程2．PAL是指。
A.可编程逻辑阵列B.可编程阵列逻辑C.通用阵列逻辑D.只读存储器3．当用异步I/O输出结构的PAL设计逻辑电路时，它们相当于。
A.组合逻辑电路B.时序逻辑电路C.存储器D.数模转换器4．PLD器件的基本结构组成有。
A.输出电路B.或阵列C. 与阵列D. 输入缓冲电路5．PLD器件的主要优点有。
A.集成密度高B. 可改写C.可硬件加密D. 便于仿真测试6．GAL的输出电路是。
A.OLMCB.固定的C.只可一次编程D.可重复编程7．PLD开发系统需要有。
A.计算机B. 操作系统C. 编程器D. 开发软件8．只可进行一次编程的可编程器件有。
A.PALB.GALC.PROMD.PLD9．可重复进行编程的可编程器件有。
A.PALB.GALC.PROMD.ISP-PLD10．ISP-PLD器件开发系统的组成有。
A.计算机B.编程器C.开发软件D.编程电缆11．全场可编程（与、或阵列皆可编程）的可编程逻辑器件有。
A.PALB.GALC.PROMD.PLA12.GAL16V8的最多输入输出端个数为。
A.8输入8输出B.10输入10输出C.16输入8输出D.16输入1输出13一个容量为1K×8的存储器有个存储单元。
A.8B. 8192C.8000D. 8K14．要构成容量为4K×8的RAM，需要片容量为256×4的RAM。
A. 8B.4C. 2D.3215．寻址容量为16K×8的RAM需要根地址线。
A. 8B. 4C.14D.16KE. 1616．RAM的地址码有8位，行、列地址译码器输入端都为4个，则它们的字线加位线共有条。
A.8B.16C.32D.25617．某存储器具有8根地址线和8根双向数据线，则该存储器的容量为。
数字电路答案第六章
第六章可编程逻辑器件PLD可编程逻辑器件PLD是由用户借助计算机和编程设备对集成电路进行编程，使之具有预定的逻辑功能，成为用户设计的ASIC芯片。
近年来，可编程逻辑器件从芯片密度上、速度上发展相当迅速，已成为集成电路的一个重要分支。
本章要求读者了解PLD器件的工作原理，掌握用可编程逻辑器件设计数字电路的方法。
为掌握使用电子设计自动化和可编程逻辑器件设计电路系统的后续课程打下良好的基础。
第一节基本知识、重点与难点一、基本知识（一）可编程逻辑器件PLD基本结构可编程逻辑器件PLD包括只读存储器ROM、可编程只读存储器PROM、可编程逻辑阵列PLA、可编程阵列逻辑PAL、通用阵列逻辑GAL和可擦写编程逻辑器件EPLD等。
它们的组成和工作原理基本相似，其基本结构由与阵列和或阵列构成。
与阵列用来产生有关与项，或阵列把所有与项构成“与或”形式的逻辑函数。
在数字电路中，任何组合逻辑函数均可表示为与或表达式，因而用“与门－或门”两级电路可实现任何组合电路，又因为任何时序电路是由组合电路加上存储元件（触发器）构成的，因而PLD的“与或”结构对实现数字电路具有普遍意义。
（二）可编程逻辑器件分类1.按编程部位分类PLD有着大致相同的基本结构，根据与阵列和或阵列是否可编程，分为三种基本类型：（1）与阵列固定，或阵列可编程；（2）与或阵列均可编程；（3）与阵列可编程，或阵列固定。
2.按编程方式分类（1）掩膜编程；（2）熔丝与反熔丝编程；（3）紫外线擦除、电可编程；（4）电擦除、电可编程；（5）在系统编程（Isp）。
（三）高密度可编程逻辑器件HDPLD单片高密度可编程逻辑器件HDPLD（High Density Programmable Logic Device）芯片内，可以集成成千上万个等效逻辑门，因此在单片高密度可编程逻辑器件内集成数字电路系统成为可能。
HDPLD器件在结构上仍延续GAL的结构原理，因而还是电擦写、电编程的EPLD 器件。
数字电子技术基础二版张克农6章习题解答.docx
6章习题题解6」集成施密特触发器及输入波形如图 题6.1所示,试画出输出妬的波形图。
施密 特触发器的阈值电平S+和U T -如图所示。
［解］集成施密特触发器输出如的波形如图解6」所示。
6.2图题6.2所示为数字系统屮常用的上电复位电路。
试说明其工作原理，并定性画岀 ⑷与心波形图。
若系统为高电平复位，如何改接电路？R\\C 丄I图题6.2［解］工作原理分析如下(1) 当Vcc 刚加上时，由于电容C 上的电压不能突变，尙为低电平，输出“()为低电平；随着电容充电，血按指数规律上升，当 QU T 时，输出仇()变为高电平，完成了低电平复位功 能。
波形如图解6.2所示。
(2) 若系统为高电平复位，仅将图中R, C 互换位置即可。
6.3图题6.3是用TTL 与非门、反相器和 肚积分电路组成的积分型单稳态触发器。
该电 路用图题6.3所示正脉冲触发，R<R试分析电路工作原理，画出w ()i> «i2和坎)的波形图。
JT图解6」1JT图解6.2图题6」［解］工作原理分析如下触发信号未到来时，⑷为低电平，输出问为高电平；正触发脉冲到来时，问I 翻为低电平 此时由于均2仍为高电平，输出如为高电平不变，电容通过尺放电，当⑷2下降到S 时 仙 仍为高电平)，输出“()翻为高电平，暂稳态过程结束。
”()i 、”】2和〃()的波形见图解6.3。
图题6.51 M O1R U 12 Ln __ 1 --- ]・&)—w o"IG|C H 5Ot6.4集成单稳态触发器74121组成的延时电路如图丿 (1) 计算输出脉宽的调节范圉； (2) 电位器旁所串电阻有何作用？图题6.4［解］⑴ 输出脉宽:d=0fi7(R + RQ ，分别代入Rw=O 和22kQ 计算，可得心 的调节范围为：3.6mS</w <19mS o(2)电阻/?起保护作用。
若无R,当电位器 调到零时，若输出由低变高，则电容C 瞬间 相当于短路，将直接加于内部门电路输 出而导致电路损坏。
《数字电子技术》黄瑞祥第六七章习题答案
《数字电⼦技术》黄瑞祥第六七章习题答案第六章6-1答：ROM 只能读不能写，⽽RAM 可随机读写。
6-2 输⼊B 3B 2B 1B 0为四位⼆进制，输出Y 7Y 6Y 5Y 4Y 3Y 2Y 1Y 0为B 3B 2B 1B 0的平⽅，逻辑图：存储内容（数据）B B B B 3210Y Y Y Y 7654Y Y Y Y数据0000010021110000115……000000011000000000D 7D 6D 5D 4D 3D 2D 1D 0地址6-3输⼊B 7B 6B 5B 4B 3B 2B 1B 0为⼋位⼆进制，输出Y 7Y 6Y 5Y 4Y 3Y 2Y 1Y 0为格雷码，逻辑图：存储内容（数据）3210Y Y Y Y 7654Y Y Y Y数据0000001121000000015……000000011000000000D 7D 6D 5D 4D 3D 2D 1D 0地址6-4 X=0为加法计数，X=1为减法法计数，逻辑图：存储内容（数据）32100011111000010001100111001100000000010~150100101000 (1000001001)00000100010000026~31(00010000010000100000)数据地址6-5 可编程器件有PROM 、PAL 、GAL 低密度PLD 和 CPLD 、FPGA ⾼密度PLD 。
它们共同特点可实现⾼速的数字逻辑。
6-6 相同点：结构上均采⽤“与-或”结构，不同点：GAL 和PAL 输出结构不同，PAL 采⽤固定输出结构，GAL 输出采⽤可编程的宏单元结构。
6-7 共享扩展项作⽤：实现复杂的⾼扇⼊函数，但会增加输出时延。
并联扩展项作⽤：实现快速复杂的⾼扇⼊函数。
6-8 MAX7000系列采⽤“与-或”结构实现逻辑函数，⽽FLEX10K 系列采⽤“查找表”结构实现逻辑函数。
6-9 利⽤级联链，FLEX10K 结构可以实现扇⼊很多的逻辑函数。
康华光第五版数电答案数电课后答案康华光第五版(完整)
康华光第五版数电答案数电课后答案康华光第五版(完整)第一章数字逻辑习题1．1数字电路与数字信号1.1.2 图形代表的二进制数 0001．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例MSBLSB 0121112（ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ 占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%1.2数制1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于（2）127 （4）2.718 解：（2）（127）D=-1=（10000000）B-1=（1111111）B=（177）O=（7F）H（4）（2.718）D=(10.1)B=(2.54)O=(2.B)H1.4二进制代码1.4.1将下列十进制数转换为8421BCD码：（1）43（3）254.25 解：（43）D=（01000011）BCD1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28（1）+（2）@ （3）you (4)43 解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。
（1）“+”的ASCⅡ码为0011，则（00011）B=（2B）H（2）@的ASCⅡ码为1000000,(01000000)B=(40)H (3)you的ASCⅡ码为本1111001,1111,1101,对应的十六进制数分别为79,6F,75 (4)43的ASCⅡ码为0100,0110011,对应的十六紧张数分别为34,331.6逻辑函数及其表示方法1.6.1在图题1.6.1中，已知输入信号A，B`的波形，画出各门电路输出L的波形。
解: (a)为与非， (b)为同或非，即异或第二章逻辑代数习题解答2.1.1 用真值表证明下列恒等式 (3)（A⊕B）=AB+AB 解：真值表如下 A B AB +AB 0 0 01 011 011 0 0 0 01 01 0 0 0 011 0 0111 由最右边2栏可知，与+AB的真值表完全相同。
《数字电子技术基础》第六章习题答案
第六章存储器和可编程器件6.1 填空1、按构成材料的不同，存储器可分为磁芯和半导体存储器两种。
磁芯存储器利用 正负剩磁 来存储数据；而半导体存储器利用 器件的开关状态 来存储数据。
两者相比，前者一般容量较 大 ；而后者具有速度 快 的特点。
2、半导体存储器按功能分有 ROM 和 RAM 两种。
3、ROM 主要由 地址译码器 和 存储矩阵 两部分组成。
按照工作方式的不同进行分类，ROM 可分为 固定内容的ROM 、 PROM 和 EPROM 三种。
4、某EPROM 有8数据线，13位地址线，则其存储容量为 213×8 。
5、PLA 一般由 与ROM 、 或ROM 和 反馈逻辑网络 三部分组成。
6.2 D 0A 0D 1m(3,6,9,12,15)D 210D 3m(0,5,9,13)==∑=⋅=∑⎧⎨⎪⎪⎪⎩⎪⎪⎪ 6.3地址译码器A1A0D3 D2 D1 D0B1B0m 0m 156.4 1。
F Q Q Q Q Q Q Q F Q Q Q Q Q Q Q Q Q F Q Q 110212102210210210310=⋅+⋅+⋅=⋅⋅+⋅+⋅⋅=⋅⎧⎨⎪⎪⎩⎪⎪2、CP F1F2F36.5A AB BC C i-1i-1S i C i6.6 用PLA 实现BCD8421码十进制加法计数器和相应的显示译码电路。
D 1Q1Q1D2 Q2 Q2D3 Q3Q3D4Q4Q49 87654 3210a b c d e f ga b cdef g。
《数字电路与系统设计》第6章习题答案
l ee t h e \1210101…X/Z0/01/0X/Z11…100…6.3对下列原始状态表进行化简： (a)解：1）列隐含表： 2）进行关联比较3）列最小化状态表为：a/1b/0b b/0a/0aX=1X=0N(t)/Z(t)S(t)解：1）画隐含表： 2）进行关联比较： 6.4 试画出用MSI 移存器74194构成8位串行 并行码的转换电路（用3片74194或2片74194和一个D 触发器）。
l ee t-h e \r 91行''' 试分析题图6.6电路，画出状态转移图并说明有无自启动性。
解：激励方程：略 状态方程：略状态转移图 该电路具有自启动性。
6.7 图P6.7为同步加/减可逆二进制计数器，试分析该电路，作出X=0和X=1时的状态转移表。
解：题6.7的状态转移表X Q 4nQ 3nQ 2nQ 1nQ 4n +1Q 3n +1Q 2n +1Q 1n +1Z 0 0 0 0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 0 1 1 1 0 1 1 0 1 0 0 1 1 0 1 1 1 0 0 0 0 1 1 0 0 1 0 1 1 0 0 1 0 1 1 1 0 1 0 0 0 1 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 0 0 0 0 1 0 0 0 0 1 1 1 0 0 0 1 1 1 0 1 1 0 0 0 0 1 1 0 0 1 0 1 0 0 0 1 0 1 0 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 1 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 1 0 0 0 0 1 1 0 0 0 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 1 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 0 0 0 1 1 1 0 0 1 1 0 1 0 1 1 1 0 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1 11 1116.8分析图6.8电路，画出其全状态转移图并说明能否自启动。
数字电子技术题目第六章
数字电子技术题目第六章第六章脉冲波形的变换与产生一．填空题1.用555构成的多谐振荡器如图所示，则其振荡频率为f=Hz，占空比q=2.用555构成的多谐振荡器如图所示，则其振荡频率为f=Hz，占空比q=。
3.用555构成的多谐振荡器如图4所示，其中R1=2kΩ，R2=2kΩ，C=10μF，则其振荡频率为f=Hz，占空比q=4.用555定时器构成的多谐振荡器如图2所示，其中R=80kΩ，C=100μF，则输入信号为(选择“高电平”还是“低电平”)时，灯泡L亮；灯泡亮的时间为秒。
二．简答题&计算题1.已知555定时器组成的单稳态触发器如图4所示，试画出电容器上电压波形vc和输出端vo的波形，并计算暂稳态的脉冲宽度。
其中R=10kΩ，C=10μF，要求写出分析计算过程。
uc2.已知如图4所示555定时器组成的施密特触发器中，VCC=9V，试画出输出端vo的波形，要求写出分析计算过程。
3．已知555定时器组成的单稳态触发器如图7所示，试画出电容器上电压波形vc和输出端vo 的波形，并计算脉冲宽度tw。
其中R=20kΩ，C=10μF，要求写出分析计算过程。
uc4.已知如图8所示555定时器组成的施密特触发器中，VCC=9V，试画出输出端vo的波形，要求写出分析计算过程。
（5分）答案一．填空题4.76,2/32.86,3/523.8,2/3低电平,8.8s二．简答题&计算题1.解：tW=1.1RC=1.1×10×103×10×10-6=0.11s2．解：∵∴∴………2分3.解：tW=1.1RC=1.1×20×103×10×10-6=0.22s4.解：∵∴∴。
数字电子技术基础第四版课后答案6
数字电子技术基础第四版课后答案6第六章脉冲波形的产生和整形[题6.1]用施密特触发器能否寄存1位二值数据，说明理由。
[解]不能，因为施密特触发器不具备记忆功能。
[题6.2]在图P6.2（a）所示的施密特触发器电路中，已知R110k，R230kG1和G2为CMOS反相器，VDD=15Ｖ。
（1）试计算电路的正向阈值电压ＶＴ＋、负向阈值电压ＶＴ－和回差电压△VT。
（2）若将图P6.2（b）给出的电压信号加到P6.2（a）电路的输入端，试画出输出电压的波形。
［解］R11015VT1VRTH1302V10V2(1)R11015VT1VRTH1302V5V2VTVTVT5V(2)见图A6.2。
［题6.3］图P6.3是用ＣMOS反相器接成的压控施密特触发器电路，试分析它的转换电平ＶT+、VT-以及回差电压△ＶT与控制电压ＶCO的关系。
,则根据叠加定理得到[解]设反相器G1输入端电压为IR2//R3R1//R3R1//R2VCO0R1R2//R3R3R1//R2R2R1//R3VTH时，IVT，因而得到（1）在I升高过程中00。
当升至IIIVTHVTR2//R3R1//R2VCOR1R2//R3R3R1//R2R1R1R1R1//R2R1R2//R3VTVTHVCOVTH1RVCORRRR//RR//R32331223 VTH时，IVT，于是可得（2）在I降低过程中0VDD。
当降至I VTHVTR2//R3R1//R3R1//R2VCOVDDR1R2//R3R3R1//R2R2R1//R3 R1//R3R1R2//R3R1//R2VVVCODDTHR3R1//R2R2R1//R3R2//R3VTR1R1R1VTH1RRRVCO323RRVTVTVT21VTH1VDDR2R2（3）（与VCO无关）根据以上分析可知，当Vco变小时，VT+和VT-均增大，但回差电压△VT不变。
[题6.4]在图P6.4施密特触发器电路中，若G1和G2为74LS系列与非门和反相器它们的阈值电压VTH=1.1V，R1=1KΩ，二极管的导通压降VD=0.7V，试计算电路的正向阈值电压VT+、负向阈值电压VT-和回差电压△VT。
数字电子技术习题答案
习题答案第一章数制和码制1．数字信号和模拟信号各有什么特点?答：模拟信号——量值的大小随时间变化是连续的。
数字信号——量值的大小随时间变化是离散的、突变的（存在一个最小数量单位△）。
2．在数字系统中为什么要采用二进制?它有何优点?答：简单、状态数少，可以用二极管、三极管的开关状态来对应二进制的两个数。
3.二进制：0、1；四进制：0、1、2、3；八进制：0、1、2、3、4、5、6、7；十六进制：0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F。
4.(30.25)10=( 11110.01)2=( 1E.4)16。
(3AB6)16=( 0011101010110110)2=(35266)8。
(136.27)10=( 10001000.0100)2=( 88.4)16。
5.B E6.ABCD7.(432.B7)16=( 010*********. 10110111)2=(2062. 556)8。
8.二进制数的1和0代表一个事物的两种不同逻辑状态。
9.在二进制数的前面增加一位符号位。
符号位为0表示正数；符号位为1表示负数。
这种表示法称为原码。
10.正数的反码与原码相同，负数的反码即为它的正数原码连同符号位按位取反。
11.正数的补码与原码相同，负数的补码即为它的反码在最低位加1形成。
12.在二进制数的前面增加一位符号位。
符号位为0表示正数；符号位为1表示负数。
正数的反码、补码与原码相同，负数的反码即为它的正数原码连同符号位按位取反。
负数的补码即为它的反码在最低位加1形成。
补码再补是原码。
13.A:(+1011)2的反码、补码与原码均相同：01011；B: (-1101)2的原码为11101，反码为10010，补码为10011.14.A: (111011)2 的符号位为1，该数为负数，反码为100100，补码为100101. B: (001010)2 的符号位为0，该数为正，故反码、补码与原码均相同：001010.15.两个用补码表示的二进制数相加时，和的符号位是将两个加数的符号位和来自最高有效数字位的进位相加，舍弃产生的进位得到的结果就是和的符号。
数字电路答案第六章
A T V，、-、、/:第六章可编程逻辑器件PLD可编程逻辑器件PLD 是由用户借助计算机和编程设备对集成电路进行编程，使之具有预定的逻辑功能，成为用户设计的ASIC 芯片。
近年来，可编程逻辑器件从芯片密度上、速度上发展相当迅速，已成为集成电路的一个重要分支。
本章要求读者了解PLD 器件的工作原理，掌握用可编程逻辑器件设计数字电路的方法。
为掌握使用电子设计自动化和可编程逻辑器件设计电路系统的后续课程打下良好的基础。
第一节基本知识、重点与难点一、基本知识（一）可编程逻辑器件PLD 基本结构可编程逻辑器件PLD 包括只读存储器ROM 、可编程只读存储器PROM 、可编程逻辑阵列PLA、可编程阵列逻辑PAL、通用阵列逻辑GAL和可擦写编程逻辑器件EPLD等。
它们的组成和工作原理基本相似，其基本结构由与阵列和或阵列构成。
与阵列用来产生有关与项，或阵列把所有与项构成“与或”形式的逻辑函数。
在数字电路中，任何组合逻辑函数均可表示为与或表达式，因而用“与门－或门” 两级电路可实现任何组合电路，又因为任何时序电路是由组合电路加上存储元件（触发器）构成的，因而PLD 的“与或”结构对实现数字电路具有普遍意义。
（二）可编程逻辑器件分类1. 按编程部位分类PLD 有着大致相同的基本结构，根据与阵列和或阵列是否可编程，分为三种基本类型：（1）与阵列固定，或阵列可编程；（2）与或阵列均可编程；（3）与阵列可编程，或阵列固定。
2. 按编程方式分类（1）掩膜编程；（2）熔丝与反熔丝编程；（3）紫外线擦除、电可编程；（4）电擦除、电可编程；（5）在系统编程（Isp）。
（三）高密度可编程逻辑器件HDPLD单片高密度可编程逻辑器件HDPLD（High Density Programmable Logic Device ）芯片内，可以集成成千上万个等效逻辑门，因此在单片高密度可编程逻辑器件内集成数字电路系统成为可能。
HDPLD 器件在结构上仍延续GAL 的结构原理，因而还是电擦写、电编程的EPLD 器件。
《数电》教材习题答案 第6章习题答案
思考题与习题6-1已知图T6-1所示为施密特触发器输入信号u I 的波形，请对应画输出信号u O 的波形。
图T6-16-2 在如图6-14所示的单稳态触发器电路中，已知R=10k Ω、C=0.1μF ，G 1的输出 电阻可忽略不计，试估算输出波形u O 的脉冲宽度。
代入得，脉宽t w=0.7ms6-3图T6-3所示电路是用两个集成单稳态触发器74121构成的脉冲波形变换电路，试计算u O1和u O2输出脉冲的宽度，并画出对应于u I 的u O1和u O2波形。
图T6-3RCt w 7.06-4图T6-4所示电路为可控多谐振荡器，已知tW等于振荡器输出脉冲周期的5倍，请对应u k画u O1和u O2的波形。
图T6-46-5试构成一个如图6-23所示的RC环形振荡器电路，要求振荡器输出信号的频率为1kHZ ，请估算R和C的数值。
若要求振荡频率为1HZ，则R和C又该为多少？解：T≈2.2RC，f=1KHZ，则T=1ms，因此，当f=1KHZ时，RC=0.45ms；当f=1HZ 时，RC=0.45s。
6-6试用555定时器构成一个单稳态电路，要求输出脉冲幅度≥10V，输出脉冲宽度在1-10秒范围内连续可调。
解：根据题意，用555定时器设计得单稳态触发器取R1=22K,R2=18K，分压后输入端电压为6.75V(电源电压为15V），一般的，555定时器得输出高电平不低于其电源电压得90%，因此选15v.则UO输出脉宽t W=1.1RC设C=1000μF,则1≤1.1R×1000×10-6≤ 10 909≤R ≤9K6-7图T6-7是用两个555定时器接成的延迟报警器。
当开关S 断开后，经过一定的延 迟时间后扬声器开始发出声音。
如果在延迟时间内S 重新闭合，扬声器不会发出 声音。
在图中给定的参数下，试求延迟时间的具体数值和扬声器发出声音的频率。
图中的G 1是CMOS 反相器，电源电压为12V 。
电子教案《数字电子技术》(邱寄帆)教学资源 第6章习题及答案
1．下列表达式中不存在竞争冒险的有。
A.Y= +ABB.Y=AB+ C C.Y=AB +AB D.Y=(A+ )A
2．若在编码器中有50个编码对象，则要求输出二进制代码位数为位。
A.5B.6C.10 D.50
3.一个16选一的数据选择器，其地址输入（选择控制输入）端有个。
A.1 B.2C.4 D.16
6-7图T6-7是用两个555定时器接成的延迟报警器。当开关S断开后，经过一定的延迟时间后扬声器开始发出声音。如果在延迟时间内S重新闭合，扬声器不会发出声音。在图中给定的参数下，试求延迟时间的具体数值和扬声器发出声音的频率。图中的G1是CMOS反相器，电源电压为12V。
图T6-7
图T6-3
6-4图T6-4所示电路为可控多谐振荡器，已知tW等于振荡器输出脉冲周期的5倍，请对应uk画uO1和uO2的波形。
图T6-4
6-5试构成一个如图6-23所示的RC环形振荡器电路，要求振荡器输出信号的频率为1kHZ，请估算R和C的数值。若要求振荡频率为1HZ，则R和C又该为多少？
6-6试用555定时器构成一个单稳态电路，要求输出脉冲幅度≥10V，输出脉冲宽度在1~10s范围内连续可调。
A.1B.2C.3D.4E.8
8．在下列逻辑电路中，不是组合逻辑电路的有。
A.译码器B.编码器C.全加器D.寄存器
9．八路数据分配器，其地址输入端有个。
A.1B.2C.3D.4E.8
10．组合逻辑电路消除竞争冒险的方法有。
A.修改逻辑设计B.在输出端接入滤波电容
C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰
A.二进制译码器B.数据选择器C.数值比较器D.七段显示译码器
数字电子技术课后习题答案
ABACBC
BC
A
00 01 11 10
00
1
0
1
11
0
1
0
Y ABC
❖ 3.13某医院有一、二、三、四号病室4间，每室设有 呼叫按钮，同时在护士值班室内对应的装有一号、 二号、三号、四号4个指示灯。
❖ 现要求当一号病室的按钮按下时，无论其它病室的 按钮是否按下，只有一号灯亮。当一号病室的按钮 没有按下而二号病室的按钮按下时，无论三、四号 病室的按钮是否按下，只有二号灯亮。当一、二号 病室的按钮都未按下而三号病室的按钮按下时，无 论四号病室的按钮是否按下，只有三号灯亮。只有 在一、二、三号病室的按钮均未按下四号病室的按 钮时，四号灯才亮。试用优先编码器74148和门电路 设计满足上述控制要求的逻辑电路，给出控制四个 指示灯状态的高、低电平信号。
HP RI/BIN
I0
0/ Z1 0 10 ≥1
I1
1/ Z1 1 11
I2
2/ Z1 2 12 18
YS
I3
3/ Z1 3 13
I4
4/ Z1 4 14
YEX
I5
5/ Z1 5 15
I6
6/ Z1 6 16
I7
7/ Z1 7 17
Y0
V18
Y1
ST
E N
Y2
(b)
74148
(a)引脚图;(b)逻辑符号
A
00 01 11 10
00
0
0
1
11
1
0
1
Y AB BC AC
由于存在AC 项，不存在相切的圈，故无冒险。
❖ 4.1在用或非门组成的基本RS触发器中，已知 输入SD 、RD的波形图如下，试画出输出Q, Q
《数字电子技术》康华光习题解答第6章时序逻辑电路
第六章时序逻辑电路（选择、判断共30题）一、选择题1．同步计数器和异步计数器比较，同步计数器的显著优点是。
A.工作速度高B.触发器利用率高C.电路简单D.不受时钟C P控制。
2．把一个五进制计数器与一个四进制计数器串联可得到进制计数器。
A.4B.5C.9D.203．下列逻辑电路中为时序逻辑电路的是。
A.变量译码器B.加法器C.数码寄存器D.数据选择器4.N个触发器可以构成最大计数长度（进制数）为的计数器。
A.NB.2NC.N2D.2N5.N个触发器可以构成能寄存位二进制数码的寄存器。
A.N-1B.NC.N+1D.2N6．五个D触发器构成环形计数器，其计数长度为。
A.5B.10C.25D.327．同步时序电路和异步时序电路比较，其差异在于后者。
A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关8．一位8421B C D码计数器至少需要个触发器。
A.3B.4C.5D.109.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用级触发器。
A.2B.3C.4D.810．8位移位寄存器，串行输入时经个脉冲后，8位数码全部移入寄存器中。
A.1B.2C.4D.811．用二进制异步计数器从0做加法，计到十进制数178，则最少需要个触发器。
A.2B.6C.7D.8E.1012．某电视机水平-垂直扫描发生器需要一个分频器将31500H Z的脉冲转换为60H Z的脉冲，欲构成此分频器至少需要个触发器。
A.10B.60C.525D.3150013．某移位寄存器的时钟脉冲频率为100K H Z ，欲将存放在该寄存器中的数左移8位，完成该操作需要时间。
A.10μSB.80μSC.100μSD.800m s 14.若用J K 触发器来实现特性方程为，则J K 端的方程为 。
AB Q A Q n 1n +=+A.J =A B ，K = B.J =A B ，K = C.J =，K =A B D.J =，K =A B B A +B A B A +B A 15．要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194来实现，需要 片。
数字电子技术 第六章习题答案
第六章 习题解答6.1. 分析题图P6.1所示电路的功能，列出功能表。
解：图P6.1所示电路的功能表如表6.1所示。
将功能表中各变量数值关系的逻辑函数用对应的“卡诺图”如图6.1所示。
RS 具有约束条件RS ＝0，触发器的逻辑表达式为⎪⎩⎪⎨⎧=+=+0RS Q R S Q n 1n ，根据这一逻辑表达式，P6.1逻辑电路具有基本RS 触发器的逻辑功能，约束条件是SR=0。
6.2同步RS 触发器与基本RS 触发器的主要区别是什么？解：同步RS 触发器与基本RS 触发器的主要区别是基本RS 触发器的RS 输入信号不论任何时刻都是有效的，只要RS 输入的状态组合发生变化，输出Q 的状态跟随发生变化；而同步同步RS 触发器的RS 输入信号只要在CP 时钟脉冲信号有效时段内起作用，只有在这一时段内，输出Q 的状态才跟随RS 输入的状态组合变化而发生变化。
1& & 1QR图 P6.1QR S Q nQ n+1功 能 1 1 1 1 0 1 不用 不用 不允许11 0 0 0 1 0 0 01=+n Q 置0 0 0 1 1 0 1 1 1 11=+n Q 置10 00 00 10 1n n Q Q =+1 保持6.3如图P6.3 (a)所示电路的初始状态为Q =1，R 、S 端和CP 端的信号如图P6.3（b ）所示，画出该同步RS 触发器相应的Q 和Q 端的波形。
解：根据图P6.3 (a)所示电路结构，其功能为同步RS 触发器，电路的特性方程为：⎪⎩⎪⎨⎧=+=+0RS Q R S Q n 1n ，若R=S=1，在CP 时钟脉冲信号为“1”的时段内，触发器的两个输出端的状态均输出“1”，此种情况下，若CP 时钟脉冲信号从“1”状态，跳变为“0”的输入状态，则触发器的两个输出状态为不确定状态。
根据特性方程以及电路的初始状态，作出电路的输出端时序图如图6.3所示。
6.4 主从RS 触发器输入信号的波形如图P6.4（a ）、（b ）所示。
数字电子技术基础第五章、第六章习题参考答案
第五章锁存器和触发器1、Q n 1二S RQ n, SR = O2、Q n, 03、324、TCP J I I I I I I I7、4-13题解图8、D= A 二BCP_ I~I I~I I~I I~I I~LI Iz卄I TH 1D i - I i i1 . I | , __ L,I ■ I ______第六章时序逻辑电路1、 输入信号，原来的状态2、 异3、 n 5、反馈清零、反馈置数扌-6、N乂—LJ UU 仑厂 II ~ 7、状态方程和输出方程：㈣ =A®Q'tZ^AQ&激励方程A =Kq = A &/. =e 0=i 状态方程0：戚；忧"无©土死输出方程Z=AQ1Q0根据状态方程组和输出方程可列出状态表，如表题解6 . 2 . 4所示，状态图如图题解2. 4 所示。
Q - M?； + M V ；* Q ； = + “：14、图题解6.2.4Q；・枫"烟00保持，01右移10左移11并行输入当启动信号端输人一低电平时，使S仁1 ,这时有So= Sl= 1 ,移位寄存器74HC194执行并行输人功能，Q3Q2Q1Q0 = D3D2D1D0 = 1110。
启动信号撤消后，由于Q°= 0,经两级与非门后，使S仁0 ,这时有S1S0= 01 ,寄存器开始执行右移操作。
在移位过程中，因为Q3Q2、Q1、Q0中总有一个为0,因而能够维持S1S0=01状态，使右移操作持续进行下去°其移位情况如图题解6, 5, 1所示。
该电路能按固定的时序输出低电平脉冲，是一个四相时序脉冲产生电路。
-JT AAA TL幺I15、状态方程为儿⑷儿個)X(O24、解：74HC194功能由S1S0控制。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第六章集成触发器
1. 分析图P6.1所示由两个或非门组成的基本触发器，写出真值表，状态转换真值表，特征方程，约束条件，状态转换图及激励表。
图P6.1
解：Array
( 3 )
2.
图P6.2
解：当CP = 0时，Q n+1
＝Q n
3.
( a )
解：
4. 试画出图P6.4
( a ) ( b ) 图P6.4 解：
5. 图P
6.51的表达式，
画出Q
( a ) ( b )
解：（a ）Q 1
(b) Q 2n+1 ＝[J 2Q +K 2Q ]CP ↓
= [(B ⊕C)·2Q ·2Q +22Q •Q A ]CP ↓ = [(A +2Q )2Q ]CP ↓ = [2Q ]CP ↓
6.
( a )
图P6.6 解：
7. 主从JK 触发器的输出波形如图P6.7所示，试画出输出端的工作波形
解：
8. .维持—阻塞D
9. 分别画出图）所示
( a )
解：Q 1n+1 = [J 1Q +K 1Q ]CP ↓ = [
111111Q Q B +BQ +Q Q A +AQ ]CP ↓
= [11BQ +Q A ]CP ↓
Q 2n+1 = [D]CP ↑
= [A ⊕Q 2]CP ↑
10. 试画出图P6.10
( a )
图
解：
11. 试画出图P6.11所示电路Q 1，Q 2的波形，触发器起始状态为0
( a )
解：
12. 试画出图P6.12
( a )
图P6.12
13. 试画出图P6.13
( a )
图P6.13 解：
14. 试画出图P6.14
( a )
Q 1n+1 = [1Q ]CP ↓ Q 2n+1 = [2Q ]1Q ↓ Q 3n+1 = [
32Q Q ＋32Q Q ]1Q ↓
＝[32
Q
⊕Q ]1Q ↓ 根据以上特征方程画波形图。