为提高成品率改善光刻工艺的一些方法讲解

为提高成品率改善光刻工艺的一些方法

作者：伍强詹思诚华虹 NEC 电子有限公司

引言

当最小线宽(Critical Dimension, CD) 和对准精度的变化大到一定程度，成品率将受到影响。在前道(Front-End-of-the-Line, FEOL)，诸如绝缘层和门电路层，最小线宽的变化会影响到晶体管的电学特征，如关闭电流Ioff 和漏极饱和电流Idsat。对0.13微米及以下，由于短通道效应(Short Channel Effect) 变得明显，阈值电压Vt也会随线宽的变化而波动。如果门电路层的线宽偏小，关闭电流会明显变大，使芯片功耗大幅度增加，甚至出故障。对准精度的不高会让漏电流显著增加。在后道(Back-End-of-the-Line, BEOL)，不完美的最小线宽和对准精度的控制会导致接触电阻的升高或者其他可能的工艺问题，如金属线的腐蚀。所以，对如何针对日益缩小的制造线宽在成本允许下提升光刻工艺对最小线宽和对准精度的控制是至关重要的。从180 纳米产品开始，光学近距效应变得显著，其表现在明显的二维效应，如，线端缩短(Line End Shortening)和方角钝化(Corner Rounding)。除了二维的效应之外，在一维，线宽随空间周期的变化会变得对部分相干性(Partial Coherence) 敏感。尽管在0.18 微米，基于一些简单规则的光学近距修正和一些曝光条件的优化已经可以满足对线宽的控制要求，在0.13 微米，更加复杂的基于模型的光学近距修正变的不可缺少。

除了对线宽的控制以外，很多0.18 微米及以下的芯片设计对对准精度的要求也越来越严。不超过60 纳米的对准精度对绝大多数光刻机来讲是轻而易举的。但是40 到50 纳米的对准精度就显得困难许多，而且还有可能受某些工艺，如化学机械抛光

(Chemical-Mechanical Polishing, CMP) 的影响。20 到30 纳米的对准精度将是几乎所有光刻机能达到的极限。在这样紧的规格下，成功的对准将依赖于对准记号的质量.

先进光刻工艺中对线宽的控制

化学增幅光刻胶(Chemically Amplified Resist, CAR) 的使用改变了光刻学。化学增幅，或利用光致酸进行催化反应的引入不仅实现了更好的成像形貌和反应对比度，而且还提高了胶的灵敏度和机器产能[1]。但是尽管这样的扩散可以改善对焦深度(Depth of Focus, DOF) 和图形边缘的粗糙程度，实现这种催化反应所需要的在曝光后的烘烤（俗称后烘）(Post Exposure Bake, PEB)过程中的酸的随机扩散会损伤成像对比度[2]。在0.13 微米及以下工艺，传统上的黑白(Binary)，或者铬-玻璃(Chrome-on-Glass, COG) 掩膜板已经不能满足对门电路的线宽控制要求。透射减幅的相移掩膜板(Attenuated Phase Shifting Mask, Att-PSM) 成为130 纳米和90 纳米工艺的标准配置。在65 纳米节点，甚至透射减幅的相移掩膜板也不能给门电路产生足够的成像对比度。在这种情况下，对160 纳米至200 纳米的空间周期，只有使用193 纳米浸没(Immersion) 光刻技术或者交替相移掩膜板(Alternating Phase Shifting Mask, Alt-PSM) 才能满足对门电路最小线宽控制的

要求。当然，各种相移掩膜板的使用将引入更多的掩膜板制造成本[3]。在这篇文章中，我们将讨论几个可能严重影响最小线宽的因素。

掩膜板误差因子

掩膜板误差因子(Mask Error Factor, MEF) 定义为在硅片上印出的线宽对掩膜板线宽的偏导数。能够影响掩膜板误差因子的因素有曝光条件、光刻胶性能、光刻机透镜像差、后烘温度等。最近五年来文献中曾经有许多对掩膜板误差因子的研究报告[2、4-7]。从这些研究我们看到：空间周期越小或者像对比度越小，掩膜板误差因子越大。对远大于曝光波长的图形，或者在人们常说的线性范围，掩膜板误差因子通常非常接近1。对接近或者小于波长的图形，掩膜板误差因子会显著增加。不过，在以下特殊情况下，掩膜板误差因子会小于1：

使用交替相移掩膜板的线条光刻可以产生显著小于1的掩膜板误差因子[2、6]。这是因为在空间像场分布中的最小光强主要是由临近相位区所产生的180度相位突变产生的。改变相位突变地方的掩膜板上铬线的宽度对线宽影响不大。

掩膜板误差因子在光学近距修正中细小补偿结构附近会显著小于1。这是因为对主要图形的细小改变不能被由衍射而造成分辨率有限的成像系统所敏感识别。

通常对空间上有延伸的图形，诸如线或缝、和接触孔，掩膜板误差因子都等于或大于1。因为掩膜板误差因子的重要性在于它和线宽及掩膜板成本的联系，将它限制在较小的范围变的十分重要。例如，对门电路层，掩膜板误差因子通常被要求控制在1.5以下。

直到最近，取得掩膜板误差因子的数据需要通过数值模拟或者实验测量。对数值模拟，如要达到一定的精确度需要依靠设定模拟参量的经验。如果需要得到掩膜板误差因子在整个参量空间的分布信息，使用这类方法通常会比较慢。其实，对密集线或缝的成像，掩膜板误差因子在理论上有解析的表达式。在空间周期p小于波长l 除以数值孔径NA（p< NA）而且线或缝的宽度相等的特殊条件下，这解析的表达式可以简化，写成如公式>

其中

CD 为硅片上印出的线宽，s 为部分相干参数(0

其中p<3pmin and pmin=l/(2NA), d 是掩膜板上线宽。有了以上的公式，任何工程师可以轻松地得到任意给定的光刻机的性能极限。对孤立的图形，现在还没有找到解析形式的公式，数值模拟将是必需的。在插图1中显示在两种不同的后烘时间长度的掩膜板误差因子的数据。此数据来源于波长为193 纳米和使用交替像移掩膜板的实验[见引文2]。数据用公式（3）进行了拟合，从而得到了等效扩散长度。等效扩散长度在40和60 秒的后烘时间长度分别为27合33 纳米。如果计入热板温度升高和各降低需要几十秒钟，等效后烘时间可以大致估计为70和90 秒，或者7：9。这同等效扩散长度的比例7.4：9 几乎呈正比。这个实验验证了扩散模型的正确性。如果如图1所示的光刻胶用于65纳米门电路的光刻而且空间周期等于180 纳米，让掩膜板误差因子等于或小于1.5所需要光刻胶的等效扩散长度小于或者等于27 纳米。类似结果也可以从使用透射减幅的相移掩膜板和黑白掩膜板的情况中得到。通常为实现在门电路中掩膜板误差因子小于1.5，我们要选用30纳米或者更精密的光刻胶。这正如附图2所显示[见引文8]：90纳米和130 纳米工艺中线和缝光刻中掩膜板误差因子随空间周期的变化