数字逻辑课后答案第七章
数字逻辑(第二版) 华中科技大学出版社(欧阳星明)版数字逻辑答案第七章
习 题 七1. 用4位二进制并行加法器设计一个实现8421码对9求补的逻辑电路。
解答设8421码为B 8B 4B 2B 1 ，其对9的补数为C 8C 4C 2C 1 ,关系如下：相应逻辑电路图如图1所示。
图 12. 用两个4位二进制并行加法器实现2位十进制数8421码到二进制码解答设两位十进制数的8421码为D 80D 40D 20D 10D 8D 4D 2D 1 ，相应二进制数为B 6B 5B 4B 3B 2B 1B 0，则应有B 6B 5B 4B 3B 2B 1B 0 = D 80D 40D 20D 10×1010＋D 8D 4D 2D 1，运算如下：× D 80 1D 40 0 D 20 1 D 10 0 ＋ D 80 D 40 D 80 D 20D 40 D 10 D 8D 20D 4 D 10D 2 D 1B 6B 5B 4 B 3B 2B 1B 0据此，可得到实现预定功能的逻辑电路如图2所示。
图 23. 用4位二进制并行加法器设计一个用8421码表示的1位十进制加法解答分析：由于十进制数采用8421码，因此，二进制并行加法器输入被加数和加数的取值范围为0000～1001（0～9），输出端输出的和是一个二进制数，数的范围为0000～10011(0～19,19=9+9+最低位的进位)。
因为题目要求运算的结果也是D 8 D 10D 2D 10 D 18421码，因此需要将二进制并行加法器输出的二进制数修正为8421码。
设输出的二进制数为FC 4 F 4 F 3 F 2 F 1，修正后的结果为'1'2'3'4'4F F F F FC ，可列出修正函数真值表如表1所示。
根据表1写出控制函数表达式，经简化后可得：据此，可画出逻辑电路图如图3所示。
图34. 用一片3-8线译码器和必要的逻辑门实现下列逻辑函数表达式。
解答假定采用T4138和与非门实现给定函数功能，可将逻辑表达式变换如下：逻辑电路图如图4所示。
数字电子技术课后习题答案
❖ 3.21 用8选1数据选择器74151设计一个组合 逻辑电路。该电路有3三个输入逻辑变量A、B、 C和一个工作状态控制变量M。当M＝0时电路 实现“意见一致”功能（ A、B、C状态一致 时输出为1，否则输出为0），而M＝1时电路 实现“多数表决”功能，即输出与A、B、C中 多数的状态一致。
数字电子技术作业
第一章数字逻辑基础 第二章逻辑门电路 第三章组合逻辑电路 第四章触发器 第五章时序逻辑电路 第六章脉冲波形的产生与整形 第七章半导体存储器 第八章可编程逻辑器件 第九章数/模和模/数转换器
1.12 写出下图所示各逻辑图的输出函数表达式，列 出它们的真值表。
F1 F4
F2
F3
解： F1 AB F2 A B F3 BC
ABACBC
BC
A
00 01 11 10
00
1
0
1
11
0
1
0
Y ABC
❖ 3.13某医院有一、二、三、四号病室4间，每室设有 呼叫按钮，同时在护士值班室内对应的装有一号、 二号、三号、四号4个指示灯。
❖ 现要求当一号病室的按钮按下时，无论其它病室的 按钮是否按下，只有一号灯亮。当一号病室的按钮 没有按下而二号病室的按钮按下时，无论三、四号 病室的按钮是否按下，只有二号灯亮。当一、二号 病室的按钮都未按下而三号病室的按钮按下时，无 论四号病室的按钮是否按下，只有三号灯亮。只有 在一、二、三号病室的按钮均未按下四号病室的按 钮时，四号灯才亮。试用优先编码器74148和门电路 设计满足上述控制要求的逻辑电路，给出控制四个 指示灯状态的高、低电平信号。
Y CBA CB CA CBACB CA
数字电路第七章答案
数字电路第七章答案第七章可编程逻辑器件第一节基本内容一、基本知识点（一）可编程逻辑器件基本结构可编程逻辑器件是70年代发展起来的新型逻辑器件，相继出现了只读存储器、可编程只读存储器、可编程逻辑阵列、可编程阵列逻辑、通用阵列逻辑和可擦写编程逻辑器件等多个品种，它们的组成和工作原理基本相似。
的基本结构由与阵列和或阵列构成。
与阵列用来产生有关与项，或阵列把所有与项构成“与或”形式的逻辑函数。
在数字电路中，任何组合逻辑函数均可表示为与或表达式，因而用“与门－或门”两级电路可实现任何组合电路，又因为任何时序电路是由组合电路加上存储元件（触发器）构成的，因而的“与或”结构对实现数字电路具有普遍意义。
在中，输入电路中为了适应各种输入情况，每一个输入信号都配有一缓冲电路，使其具有足够的驱动能力，同时产生原变量和反变量输出，为与门阵列提供互补信号输入。
输出电路的输出方式有多种，可以由或阵列直接输出，构成组合方式输出，也可以通过寄存器输出，构成时序方式输出。
输出既可以是低电平有效，也可以是高电平有效；既可以直接接外部电路，也可以反馈到输入与阵列，由此可见的输出电路根据不同的可编程逻辑器件有所不同。
（二）可编程逻辑器件分类1.按编程部位分类有着大致相同的基本结构，根据与阵列和或阵列是否可编程，分为三种基本类型：（1）与阵列固定，或阵列可编程（2）与或阵列均可编程（3）与阵列可编程，或阵列固定归纳上述的结构特点，列于表7-1。
表7-1 各种的结构特点2.按编程方式分类（1）掩膜编程（2）熔丝与反熔丝编程（3）紫外线擦除、电可编程（4）电擦除、电可编程（5）在系统编程（）（三）高密度可编程逻辑器件通常衡量可编程逻辑器件芯片的密度是以芯片能容纳等效逻辑门的数量，一般是以2000为界限，即芯片容纳等效逻辑门小于2000门，称它为低密度可编程逻辑器件或简单的可编程逻辑器件（），若大于2000等效逻辑门，称为高密度可编程逻辑器件（）。
数字逻辑第四版华科出版1~7全答案
11
习题课
第 二 章 逻辑代数基础
2.1 假定一个电路中，指示灯F和开关A、B、C的关系为： F = (A+B)C，试画出相应的电路图。
解答：
A
U
B
C
F
精选ppt
12
习题课
2.2 用逻辑代数的公理、定理和规则证明下列表达式。
（1） (AB AC)ABAC
（2） A B A B A B A B 1 （3） A AB A B C C A B C AC B
1.7 将下列十进制数转换成二进制数、八进制数和十六进制 数(精确到小数点后4位)。
（1） 29 （2） 0.27 （3） 33.33
解答： （1） 29 = (11101)2＝(65)8＝(1D)16 （2） 0.27 = (0.0100)2＝(0.21)8＝(0.4 )16
（3）33.33 = (100001.0101)2 = (41.24)8= (41.2508)8= (41.2507)8 = (21.5)16 = (21.547B)16=(21.547A)16
20
习题课
2.7 将下列逻辑函数表示成“最小项之和”及“最大项之 积”形式 。
（1） F (A ,B ,C ,D ) B C D A B AC D B BC （2） F (A ,B ,C ,D )(A B AB )(B D C)D
解答： (1) F (A ,B ,C ,D ) B C D A B AC D B BC
精选ppt
3
习题课
1.4 最简电路是否一定最佳？为什么？
解答： 最简电路并不一定是最佳电路。最佳电路应满足全面的
性能指标和实际应用要求。
精选ppt
4
数字逻辑课后习题答案科学出版社_第五版（DOCX页）
第一章开关理论基础1.将下列十进制数化为二进制数和八进制数十进制二进制八进制49 110001 6153 110101 65127 1111111 177635 1001111011 11737.493 111.1111 7.7479.43 10011001.0110111 231.3342.将下列二进制数转换成十进制数和八进制数二进制十进制八进制1010 10 12111101 61 751011100 92 1340.10011 0.59375 0.46101111 47 5701101 13 153.将下列十进制数转换成8421BCD码1997=0001 1001 1001 011165.312=0110 0101.0011 0001 00103.1416=0011.0001 0100 0001 01100.9475=0.1001 0100 0111 01014.列出真值表，写出X的真值表达式A B C X0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1 X=A BC+A B C+AB C+ABC5.求下列函数的值当A,B,C为0,1,0时：A B+BC=1(A+B+C)(A+B+C)=1(A B+A C)B=1当A,B,C为1,1,0时：A B+BC=0(A+B+C)(A+B+C)=1(A B+A C)B=1当A,B,C为1,0,1时：A B+BC=0(A+B+C)(A+B+C)=1(A B+A C)B=06.用真值表证明下列恒等式(1) (A⊕B)⊕C=A⊕(B⊕C)A B C (A⊕B)⊕C A⊕(B⊕C)0 0 0 0 00 0 1 1 10 1 0 1 10 1 1 0 01 0 0 1 11 0 1 0 01 1 0 0 01 1 1 1 1所以由真值表得证。
（2）A⊕B⊕C=A⊕B⊕CA B C A⊕B⊕C A⊕B⊕C0 0 0 1 10 0 1 0 00 1 0 0 00 1 1 1 11 0 0 0 01 0 1 1 11 1 0 1 11 1 1 0 07.证明下列等式（1）A+A B=A+B证明：左边= A+A B=A(B+B)+A B=AB+A B+A B=AB+A B+AB+A B=A+B=右边(2)ABC+A B C+AB C=AB+AC证明：左边= ABC+A B C+AB C= ABC+A B C+AB C+ABC=AC(B+B)+AB(C+C)=AB+AC=右边（3）EDCCDACBAA)(++++=A+CD+E 证明：左边=EDCCDACBAA)(++++=A+CD+A B C+CD E=A+CD+CD E=A+CD+E=右边（4） C B A C B A B A ++=C B C A B A ++ 证明：左边=C B A C B A B A ++=C B A C AB C B A B A +++)( =C B C A B A ++=右边8.用布尔代数化简下列各逻辑函数表达式 (1) F=A+ABC+A C B +CB+C B = A+BC+C B (2) F ＝(A+B+C )(A+B+C) = (A+B)+C C = A+B(3) F ＝ABC D +ABD+BC D +ABCD+B C = AB+BC+BD (4) F=C AB C B BC A AC +++= BC(5) F=)()()()(B A B A B A B A ++++＝B A 9.将下列函数展开为最小项表达式 (1) F(A,B,C) = Σ(1,4,5,6,7)(2) F(A,B,C,D) = Σ(4,5,6,7,9,12,14) 10.用卡诺图化简下列各式（1）C AB C B BC A AC F +++=0 ABC00 01 11 1011111化简得F=C(2)C B A D A B A D C AB CD B A F++++=111111AB CD 00 01 11 1000011110化简得F=D A B A +（3） F(A,B,C,D)=∑m (0,1,2,5,6,7,8,9,13,14)1111111111AB CD 00 01 11 1000011110化简得F=D BC D C A BC A C B D C ++++(4) F(A,B,C,D)=∑m (0,13,14,15)+∑ϕ(1,2,3,9,10,11)Φ1ΦΦ1ΦΦ1Φ1AB CD 00 01 11 1000011110化简得F=AC AD B A ++11.利用与非门实现下列函数，并画出逻辑图。
数字逻辑随堂练习答案
*数字逻辑o第一章进位计数制o第二章、布尔代数▪第一节、“与”“或”“非”逻辑运算的基本定义▪第二节、布尔代数的基本公式及规则▪第三节、逻辑函数的代数化简法▪第四节、逻辑函数的图解化简法▪第五节、逻辑函数的列表化简法o第三章组合逻辑电路的设计▪第一节、常用门电路▪第二节、半加器和全加器的分析▪第三节译码器的分析▪第四节、其它常用电路分析o第四章组合逻辑函数的设计▪第一节、采用门电路实现组合逻辑电路的设计▪第二节、转化成“与非”“或非”“与或非”形式▪第三节、组合电路设计中几个问题的考虑▪第四节、组合逻辑电路设计举例o第五章大规模集成电路▪第一节、由中规模器件构成的组合逻辑电路▪第二节、由中规模器件构成的组合逻辑电路设计▪第三节、采用只读存贮器实现组合逻辑电路设计▪第四节、组合逻辑电路中的竞争与险象*o第六章时序电路的分析▪第一节、同步时序电路▪第二节、触发器的逻辑符号及外部特性▪第三节、时序电路的状态表和状态图▪第四节、同步时序电路的分析方法o第七章同步时序电路的设计▪第一节、概述▪第二节、形成原始状态表的方法▪第三节、状态化简▪第四节、同步时序电路设计举例▪第五节、状态编码*o第八章异步时序电路的分析和设计▪第一节、脉冲异步电路的分析和设计▪第二节、电平异步电路概述▪第三节、电平异步电路分析▪第四节、电平异步电路的设计▪第五节、时序电路中的竞争与险象*o第九章数字逻辑计算机辅助设计方法▪3 / 205 / 207 / 209 / 2011 / 20A. B. C. D. 参考答案：D13 / 2015 / 2017 / 20。
数字电路和数字电子技术课后答案解析第七章
第七章 时序逻辑电路1.电路如图P7.1所示，列出状态转换表，画出状态转换图和波形图，分析电路功能。
图P7.1 解：（1）写出各级的W.Z 。
D 1=21Q Q ，D 2=Q 1，Z=Q 2CP( 2 ) 列分析表( 3 ) 状态转换表（4）状态转换图和波形图。
Q 2 Q 1 D 2 D 1 Q 2n+1 Q 1n+1 Z 0 0 0 1 0 1 0 0 1 1 0 1 0 0 1 0 0 0 0 0 1 1 1 1 0 1 0 1Q 2 Q 1 Q 2n+1 Q 1n+1 Z 0 0 0 1 0 0 1 1 0 0 1 0 0 0 1 1 1 1 0 1CPCP Q 1 0 Q 1 0Z( b )Q 2 Q 1 /Z( a )01/011/1 10/100/0图7.A1本电路是同步模3计数器。
2. 已知电路状态转换表如表P7.1所示，输入信号波形如图P7.2所示。
若电路的初始状态为Q2Q1 = 00，试画出Q2Q1的波形图（设触发器的下降沿触发）。
解：由状态转换表作出波形图3. 试分析图P7.3所示电路，作出状态转换表及状态转换图，并作出输入信号为0110111110相应的输出波形（设起始状态Q2Q1 = 00）。
( a )表P7.1XQ2 Q10 10001101101/110/010/001/111/110/011/000/1Q2n+1 Q1n+1/ZCPXQ1 0Q2 0Z图P7.2CPXQ1 0Q1 0Z图P7.A2( b )解：（1）写W.Z 列分析表J 1 = XQ 2 1Q Q X K 1 = X( 2 ) 作出状态转换表及状态转换图（3）作出输出波形图：1 根据状态转换表，作出状态的响应序列，设y = Q 2Q 1 X ： 0 1 1 0 1 1 1 1 1 0 y n ： 0 02 1 0 2 13 3 3 y n+1： 0 2 1 0 2 1 3 3 3 0Z ： 1 1 1 1 1 1 1 0 0 12 根据状态响应序列画响应的输出波形。
数字逻辑第七章作业答案
H’·L’·R’
1
IDLE
R R·H’ 1 H’
R1
H
R2
L2
H’(L’+R’) 1
L3 1 H+LR L L·H’·R’ IDLE 1 R3 1 H’(L’+R’) R R·H’·L’ H+LR
H’(L’+R’) 1 L1 H+LR 1 H+L·R H H+LR R1 1H’(L’+R’) LR3
R
7.4
S
Q
S R 0 0 1 1 0 1 0 1
Q QN 维持原态 0 1 1 0 0* 0*
QN
R
Q
7.5
S QN
7.6 利用带有使能端的T触发器和组合逻辑构造D触发 器
D触发器：Q* = D （转移方程） T触发器的特征方程：Q*= EN·Q’ + EN’·Q=ENQ 所以，激励方程：EN = DQ
W’Y’
X’YZ
X’Z’
对A状态，不满足完备性，少了(X+YZ)’ 对B状态，不满足互斥性，多了W’Y’ 对C状态，满足二义性 对D状态，不满足互斥性，多了XY，并且不满足完备性， 少了(X+Y’)’
L2
7.24修改状态图
L3
H’ 1
H’ 1
H
L1
1 L L·H’·R’ H 1 H+L·R H H
H’·L’·R’
R2
Transition list
Q2Q1Q0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 S 转移表达式 S* Q2*Q1*Q0* 0 0 1 1 0 0 0 0 0 0 1 0 0 1 1 0 1 0 H’·L’·R’ IDLE L1 IDLE L·H’·R’ R·H’·L’ R1 H+L·R LR3 H’·(L’+R’) L2 L1 H+LR LR3
习题册答案-《数字逻辑电路(第四版)》-A05-3096
第一章逻辑门电路§1-1 基本门电路一、填空题1.与逻辑；Y=A·B2.或逻辑；Y=A+B3.非逻辑；Y=4.与；或；非二、选择题1. A2. C3. D三、综合题1.2.真值表逻辑函数式Y=ABC§1-2 复合门电路一、填空题1.输入逻辑变量的各种可能取值；相应的函数值排列在一起2.两输入信号在它们；异或门电路3.并；外接电阻R；线与；线与；电平4.高电平；低电平；高阻态二、选择题1. C2. B3. C4. D5. B三、综合题1.2.真值表逻辑表达式Y1=ABY2=Y3==A+B 逻辑符号3.第二章组合逻辑电路§2-1 组合逻辑电路的分析和设计一、填空题1.代数；卡诺图2.n；n；原变量；反变量；一；一3.与或式；1；04.组合逻辑电路；组合电路；时序逻辑电路；时序电路5.该时刻的输入信号；先前的状态二、选择题1. D2. C3. C4. A5. A三、判断题1. ×2. √3. √4. √5. ×6. √四、综合题1.略2.（1）Y=A+B（2）Y=A B+A B(3) Y=ABC+A+B+C+D=A+B+C+D3. (1) Y=A B C+A B C+ A B C + ABC=A C+AC(2) Y=A CD+A B D+AB D+AC D(3) Y=C+A B+ A B4. （a）逻辑函数式Y= Y=AB+A B真值表逻辑功能：相同出1，不同出0 （b）逻辑函数式Y=AB+BC+AC真值表逻辑功能：三人表决器5.状态表逻辑功能：相同出1，不同出0逻辑图1. 6.Y=A ABC+B ABC+C ABC判不一致电路，输入不同，输出为1,；输入相同，输出为0。
§2-2 加法器一、填空题1.加数与被加数；低位产生的进位2.加数与被加数；低位产生的进位3.加法运算二、选择题1. A2. C三、综合题1.略2.略3.§2-3 编码器与比较器一、填空题1. 编码2. 101011；010000113. 十；二；八；十六4. 0；1；逢二进一；10；逢十进一5. 二进制编码器；二—十进制编码器6. 两个数大小或相等7. 高位二、选择题1. A2. B3. C4. B三、综合题1.略2.（1）10111；00100011（2）00011001；19（3）583. （1）三位二进制（2）1,1,0（3）1,1,14.§2-4 译码器与显示器一、填空题1. 编码器；特定含意的二进制代码按其原意；输出信号；电位；解码器2. 二进制译码器；二—十进制译码器；显示译码器3. LED数字显示器；液晶显示器；荧光数码管显示器4. 1.5～3；10mA/段左右5. 共阴极显示译码器；共阳极显示译码器；液晶显示译码器二、选择题1. A；D2. A三、判断题1.√2.×3.×4.√5.√四、综合题七段显示译码器真值表f=D C B A +D C B A +D C B A+D CB A +D C B A +D C B A =D+B A +C A +C B =DB AC AC B§2-5 数据选择器与分配器一、填空题1.多路调制器；一只单刀多掷选择开关；地址输入；数字信息；输出端2.从四路数据中，选择一路进行传输的数据选择器3.地址选择；输出端二、选择题1. D2. A；C三、判断题1. √2. ×四、综合题1.略2. Y=A B D0+A BD1+A B D2+ABD3第三章触发器§3-1 基本RS触发器与同步RS触发器一、填空题1.两个；已转换的稳定状态2.R S+RSQ n;R+S=13. R S Q n+ R S;RS=04.置0；置15.相同；低电平；高电平6.时钟信号CP7.D触发器8.空翻二、选择题1.D2.B3.A4.B5.B6.D三、判断题1. ×2. ×3. √4. ×5. ×6. ×四、综合题1.略2.3.4.5.略§3-2主从触发器与边沿触发器一、填空题1.空翻2.置0、置1、保持、翻转3.Ｄ、J Q n+K Q n4.保持、置1、清0、翻转5.电平、主从6.一次变化7.边沿触发器8.不同、做成9.置0、置1、时钟脉冲二、选择题1.A2.A3.D4.B5.A6.C7.D8.B9.A10.D三、判断题1. √2. ×3. ×4. ×5. √6. ×7. √8. √四、综合题1.2.3.4.略5.略6.§3-3触发器的分类与转换一、填空题1.T、T'2. T Q n+ T Q n、Q n3.1、04. Q n、Q n5. 16. T'7. T8. T'二、选择题1.D2.D3.D4.B5.B三、判断题1. ×2. ×3. ×4. ×四、分析解答题1.2.3.略4.略5.略第四章时序逻辑电路§4-1 寄存器一、填空题1.输入信号；锁存信号2.接收；暂存；传递；数码；移位二、选择题1. C2. B；A三、判断题1. √2. ×3. √四、综合题1.JK触发器构成D触发器，即Q n+1= D。
数字逻辑课程作业答案
数字逻辑课程作业_A交卷时间：2016-05-04 16:55:11 一、单选题1.(4分)如图x1-275A. (A)B. (B)C. (C)D. (D)纠错得分：0知识点：第一章收起解析答案D解析第一章补码2.(4分)以下电路中常用于总线应用的有()A. TSL门B.OC门C. 漏极开路门D.CMOS与非门纠错得分：0知识点：第三章收起解析答案A解析第三章其他类型的TTL与非门电路3.(4分)如果异步二进制计数器的触发器为10个，则计数状态有（）种A. A：20B. B：200C. C：1000D. D：1024纠错得分：0知识点：第九章收起解析答案D解析第九章计数器4.(4分)用n个触发器构成的计数器，可得到的最大计数模是（）A. (A) nB. (B) 2nC. (C) 2nD. (D)2n-1纠错得分：4知识点：第六章收起解析答案C解析第六章触发器电路结构和工作原理5.(4分)如图x1-109A. (A)B. (B)C. (C)D. (D)纠错得分：0知识点：第四章收起解析答案C解析第四章组合逻辑电路的分析6.(4分)如图x1-229A. (A)B. (B)C. (C)D. (D)纠错得分：0知识点：第五章收起解析答案D解析第五章译码器7.(4分)如图x1-218A. (A)B. (B)C. (C)D. (D)纠错得分：0知识点：第十一章收起解析答案C解析第十一章数字系统概述8.(4分)化简如图h-d-1-22A. AB. BC. CD. D纠错得分：0知识点：第三章收起解析答案A解析第三章逻辑代数基础/逻辑函数的化简9.(4分)如图x1-371A. (A)B. (B)C. (C)D. (D)纠错得分：0知识点：第十一章收起解析答案C解析第十一章数字系统概述10.(4分)如图x1-165A. (A)B. (B)C. (C)D. (D)纠错得分：0知识点：第二章收起解析答案D解析第二章逻辑函数表达式的形式和转换方法11.(4分)如图x1-342A. (A)B. (B)C. (C)D. (D)纠错得分：4知识点：第五章收起解析答案C解析第五章数据选择器12.(4分)数字系统工作的特点是具有___ 。
数字逻辑欧阳星明第四版华科出版1~7全答案28086
第 一 章 基本知识
1.1 什么是数字信号？什么是模拟信号？试各举一例。
解答： 在时间上和数值上均作离散变化的物理信号称为离
散信号，离散信号的变化可以用不同的数字反映，所以 又称为数字信号，如学生的成绩单、电路开关等等。
在时间上和数值上均作连续变化的物理信号称为连 续信号，在工程应用中，为了处理和传送方便，通常用 一种连续信号去模拟另一种连续信号，因此习惯将连续 信号称为模拟信号，如温度、压力等等。
6
习题课
（3） (10111.01)2＝1×24＋0×23＋1×22＋1×21＋1×20 ＋ 0×2-1＋1×2-2 ＝16＋4＋2＋1＋0＋0.25 ＝(23.25)10 ＝(27.2)8 ＝(17.4)16
1.7 将下列十进制数转换成二进制数、八进制数和十六进制 数(精确到小数点后4位)。
（1） 29 （2） 0.27 （3） 33.33
解答：
0110 1000 0011 0100 0101.1001
8421码： 0011 0101 0000 0001 0010.0110
十进制： 350
12.6
2421码： 0011 1011 0000 0001 0010.1100
10
习题课
1.12 试用8421码和Gray码分别表示下列各数。
（1） (111110)2
＝64＋32＋16＋0＋4＋0＋1 ＝(117)10 ＝(165)8 ＝(75)16
（2） (0.110101)2 ＝1×2-1＋1×2-2＋0×2-3＋1×2-4 ＋0×2-5＋1×2-6
＝0.5＋0.25＋0＋0.0625＋0＋0.015625
＝(0.828125)10 ＝(0.65)8 ＝(D4)16
数字逻辑_习题七_答案
第七章 课后习题参考答案7.7 试分析图7.44所示的脉冲型异步时序逻辑电路。
答：1、求输出函数和控制函数： J 1=K 1=1, CP 1=CP=1; J 2=K 2=1, CP 2=CP 1·Q 1=Q 1;J 3=K 3=1, CP 3=CP 2·Q 2= Q 1·Q 2;J 4=K 4=1, CP 4=CP 3·Q 3= Q 1·Q 2·Q 3;2、列次态方程 1111111111()n n n n nQ J Q K Q CP Q CP Q +=++=g g122222222212112()n n n n n n n n n nQ J Q K Q CP Q CP Q Q Q Q Q Q +=++=+=⊕g g g 133333333321321321()n n n n n n n n n n n n nQ J Q K Q CP Q CP Q Q Q Q Q Q Q Q Q +=++=+=⊕g g 144444444432133213321()n n n n n n n n n n n n n n n n Q J Q K Q CP Q CP Q Q Q Q Q Q Q Q Q Q Q Q +=++=+=⊕g g4、功能描述：16进制加1计数器。
7.8试分析图7.45所示的脉冲型异步时序逻辑电路。
答：1、求输出函数和控制函数： J 1=K 1=1, CP 1=CP=1;J 2=3Q , K 2=1, CP 2=CP 1·Q 1=Q 1; J 3=32Q Q , K 3=1, CP 3= CP 1·Q 1=Q 1;2、列次态方程 1111111111()n n n n nQ J Q K Q CP Q CP Q +=++=g g12222222232121()n n n n n n n n n Q J Q K Q CP Q CP Q Q Q Q Q +=++=+g g g 13333333332131()n n n n n n n n n Q J Q K Q CP Q CP Q Q Q Q Q +=++=+g g4、功能描述：模5加1计数器。
数字逻辑(第二版) 华中科技大学出版社(欧阳星明)版数字逻辑答案第七章
习 题 七1. 用4位二进制并行加法器设计一个实现8421码对9求补的逻辑电路。
解答设8421码为B 8B 4B 2B 1 ，其对9的补数为C 8C 4C 2C 1 ,关系如下：相应逻辑电路图如图1所示。
图 12. 用两个4位二进制并行加法器实现2位十进制数8421码到二进制码解答设两位十进制数的8421码为D 80D 40D 20D 10D 8D 4D 2D 1 ，相应二进制数为B 6B 5B 4B 3B 2B 1B 0，则应有B 6B 5B 4B 3B 2B 1B 0 = D 80D 40D 20D 10×1010＋D 8D 4D 2D 1，运算如下：× D 80 1D 40 0 D 20 1 D 10 0 ＋ D 80 D 40 D 80 D 20D 40 D 10 D 8D 20D 4 D 10D 2 D 1B 6B 5B 4 B 3B 2B 1B 0据此，可得到实现预定功能的逻辑电路如图2所示。
图 23. 用4位二进制并行加法器设计一个用8421码表示的1位十进制加法解答分析：由于十进制数采用8421码，因此，二进制并行加法器输入被加数和加数的取值范围为0000～1001（0～9），输出端输出的和是一个二进制数，数的范围为0000～10011(0～19,19=9+9+最低位的进位)。
因为题目要求运算的结果也是D 8 D 10D 2D 10 D 18421码，因此需要将二进制并行加法器输出的二进制数修正为8421码。
设输出的二进制数为FC 4 F 4 F 3 F 2 F 1，修正后的结果为'1'2'3'4'4F F F F FC ，可列出修正函数真值表如表1所示。
根据表1写出控制函数表达式，经简化后可得：据此，可画出逻辑电路图如图3所示。
图34. 用一片3-8线译码器和必要的逻辑门实现下列逻辑函数表达式。
解答假定采用T4138和与非门实现给定函数功能，可将逻辑表达式变换如下：逻辑电路图如图4所示。
数字电子技术基础课后习题答案第7章习题答案
题7.1.1 可编程阵列逻辑（PAL）由、和组成。
答：输入缓冲器、与阵列、或阵列输出题7.1.2 通用阵列逻辑（GAL）由、和组成。
答：输入缓冲器、与阵列、或阵列输出逻辑宏单元题7.1.3 可编程阵列逻辑（PAL）可组成种典型的输出组态。
（A）2 （B）3 （C）4 （D）5答：C题7.1.4 通用阵列逻辑（GAL）的输出逻辑宏单元可组成种典型的输出组态。
（A）2 （B）3 （C）4 （D）5答：D题7.1.5 在系统编程器件（isp）和早期的EEPROM在编程方面，前者脱离了束缚。
（A）软件平台（B）编程器（C）电源（D）刷新电路答：B题7.1.6 单片通用阵列逻辑（GAL）的输出逻辑宏单元编程为寄存器组态时，只能应用在场合。
（A）同步时序电路（B）异步时序电路（C）复位电路（D）移位寄存器答：A、D题7.2.1 在系统可编程逻辑器件采用编程单元。
（A）E2CMOS （B）熔丝（C）SRAM （D）隧道型浮栅单元答：A题7.2.2 EPM7000S系列提供的共享乘积项有和。
（A）共享扩展（B）并联扩展（C）串联扩展（D）缓冲扩展答A、B题7.2.3 输入输出单元即可以编程为输入或输出，还可以编程为。
答：双向题7.2.4 编程I/O控制块输出缓冲器的输出电压摆率，可提供较高的。
（A）克服毛刺（B）并联扩展（C）转换速度（D）减低功耗答：C题7.2.5 ispLSI1000系列的ORP可提供GLB到IOC的信号。
（A）输入（B）中间（C）输出（D）时钟答：C题7.2.6 CPLD具有较高的性能，并具有如下特点。
（A）单片多系统（B）异步时序电路（C）动态刷新（D）丰富的查找表8081题7.3.1 现场可编程门阵列（FPGA ）静态时无 ，称之为 。
(A) 功耗 (B) 电流(C) 零功耗器件 (D) 有源器件答：A 、C题7.3.2 CPLD 的信号通路固定，系统速度可以 。
FPGA 的内连线是分布在逻辑单元周围，而且编程的种类和编程点很多，使布线相当灵活，但在系统速度方面低于 。
《数字逻辑设计》第7章 数据选择器及译码器
P1
P2
P9
P3
P8
Gnd P4
P7 P6
P5
扩展
W=(P8•P9)’ Y=(P2•P3•P6•P7)’
X=(P4•P5•P6•P7)’ Z=(P1•P3•P5•P7•P9)’
X
Y
Z
&
&
&
&
1. 二进制编码器——例：4线-2线编码器
Example
4:2编码器
计算机配有四个外部设备：声卡(A0),硬盘驱动器 (A1),鼠标(A2),网卡(A3)，B0、B1为编码输出。
g
CD
AB 00 01 11 10 00 1 1 0 0 01 0 0 1 0 11 × × × × 10 0 0 × ×
g=A+CD+BC+BC
编码器（Encoders）
编码器——
♦ 特点：多输入、多输出的组合逻辑电路 ♦ 功能：将二进制码按照一定规律编排，使其具有特定含义
（如：8421BCD码用1000 代表数字8），与译码器互逆。
0 1 0 0 0 1 1 001 1 4
0 1 0 1 1 0 1 101 1 5
0 1 1 0 1 0 1 111 1 6
0 1 1 1 1 1 1 000 0 7
1 0 0 0 1 1 1 111 1 8
1 0 0 1 1 1 1 101 1 9
七段数码管
f g COM a b
a
f
b
g
e
c
d
e d COM c
A1
A0
典型应用——实现常规逻辑函数
A
D0
D1
D2
数字逻辑设计第七章(2)D锁存器
RD DOUT[3:0]
Xi Yi Ci
X Y
S
CI CO
锁存器的应用
Si Ci+1
串行输入、串行输出 注意：时钟同步
QD Q C CLK
Xi Yi
时钟控制
再谈串行输入 加法器的实现
Ci
暂存
XY CI CO
S
Si
Ci+1
9
触发器
只在时钟信号的边沿改变其输出状态
正边沿 上升沿
负边沿 下降沿
CLK
Q
15
D锁存器 ——电平有效 D触发器 —— 边沿有效
触发器的应用
利用触发器作为移位寄存器（图1）
思考：能否将触发 器改为锁存器(图2) D
F/F
F/F
D Q Q1 D Q Q
CLK Q
CLK Q
D CLK
Q1 Q
16
CLK D
CLK
（图1）
latch
latch
Q1
DQ
DQ Q
CQ
CQ
（图1）
D触发器的定时参数
QQn+*1==SS++RR’’··QQ
Q —— 当前状态（原态、现态）
Q* —— 下一状态（新态、次态）
S·R = 0（约束条件）
31
J K C
C J K Qm Q
32
SQ
SQ
C 主 Qm C 从
RQ
RQ
逻辑符号 Q
JQ QL C
KQ
1 箝位
功能表
C=1期间，
JK Q
0 1
J的变化只引起 Qm改变一次
CLK=1时， 主锁存器不工作，Qm 保持不变 从锁存器工作，将 Qm 传送到输出端
数字逻辑设计习题(7、8章)答案
第七章 存储器和可编程器件7—1 填空1．半导体存储器按功能分有＿RAM ＿＿和＿＿ROM ＿两种。
2．ROM 主要由＿＿存储矩阵＿＿＿＿和＿＿地址译码器＿＿＿＿和输出缓冲器三部分组成，按照工作方式的不同进行分类，ROM 可分为＿MROM ＿＿、＿PROM ＿＿和＿EPROM ＿＿三种。
3．某EPROM 有位8数据线，13位地址线，则其存储容量为＿8K ×8b ＿＿。
4．随机存储器按照存储原理可以分为_____SRAM ______和___DRAM ________，其中______DRAM_____由于具有“漏电”特性，因此需要进行_____刷新______操作。
7—2 图7.2是16⨯4位ROM ，3A 2A 1A 0A 为地址输入，3D 2D 1D 0D 为数据输出，试分别写出3D 2D 1D 0D 的逻辑表达∑=)15,10,6,2(3m D ∑=)15,12,11,8,7,4,3(2m D ∑=)12,9,6,3,0(1m D ∑=)14,13,12,11,8,7,6,5,2,0(0m D7—3 由一个三位二进制加法计数器和一个ROM 构成的电路如图7.3（a ）所式。
1. 写出输出1F 2F 3F 的表达式；2. 画出CP 作用下1F 2F 3F 的波形（计数器的初态为“0”）。
答：∑=)5,4,2,1(1m F ∑=)6,5,3(2m F∑=)6,5,4,2,1,0(3m F2、波形如图所示。
注意：F 为组合逻辑。
A A A A 3210图7.2123F F F 图7.3（a ）123F F F 图7.3（a ）图7.3（b ）W 7第8章 脉冲波形的产生及整形8-1 图8.1（a ）为由555定时器和D 触发器构成的电路，请问： 1. 555定时器构成的是哪种脉冲电路？ 2. 在图（b ）中画出C U O1U O2U 的波形； 3. 计算O1U O2U 的频率；4. 如果在555定时器的第5脚接入4V 的电压源，则O1U 的频率将为多少？答：1、该电路为多谐振荡器。
数字逻辑课后答案
F = ABC + ABC
= (A + B + C)(A + B + C )
10
1
0
1
1
F的卡诺图 的卡诺图 ABC
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第2章习题 章习题 2.8用卡诺图化简法求出最简与-或表达式和最简或-与表达式。 ⑵ F(A, B, C, D ) = BC + D + D(B + C )⋅ (AD + B) 解： 画出逻辑函数的卡诺图。 先转换成与或表达式
Y2 = B Y2 = A
EN = 1 门2、4打开 Y1 = B
A B EN Y1 Y2
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第3章习题 章习题 3.13 在图3.65(a)所示的D触发器电 路中，若输入端D的波形如图 3.66(b) 所示，试画出输出端Q的波 形（设触发器初态为0）。 解： 触发器初态为0 在CP=1期间， Qn+1=D Q CP D
F = (A + B)(A + C)(C + D )(B + D )
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第2章习题 章习题 2.9用卡诺图判断函数F(A,B,C,D)和G(A,B,C,D) 之间的关系。
F(A, B, C, D ) = BD + A D + CD + ACD G (A, B, C, D ) = BD + CD + ACD + ABD
⊕ ⊕⊕⊕ ⊕
⊕ ⊕⊕⊕ ⊕⊕
⑵ (1100110)2 = 64+32+4+2 = (102)10 = (0001 0000 0010)8421码 (1100110)2 =( 1010101 )格雷码 ?
《数字逻辑》第7章习题答案
1
n+1Q n+1Q n+1Q n+1 Q3 2 1 0 nQ n Q1 0 nQ n 00 Q3 2 0 1 1110 1100 1000
01 0000
11 0001
10
0111
Q3n+1 Q1n Q0n ；
n+1 Q2 Q3n ；
n Q1n+1 Q2 ；
Q1n+1 Q1n
(2) 由状态方程写驱动方程。
3
驱动方程为：
J e Qgn , K e 1 J f K f 1 n J Qe Q nf , K g 1 g
状态方程为：
n 1 n Q e Qn g Q e n 1 n Q f Q f n 1 n n Q Qe Q f Qn g g
n 1 n Qb Qan Qb Qcn Qan Qcn
表 7.2
0 5
(2)．该电路构成的是六进制的计数器。 【7-3】解： 状态转换表如表 7-3 所示。
1 4
图 7.2
2 3
7
6
通过次态卡诺图如图 7-3 所示，可以得到 JK 触发器的驱动方程式。
表 7-3
Q2 0 0 0 0 1 0
D3 Q1n Q0n ；
D2 Q3n ；
n D1 Q2 ；
D0 Q1n
(3) 验证自启动，画完整状态转换图。 电路可自启动。
(4) 电路图如图 7-5 所示。
Q3 Q2 Q1 Q0
1D
C1
1D
C1
1D
C1
1D
C1
CP
图 7-5 2
【7-6】解：波形图如图 7.6 所示。
数字逻辑第四版答案欧阳星明
数字逻辑第四版答案欧阳星明【篇一：第七章数字逻辑】t>7.1 概述在计算机控制系统与智能化仪表中，用数字方法处理模拟信号时，必须先将模拟量转换成数字量。
这是因为在计算机控制系统和智能化仪表中，被测物理量如温度、压力、流量、位移、速度等都是模拟量，而这些数字系统只能接收数字量，所以，必须首先把传感器（有时需要通过变换器）输出的物理量转化成数字量，然后再送到数字系统进行数据处理，以便实现控制或进行显示。
同样，在数字通信和遥测技术中，发送端也要把模拟量变成数字量的形式，以便发送出去。
能够把模拟量转变为数字量的器件叫模拟-数字转换器（简称a/d转换器）。
反过来，计算机控制系统处理后的数字量输出一般不能直接用以控制执行机构，还必须把数字量转变成模拟量；数字通信系统也需在接收端把数字量还原成模拟量。
这些都必须由数字-模拟转换器（简称d/a转换器）来完成。
可见，a/d转换器和d/a转换器是计算机应用于自动化生产过程的必须器件，也是智能仪表和数字通信系统中不可少的器件。
d/a转换器和a/d转换器中的模拟量在电路中多以电流或电压的形式出现，因此转换器的类型很多，这里只介绍典型的数字-电压转换器和电压-数字转换器。
由于a/d转换是在d/a转换的基础上实现的，所以先讨论d/a转换器。
d/a转换器的一般结构如图7-1所示。
图中数据锁存器用来暂时存放输入的数字信号。
n位锁存器的并行输出分别控制n个电子开关的工作状态。
通过电子开关，将参考电压按权关系加到电阻解码网络。
并非所有的d/a转换器都具有这几个部分，但虚框内的部分是必不少的。
现在我们来讨论如何把一个二进制的数值d转换成一个模拟电压uo，这是d/a转换的典型问题。
一种简单的解决方法是，用二进制数的每一位数码按权大小产生一个电压，此电n-1压的值正比于对应位码的权值。
例如，位dn-1=1时产生电压2k伏、dn-1=0时产生电压0n-1n-2图7-2中，因in?1?in?2dn?1vr?rn?1dv?n?2rrn?2??dvi0?0r?d0?r0ifu??0rfin-1+in以上各式联立得，rfu0???vr?(dn?1?2n?1?dn?2?2n?2?????d0?20)r从上式可见，输出模拟电压uo的大小与输入二进制数的大小成正比，实现了数字量到模拟量的转换。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
W : D0 = D1 = 0, D2 = CD, D3 = 1 X : D0 = 0, D1 = CD, D2 = CD, D3 = 0 Y : D0 = 0, D1 = D2 = C ⊕ D, D3 = 0 Z : D0 = 0, D1 = D2 = D, D3 = 1
由真值表可得：
P(A,B,C, D) = ∑ m(0,3,12,15)
假定采用74LS154和与非门实现给定函数功能，可画出逻辑电路图如图5
所示。
图5
6. 当优先编码器74LS148的Is接0，输入I7I6I5I4I3I2I1I0 =11010001 时，输出为什么状态?
解答
QCQBQA=010(编码I5), QEX=0(编码群输出端，允许编码且有信号输入时为 0), QS=1(允许输出端，允许编码且有信号输入时为1)。
D80 D40 D20 D10
D80 D40 D20 D10
＋
D8 D4 D2 D1
B6 B5 B4 B3 B2 B1 B0
据此，可得到实现预定功能的逻辑电路如图2所示。
B6 B5 B4 B3
B2 B1 B0
T693 0
D40 D40 0 D80 0
T693 0
D80 D20
D20 D4
D10 D10
0
0000000000
0
1
0000100001
0
2
0001000010
0
3
0001100011
0
4
0010000100
0
5
0010100101
0
6
0011000110
0
7
0011100111
0
8
0100001000
0
9
0100101001
0
10
0101010000
1
11
0101110001
1
12
0110010010
逻辑电路图如图4所示。
图4
5. 用一片4-16线译码器和适当的逻辑门设计一个1位十进制数2421 码的奇偶位产生电路(假定采用奇检验)。
解答
设2421码为ABCD, 奇偶检验位为P,根据题意可列出真值表如表2所示。 表2
ABCD P ABCD P 0000 1 1011 0 0001 0 1100 1 0010 0 1101 0 0011 1 1110 0 0100 0 1111 1
习题七
1. 用4位二进制并行加法器设计一个实现8421码对9求补的逻辑电 路。 解答 设8421码为B8B4B2B1 ，其对9的补数为C8C4C2C1 ,关系如下：
C8C4C2C1 = 1001 − B8B4B2B1 = 1001 − B8 B4 B2 B1 + 1
相应逻辑电路图如图1所示。
图1 2. 用两个4位二进制并行加法器实现2位十进制数8421码到二进制码
是8421码，因此需要将二进制并行加法器输出的二进制数修正为8421码。设输出
的二进制数为FC4
F4
F3
F2
F1，修正后的结果为
FC
' 4
F4'
F3'
F2'
F1'
，可列出修正
函数真值表如表1所示。
表1
十进制数
输入
输出
修正控制
N
FC4 F4 F3 F2 F1 FC F′4 F′3 F′2 F′1
C
′
1
13
0110110011
1
14
0111010100
1
15
0111110101
1
16
1000010110
1
17
1000110111
1
18
1001011000
1
19
1001111001
1
根据表1写出控制函数表达式，经简化后可得：
C = FC4 + F4F3 + F4F2 = FC4 ⋅ F4F3 ⋅ F4F2
0
9
0
10
0
11
0
12
0
13
0
14
0
15
0
16
1
17
1
18
1
19
1
表1
输入
F4
F3
F2
000
000
001
001
010
010
011
011
100
100
101
101
110
110
111
111
000
000
001
001
输出
修正控制
F1 FC′ F′4 F′3 F′2 F′1
C
000000
0
100001
0
000010
的转换。 解答 设两位十进制数的8421码为D80D40D20D10D8D4D2D1 ，相应二进制数 为 B6B5B4B3B2B1B0 ， 则 应 有 B6B5B4B3B2B1B0 = D80D40D20D10 × 1010 ＋ D8D4D2D1，运算如下：
D80 D40 D20 D10
×
1010
控制逻辑门组成，可以构成双缓冲、单缓冲和直通三种工作方式。
工作方式选择受控制信号 CS, ILE , WR1 , WR 2 , XFER 的控制。 双缓冲方式：首先在 CS , ILE , WR1 控制下将数据锁存到输入寄
存器，然后在 XFER, WR 2 控制下将输入寄存器中数 据锁存到DAC寄存器。
路较复杂，一般分辨率较低；逐次比较型速度较快，精度高；双积 分型精度高、抗干扰能力强，但速度较慢。 18. ADC0809如何实现对8路模拟量输入的选择?当它与微机连接时是
否要外加三态缓冲器? 解答
ADC0809由3根地址选择线实现对8路模拟量输入的选择。由于 ADC0809内部带有三态输出缓冲器，所以当它与微机连接时不需要 外加三态缓冲器。
单缓冲方式：令输入寄存器和DAC寄存器中的一个处于受控状态，
另一个处于直通状态。
直通方式：令输入寄存器和DAC寄存器中均处于直通状态。
17. 常见集成A/D转换器按转换方法的不同可分成哪几种类型?各有 何特点?
解答 集成A/D转换器按转换方法的不同可分成并行比较型、逐次比
较型和双积分型几种类型。并行比较型转换速度高，但由于内部线
据此，可画出逻辑电路图如图3所示。
图3 4. 用一片3-8线译码器和必要的逻辑门实现下列逻辑函数表达式。
F1 = AC + ABC F2 = A + B F3 = AB + AB
解答 假定采用T4138和与非门实现给定函数功能，可将逻辑表达式
变换如下：
∑ F1 = AC + ABC = m(0,2,6) = m0 ⋅ m2 ⋅ m6 ∑ F2 = A + B = m(0,1,2,3,6,7) = m0 ⋅ m1 ⋅ m2 ⋅ m3 ⋅ m6 ⋅ m7 ∑ F3 = AB + AB = m(0,1,6,7) = m0 ⋅ m1 ⋅ m6 ⋅ m7
= FC4 ⋅ F4F3 ⋅ F4F2
据此，可画出逻辑电路图如图3所示。 图3
7. 试用4路数据选择器实现余3码到8421码的转换。 解答 假定用ABCD表示余3码，WXYZ表示8421码，并选择A、B作为选择变量，可求出各4路 数据选择器的数据输入端分别为：
W : D0 = D1 = 0, D2 = CD, D3 = 1 X : D0 = 0, D1 = CD, D2 = CD, D3 = 0 Y : D0 = 0, D1 = D2 = C ⊕ D, D3 = 0 Z : D0 = 0, D1 = D2 = D, D3 = 101000110
000100
0
100101
0
000110
0
100111
0
001000
0
101001
0
010000
1
110001
1
010010
1
110011
1
010100
1
110101
1
010110
1
110111
1
011000
1
111001
1
C = FC4 + F4F3 + F4F2
根据表1写出控制函数表达式，经简化后可得：
用4个四路数据选择器和4个逻辑门构造出该代码转换电路，逻辑图如图6所 示。
图6
8. 当4路选择器的选择控制变量A1、A0接变量A、B，数据输入端D0、
D1、D2、D3依次接 C 、0、0、C时，电路实现何功能?
解答
输出函数表达式如下：
W = A ⋅ B ⋅ C + ABC
电路实现三变量“一致性”检测功能。
设计出该序列发生器的逻辑电路图如图8所示。
图8
11. 在图9所示电路中，若取R1=2R2 ,请问输出矩形波的占空比为多 少?
图9 解答
2R2 + R2 = 3R2 = 3 2R2 + 2R2 4R2 4
12. 分析图10所示由定时器5G555构成的多谐振荡器。
图10
（1）计算其振荡周期；
（2）若要产生占空比为50%的方波，R1和R2的取值关系如何?
所示。 表3
CP
Q0Q1Q2 F(DR)