modelsim实验03_四选一选择器仿真实验分析

一、程序源码+注释分析

module selector41(data_in,data_out,select);

input [3:0] data_in; //定义输入

output data_out; //定义输出

input [1:0] select; //定义输入一个选择控制信号

reg data_out; //将输出定义为寄存器型变量，表示过程块语句always内的指定信号

always @(data_in or select) begin //电平触发（输入信号发生电平变化时，执行always块中语句）

case(select)//根据两位选择控制信号，将选定的输入信号送到输出端

2'b00:data_out=data_in[0];

2'b01:data_out=data_in[1];

2'b10:data_out=data_in[2];

2'b11:data_out=data_in[3];

default:data_out=2'bxx;

endcase

end

endmodule

二、测试文件源码+注释分析

`timescale 1 ns/10 ps

module selector41_tb; //测试文件，即在仿真软件中以编程文件的方式，给定对应程序文件的输入信号和控制信号

reg [0:3] data_in_tb;

wire data_out_tb;

reg [1:0] select_tb;

selector41 t1(data_in_tb,data_out_tb,select_tb); //调用需要测试的程序文件，此处括号内给的变量，顺序要求和调用的程序处定义的变量的顺序一致

initial begin

select_tb=0;

data_in_tb=0;

#20 data_in_tb={$random}%16;//产生一个0~15的二进制随机数作为输入信号

#50 select_tb=0;

#50 select_tb=1;

#50 select_tb=2;

#50 select_tb=3;

#50 $finish();

end

endmodule

三、下图为仿真实验结果