校园智能打铃系统的设计

clk ：
总时钟信号
reset ： 复位信号
is_en ： 手动暂停，
输出变量：
ring
响铃信号
smg_out; 数码管显示时间
smg_en; 数码管的使能信号
八、方案论证
• 方案1：基于Verilog HDL原理实现
• 方案2：基于单片机原理实现
• 确定选择方案1，理由是对单片机不了 解，基于方案一便于在电脑和试验箱 上进行验证，故选择方案一
parameter smg_xiaoying=4'b1111; //让数码管消影
reg [7:0]smg_data[9:0]; //将4位1转换成数码管的8位1.
initial
begin
smg_data[0]=8'h03;
//数码管的编码，对应数字0-9
smg_data[1]=8'h9f;
smg_data[2]=8'h25;
reg [9:0]count_1s;
reg clk_ge;
//300ms计时
always@(posedge clk or negedge reset)
begin
if(!reset)
begin
count_1s<=0;
clk_ge<=0;
end
else
if(is_en&&count_1s==t1s)
begin
题目：校园智能打铃系统的设计
一、大作业摘要
• 本设计利用Altera公司的开发软件Quartus II 平台，采用Verilog硬件描述语言编程的设计 方法，设计系统核心电路的硬件程序，在 Quartus II软件平台上进行编译和电路仿真， 最后生成的目标文件下载到实验台内的FPGA芯 片以实现该系统，并在实验台上对设计进行了 验证。最终实现控制校园按时打铃，分为上下 午上课下课铃声，带有午休时间。
reg [3:0]ge;
else
reg clk_shi;
//计时器的个位显示begin
//总时钟信号
input reset;
//复位信号
input is_en;
//手动暂停，0-暂停计时，1-计时
output ring;
//响铃信号，响铃时为0，不响时为1
output [7:0]smg_out; //数码管的8个段码
output [3:0]smg_en; //数码管的使能信号
parameter t1ms=50000; //计时1ms，50Mhz时钟下,,,,(1/50M乘上t1ms=0.001)
count_1s<=0;
clk_ge<=1;
end
else if(is_en&&count_1ms==t1ms) begin count_1s<=count_1s+1'b1; clk_ge<=0; end else if(!is_en) begin count_1s<=0; clk_ge<=0; end end
设计工具为可编程逻辑器件实验开发系 统和计算机，通过相关开发软件，自动 完成电 子系统的设计，最终形成集成 电子系统或专用集成芯片 。
经过一学期Verilog语言的学习，为了加 深对这门语言的理解与应用，通过几个 星期的课程设计，利用自己所学的知识 和各种相关文献的查询，选择了校园智 能打铃系统的设计，写出相应的程序后 ，利用Quartus进行调试、仿真，发现并 改正错误，并记仿真成功后的功能仿真 图和时序仿真图。
四、确定输入和输出变量
• 输入变量 clk ，reset ，is_en
输出变量 ring ，smg_out，smg_en
五、确定输入状态
• 程序开始时内部计时显示在共阳数码管上，
• 初始状态 ： 8点开始计时打铃。
•
打铃下课
•
午休
•
17点20放学电源关闭
七、输入和输出变量对应部件说明
输入变量：
smg_data[3]=8'h0d;
smg_data[4]=8'h99;
smg_data[5]=8'h49;
smg_data[6]=8'h41;
smg_data[7]=8'h1f;
smg_data[8]=8'h01;
smg_data[9]=8'h09;
end
reg [15:0] count_1ms; //1ms计时 always@(posedge clk or negedge reset) begin if(!reset) count_1ms<=0; else if(is_en&&count_1ms==t1ms) count_1ms<=0; else if(is_en) count_1ms<=count_1ms+1'b1; else if(!is_en) count_1ms<=0; end
二、设计的背景、目的和意义
• 背景：现代电子设计技术的核心是 EDA(Electronic Design Automation)技术，即 电子设计自动化。它是现代电子信息工程领域中 的一门新技术，提供了一种基于计算机和信息技 术为一体的电子系统设计方法。它的发展和推广
极大地推动了电子工业的发展，并成为电子工 业中不可缺少的一项主要技术。该技术的 系统逻辑描述主要表达方式为硬件描述语 言，设计载体为大规模可编程逻辑器件，
九、状态机设计（状态转换图）
stage1：电源开启 stage4：打铃午休
stage2：打铃上课 stage5：电源关闭
stage3：打铃下课
十、状态机设计（状态编码）
module ring(clk,reset,is_en,smg_out,smg_en,ring);
//4位共阳数码管
input clk;
三、设计任务及要求
在早晨8点电源自动开启，并打铃进行 上课，上课时间设定为50分钟，打铃 下课，下课时间为10分钟，打铃进行 第二节课 ，如此反复，11点50下课， 进行午休，午休时间为100分钟，13 点30进行下午的课程，直至17点20下 课放学 ，电源自动关闭，内部自动s=100; //计时300ms,50Mhz时钟下
parameter smg_en1=4'b0111; //使能数码管1
parameter smg_en2=4'b1011; //使能数码管1
parameter smg_en3=4'b1101; //使能数码管1
parameter smg_en4=4'b1110; //使能数码管1