Cortex-M系列处理器指令集_指令集特性比较总结
cortex-m23 汇编指令
文章主题：深度解析Cortex-M23汇编指令1. 前言在嵌入式系统中，Cortex-M23处理器是一种常见的微控制器核心。
其汇编指令集对于嵌入式开发非常重要，因此本文将深入探讨Cortex-M23汇编指令的相关知识。
2. Cortex-M23简介Cortex-M23是ARM旗下针对低功耗、对安全性要求较高的嵌入式应用而设计的处理器核心。
其指令集对嵌入式系统的性能和功耗起着关键作用。
3. 汇编指令的基本概念汇编指令是机器语言的助记符，是一种低级别的程序设计语言。
了解汇编指令的基本概念对理解Cortex-M23的汇编指令非常重要。
4. Cortex-M23的指令集架构Cortex-M23的指令集架构是非常精简且高效的，包括基本指令、扩展指令和特权指令等部分，这些指令的灵活运用对于优化代码效率有着重要的意义。
5. 常用的Cortex-M23汇编指令在嵌入式开发中，一些常用的Cortex-M23汇编指令如加载存储指令、分支跳转指令、逻辑运算指令等都是必须掌握的内容。
6. 汇编指令的应用场景汇编指令在嵌入式系统的应用场景非常广泛，包括中断处理、设备驱动程序、嵌入式操作系统等，了解其应用场景有助于更好地理解汇编指令的作用与价值。
7. 个人见解与结语通过对Cortex-M23汇编指令的深入探讨，我对其在嵌入式系统中的重要性有了更深入的理解，同时也认识到了其对系统性能和功耗的影响。
对于嵌入式开发者来说，熟练掌握Cortex-M23汇编指令将极大地提高开发效率，同时也有助于优化系统性能。
结语：通过本文的阐述，相信您对Cortex-M23汇编指令有了更加全面、深刻和灵活的理解。
希望本文能为您在嵌入式开发领域的学习和工作带来一些启发与帮助。
8. Cortex-M23汇编指令的优化和性能提升在嵌入式系统中，优化Cortex-M23汇编指令的编程方式可以极大地提高系统性能。
通过合理选择指令和编写高效的汇编代码，可以减少系统的功耗和延迟，从而提高系统的响应速度和效率。
Cortex系列M1、M2、M3、M4对比只是分享
Cortex-M 系列针对成本和功耗敏感的MCU 和 终端应用（如智能测量、人机接口设备、汽车和 工业控制系统、大型家用电器、消费性产品和医 疗器械）的混合信号设备进行过优化。
.比较Cortex-M 处理器Cortex-M 系列是适用于具有不同的成本、功耗和性能的一系列易于使用的兼容嵌入式设备 （如微控制器（MCU ））的理想解决方案。
每个处理器都针对十分广泛的嵌入式应用范围提供 最佳权衡取舍。
关于Cortex-M4与Cortex-M3的区别，：M4不是用来取代M3的，它只是多了浮点运算功能。
如果 你不需要浮点DSP, M3就足够了"8/16位”应用“8/16位”应用"16/32位”应用“32位/DSC ”应用低成本和简单性低成本，最佳能效高性能，通用有效的数字信号控制20-50M 工作频率20-50M 工作频率32-100M 工作频率80-204M 工作频率冯诺依曼结冯诺依曼结哈佛结哈佛结构构构构Cortex-M 系列处理器都是二进制向上兼容的，这使得软件重用以及从一个Cortex-M 处理器 无缝发展到另一个成为可能。
FPGA Low Cost MCU High Performance MCUMCortex-M 技术RISC 处理器内核Thumb-2® 技术•高性能32位CPU •具有确定性的运尊•低延退3阶段管道• 16/32位指令的最佳混合•小于8位设费3倍的代码大小•对性能没有负面影响低功耗模式嵌套矢堂中断控制器(NVIC)•集成的睡眠状态支持•多电源域•基于架构的软件控制•低延返、低抖动中断响应•不需要汇编编程•以纯C 语言编写的中断服务例程工具和RTOS 支持99［竺!9里袒试犯建朦.厂泛的第三方工具支持• Cortex 微控制器软件接口标准(CMSIS)•最大限度地增加软件成果重用• JTAG 或2针串行线调试(SWD)连接•支持多处理器•支持实时跟踪CMSISARM Cortex 微控制器软件接口标准(CMSIS) 是Cortex-M 处理器系列的与供应商无关的硬 件抽象层。
Cortex-M4特性
Cortex-M4 处理器特性简介ARM Cortex™-M4 处理器是由ARM 专门开发的最新嵌入式处理器，在M3的基础上强化了运算能力，新加了浮点、DSP、并行计算等，用以满足需要有效且易于使用的控制和信号处理功能混合的数字信号控制市场。
其高效的信号处理功能与Cortex-M 处理器系列的低功耗、低成本和易于使用的优点的组合，旨在满足专门面向电动机控制、汽车、电源管理、嵌入式音频和工业自动化市场的新兴类别的灵活解决方案。
1、高能效数字信号控制Cortex-M4 提供了无可比拟的功能，以将32 位控制与领先的数字信号处理技术集成来满足需要很高能效级别的市场。
Cortex-M4 处理器采用一个扩展的单时钟周期乘法累加(MAC) 单元、优化的单指令多数据（SIMD）指令、饱和运算指令和一个可选的单精度浮点单元(FPU)。
这些功能以表现ARM Cortex-M 系列处理器特征的创新技术为基础。
包括：a) RISC 处理器内核：高性能32 位CPU、具有确定性的运算、低延迟3 阶段管道，可达1.25DMIPS/MHz；b) Thumb-2® 指令集：16/32 位指令的最佳混合、小于8 位设备3 倍的代码大小、对性能没有负面影响。
提供最佳的代码密度；c) 低功耗模式：集成的睡眠状态支持、多电源域、基于架构的软件控制；d) 嵌套矢量中断控制器(NVIC)：低延迟、低抖动中断响应、不需要汇编编程、以纯 C 语言编写的中断服务例程。
能完成出色的中断处理；e) 工具和RTOS 支持：广泛的第三方工具支持、Cortex 微控制器软件接口标准(CMSIS)、最大限度地增加软件成果重用。
f) CoreSight 调试和跟踪：JTAG 或2 针串行线调试(SWD) 连接、支持多处理器、支持实时跟踪。
此外，该处理器还提供了一个可选的内存保护单元（MPU），提供低成本的调试/追踪功能和集成的休眠状态，以增加灵活性。
Cortex系列M1、M2、M3、M4对比
Cortex-M 系列针对成本和功耗敏感的 MCU 和终端应用（如智能测量、人机接口设备、汽车和工业控制系统、大型家用电器、消费性产品和医疗器械）的混合信号设备进行过优化。
.比较Cortex-M 处理器Cortex-M 系列是适用于具有不同的成本、功耗和性能的一系列易于使用的兼容嵌入式设备（如微控制器(MCU)）的理想解决方案。
每个处理器都针对十分广泛的嵌入式应用围提供最佳权衡取舍。
关于Cortex-M4与Cortex-M3的区别，：M4不是用来取代M3的，它只是多了浮点运算功能。
如果你不需要浮点DSP，M3就足够了Cortex-M 系列处理器都是二进制向上兼容的，这使得软件重用以及从一个Cortex-M 处理器无缝发展到另一个成为可能。
M Cortex-M 技术CMSISARM Cortex 微控制器软件接口标准(CMSIS) 是 Cortex-M 处理器系列的与供应商无关的硬件抽象层。
使用CMSIS，可以为接口外设、实时操作系统和中间件实现一致且简单的软件接口，从而简化软件的重用、缩短新微控制器开发人员的学习过程，并缩短新产品的上市时间。
深入：嵌套矢量中断控制器(NVIC)NVIC 是Cortex-M 处理器不可或缺的部分，它为处理器提供了卓越的中断处理能力。
Cortex-M 处理器使用一个矢量表，其中包含要为特定中断处理程序执行的函数的地址。
接受中断时，处理器会从该矢量表中提取地址。
为了减少门数并增强系统灵活性，Cortex-M 处理器使用一个基于堆栈的异常模型。
出现异常时，系统会将关键通用寄存器推送到堆栈上。
完成入栈和指令提取后，将执行中断服务例程或故障处理程序，然后自动还原寄存器以使中断的程序恢复正常执行。
使用此方法，便无需编写汇编器包装器了（而这是对基于C 语言的传统中断服务例程执行堆栈操作所必需的），从而使得应用程序的开发变得非常容易。
NVIC 支持中断嵌套（入栈），从而允许通过运用较高的优先级来较早地为某个中断提供服务。
armcortex各系列处理器分类比较
:Cortex-M系列M0：Cortex-M0是目前最小的ARM处理器，该处理器的芯片面积非常小，能耗极低，且编程所需的代码占用量很少，这就使得开发人员可以直接跳过16位系统，以接近8 位系统的成本开销获取 32 位系统的性能。
Cortex-M0 处理器超低的门数开销，使得它可以用在仿真和数模混合设备中。
M0+：以Cortex-M0 处理器为基础，保留了全部指令集和数据兼容性，同时进一步降低了能耗，提高了性能。
2级流水线，性能效率可达 DMIPS/MHz。
^M1：第一个专为 FPGA 中的实现设计的 ARM 处理器。
Cortex-M1 处理器面向所有主要 FPGA 设备并包括对领先的 FPGA 综合工具的支持，允许设计者为每个项目选择最佳实现。
M3：适用于具有较高确定性的实时应用，它经过专门开发，可使合作伙伴针对广泛的设备（包括微控制器、汽车车身系统、工业控制系统以及无线网络和传感器）开发高性能低成本平台。
此处理器具有出色的计算性能以及对事件的优异系统响应能力，同时可应实际中对低动态和静态功率需求的挑战。
M4：由 ARM 专门开发的最新嵌入式处理器，用以满足需要有效且易于使用的控制和信号处理功能混合的数字信号控制市场。
#M7：在 ARM Cortex-M 处理器系列中，Cortex-M7 的性能最为出色。
它拥有六级超标量流水线、灵活的系统和内存接口（包括 AXI 和 AHB）、缓存（Cache）以及高度耦合内存（TCM），为MCU 提供出色的整数、浮点和 DSP 性能。
互联：64位 AMBA4 AXI, AHB外设端口 (64MB 到 512MB)指令缓存：0 到 64kB，双路组相联，带有可选 ECC数据缓存：0 到 64kB，四路组相联，带有可选 ECC指令TCM：0 到 16MB，带有可选 ECC数据TCM：0 到 16MB，带有可选 ECC;:Cortex-M系列规格对比Cortex-A系列：ARM Cortex-A 系列是一系列用于复杂操作系统和用户应用程序的应用程序处理器。
Cortex-M系列处理器指令集_指令集特性比较总结
Cortex-M系列处理器指令集_指令集特性比较总结1、指令集简介大多数情况下，应用程序代码可以用C或其他高级语言编写。
但是，对Cortex-M 处理器支持指令集的基本了解有助于开发者针对具体应用选择合适的Cortex-M处理器。
指令集（ISA）是处理器架构的一部分，Cortex-M处理器可以分为几个架构规范。
所有的Cortex-M 处理器都支持Thumb指令集。
整套Thumb指令集扩展到Thumb-2版本时变得相当大。
但是，不同的Cortex-M处理器支持不同的Thumb 指令集的子集，如图3所示2、Cortex-M0/M0+/M1指令集Cortex-M0/M0+/M1处理器基于ARMv6-M架构。
这是一个只支持56条指令的小指令集，大部分指令是16位指令，如图3所示只占很小的一部分。
但是，此类处理器中的寄存器和处理的数据长度是32位的。
对于大多数简单的I/O控制任务和普通的数据处理，这些指令已经足够了。
这么小的指令集可以用很少的电路门数来实现处理器设计，Cortex-M0 和Cortex-M0+最小配置仅仅12K门。
然而，其中的很多指令无法使用高位寄存器（R8 到R12），并且生成立即数的能力有限。
这是平衡了超低功耗和性能需求的结果。
3、Cortex-M3指令集Cortex-M3处理器是基于ARMv7-M架构的处理器，支持更丰富的指令集，包括许多32位指令，这些指令可以高效的使用高位寄存器。
另外，M3还支持：查表跳转指令和条件执行（使用IT指令）硬件除法指令乘加指令（MAC）各种位操作指令更丰富的指令集通过几种途径来增强性能；例如，32位Thumb指令支持了更大范围的立即数，跳转偏移和内存数据范围的地址偏移。
支持基本的DSP操作（例如，支持若干条需要多个时钟周期执行的MAC指令，还有饱和运算指令）。
最后，这些32位指令允许用单个指令对多个数据一起做桶型移位操作。
支持更丰富的指令导致了更大的面积成本和更高的功耗。
CORTEX-M4知识点总结
Cortex-M4内核知识点总结余明目录Cortex-M4内核知识点总结 (1)1 ARM处理器简介 (5)2 架构 (6)2.1架构简介 (6)2.2编程模型 (6)2.3存储器系统 (9)2.4复位和复位流程 (13)3 指令集 (15)3.1 CM4指令集特点 (15)3.2 Cortex-M处理器间的指令集比较 (15)3.3 汇编指令简要介绍 (15)3.3.1 处理器内传送数据 (15)3.3.2 存储器访问指令 (16)3.3.3 算数运算 (17)3.3.4 逻辑运算 (18)3.3.5 移位 (18)3.3.6 异常相关指令 (18)4 存储器系统 (19)4.1 存储器外设 (19)4.2 Bootloader (19)4.3位段操作 (20)4.4 存储器大小端 (20)5 异常和中断 (22)5.1 中断简介 (22)5.2异常类型 (22)5.3 中断管理 (23)5.4 异常或中断屏蔽寄存器 (24)5.4.1 PRIMASK (24)5.4.2 FAULMASK （M0中无） (24)5.4.3 BASEPRI（M0中无） (24)5.5 中断状态及中断行为 (24)5.5.1 中断状态 (24)5.5.2 中断行为 (25)5.6 各Cortex-M处理器NVIC差异 (27)6 异常处理 (29)6.1 C实现的异常处理 (29)6.2 栈帧 (29)6.3 EXC_RETURN (30)6.4异常流程 (31)6.4.1 异常进入和压栈 (31)6.4.2 异常返回和出栈 (32)7 低功耗和系统控制特性 (33)7.1 低功耗模式 (33)7.1 SysTick定时器 (33)8 OS支持特性 (35)8.1 OS支持特性简介 (35)8.2 SVC和PendSV (35)8.3 实际的上下文切换 (36)1 ARM处理器简介ARM处理器的种类很多，从手机上的高端处理器芯片到面向微控制器的芯片，都有ARM的身影。
ARM cortex M系列的比较与分析
cortex_M0 CPU32位体系结构ARMv6-M NVIC（低延时，低抖动的中断响应，Ythumb/thumb-2（16/32位指令混合，小于8位设备3倍的代码大小）Y低功耗模式集成的 WFI 和 WFE 指令和“退出时睡眠”功能。
睡眠和深度睡眠信号。
pipeline3DMIPS/MHz0.9中断NMI+1 到 32 个物理中断位操作可以使用 Cortex-M 系统设计工具包实现位处理操作区增强的指令硬件单周期 (32x32) 乘法选项动态功耗(40G)3 µW/MHzarea(40G)0.01 mm**2; 12k gate优势最小 ARM 处理器功耗超低超级简单的指令集（56个指令）侧重低成本和简单性8/16位应用应用家电、汽车等低端应用替代8051等低端MCU备注M0的特点就是小、便宜、简单，应用于极低端cortex_M1cortex_M332位32位ARMv7-MY YY Y集成的 WFI 和 WFE 指令和“退出时睡眠”功能。
睡眠和深度睡眠信号。
330.8 1.25NMI+1 到 32 个物理中断NMI+1 到240 个物理中断集成的指令和位段硬件除法（2-12 个周期）和单周期 (32x32) 乘法、饱和数学支持7 µW/MHz0.03 mm**2; 33k gate标准处理器架构，可方便应用于各FPGA 厂商提供更高的性能和更丰富的功能高性能和低动态能耗全功能：可执行包括硬件除法、单周期乘法和位字段操作丰富的连接，内存保护fpga 性能和效率16/32位应用fpga上应用专门针对微控制器应用开发的主流 ARM 处理器TSMC90G，可以达到275M，不包括TCM等可选外设号称用于fpga，各方面资料较少performance貌似和M0一个水平，甚至还差一点兼顾成本和性能，应该是M系列当前最流行的。
ARM7 与 Cortex-M3的性能比较
【程序】ARM7 与 Cortex-M3的性能比较文章来源：EDN 博客 作者：jgw文章导读:本程序为ARM7 与 Cortex-M3的性能比较功能特性 ARM7TDMI-SCortex-M3架构ARMv4T(冯·诺依曼)ARMv7(哈佛)指令集支持Thumb/ARMThumb/ Thumb-2流水线3级3级 + 分支预测中断FIQ/IRQNMI +最多240个物理中断中断延迟24—42个时钟周期12个时钟周期休眠模式无内置存储器保护无8段存储器保护单元指令执行速度0.95DMIPS/MHz （ARM模式）1.25DMIPS/MHz功耗0.28mW/MHz0.19mW/MHz面积0.62m2（仅内核）0.86m2（内核 + 外设）* 存储器映射方式4G空间有厂家自由划分4G空间划分由内核确定处理器模式7种处理器模式2种处理器模式*不包含可选系统外设（MPU和ETM）或者集成的部件最近有点小空，想学习一下眼下最流行的ARM，初步了解主流的ARM体系有2个：ARM7和Cortex-M3，下午在网上搜索了一下，结果令我大吃一惊。
本来我以为只要在市场上能共存的两种东西，肯定是各有千秋，否则其中较弱的的一个就会被彻底淘汰。
事实上我看到的却是完全一边倒的局面：Cortex-M3完胜ARM7！以下是摘录的一些对比：Cortex-M3 ARM7最新的ARM内核成熟使用近10年的ARM内核哈佛体系冯诺曼体系只支持最新的Thumb-2指令集支持ARM和Thumb指令集硬件自动压栈软件手工压栈单周期乘法指令多周期乘法指令2-12周期除法指令无除法指令有位操作无位操作内置系统节拍定时器无系统节拍定时器方便操作系统移植指令执行速度1.25DMIPS/MHz 0.95DMIPS/MHz功耗0.19mW/MHz 0.28mW/MHz从以上对比看，Cortex-M3在性能和功耗等方面基本上是完胜ARM7。
ARMCORTEX-M3指令集
ARMCORTEX-M3指令集名字功能ADC带进位加法ADD加法AND 按位与（原文为逻辑与，有误——译注）。
这里的按位与和C 的”&” 功能相同ASR算术右移BIC 按位清0（把一个数跟另一个无符号数的反码按位与）CMN 负向比较（把一个数跟另一个数据的二进制补码相比较）CMP比较（比较两个数并且更新标志）CPY把一个寄存器的值拷贝到另一个寄存器中EOR近位异或LSL 逻辑左移（如无其它说明，所有移位操作都可以一次移动最多 31格——译注）LSR逻辑右移MOV 寄存器加载数据，既能用于寄存器间的传输，也能用于加载立即数MUL乘法MVN加载一个数的 NOT 值（取到逻辑反的值）NEG取二进制补码ORR按位或（原文为逻辑或，有误——译注）ROR圆圈右移SBC带借位的减法SUB减法TST 测试（执行按位与操作，并且根据结果更新 Z ）REV在一个32位寄存器中反转字节序REVH 把一个32位寄存器分成两个16位数，在每个16位数中反转字节序REVSH 把一个32位寄存器的低 16位半字进行字节反转，然后带符号扩展到 32位SXTB带符号扩展一个字节到 32位SXTH带符号扩展一个半字到 32位UXTB无符号扩展一个字节到 32位UXTH无符号扩展一个半字到 32位16位转移指令B无条件转移B条件转移BL 转移并连接。
用于呼叫一个子程序，返回地址被存储在 LR 中BLX #im使用立即数的BLX不要在CM3 中使用CBZ 比较，如果结果为 0 就转移（只能跳到后面的指令——译注）CBNZ 比较，如果结果非0 就转移（只能跳到后面的指令——译注）ARM CORTEX M3指令集16位数据操作指令IT If - Then16位存储器数据传送指令LDR从存储器中加载字到一个寄存器中LDRH从存储器中加载半字到一个寄存器中LDRB从存储器中加载字节到一个寄存器中LDRSH 从存储器中加载半字，再经过带符号扩展后存储一个寄存器中LDRSB 从存储器中加载字节，再经过带符号扩展后存储一个寄存器中STR把一个寄存器按字存储到存储器中STRH 把一个寄存器存器的低半字存储到存储器中STRB把一个寄存器的低字节存储到存储器中LDMIA 加载多个字，并且在加载后自增基址寄存器STMIA 存储多个字，并且在存储后自增基址寄存器PUSH压入多个寄存器到栈中POP从栈中弹出多个值到寄存器中其它16位指令名字功能SVC系统服务调用BKPT 断点指令。
嵌入式系统原理与应用常用Cortex-M汇编指令
常用Cortex-M汇编指令附录1列出了常用的Cortex-M汇编指令，包括：数据操作指令、转移指令、存储器数据传送指令、异常及其他指令等，上述每一类指令都按照16位指令和32位指令分别讲解。
1. 数据操作指令表1.1 16位数据操作指令SUB <Rd>, <Rn>, <Rm> Rd= Rn-RmSUB（减法）SUB SP, #<imm7> * 4 SP-= imm7*4TST（测试）TST <Rn>, <Rm> 执行Rn & Rm，并根据结果更新标志位REV <Rd>, <Rn> Rd=Rn字内的字节顺序反转REV（反转）REVH/REV16（反转）REV16 <Rd>, <Rn> Rd=Rn两个半字内的字节顺序反转SXTB（字节提取扩展符号位）SXTB <Rd>, <Rm> 从寄存器Rm中提取字节[7:0]，传送到寄存器Rd中，并用符号位扩展到32位SXTH（半字提取扩展符号位）SXTH <Rd>, <Rm> 从寄存器Rm中提取半字[15:0]，传送到寄存器Rd中，并用符号位扩展到32位UXTB（字节提取扩展零位）UXTB <Rd>, <Rm> 从寄存器Rm中提取字节[7:0]，传送到寄存器Rd中，并用零位扩展到32位UXTH（半字提取扩展零位）UXTH <Rd>, <Rm> 从寄存器Rm中提取半字[15:0]，传送到寄存器Rd中，并用零位扩展到32位表1.2 32位数据操作指令操作，Rm 的值不变LSL （逻辑左移） LSL{S}.W <Rd>, <Rn>, <Rm> Rd= Rn<<Rm LSR （逻辑右移） LSR{S}.W <Rd>, <Rn>, <Rm> Rd= Rn>>Rm MLA （乘加） MLA.W <Rd>, <Rn>, <Rm>, <Racc> Rd= Racc+Rn*Rm MLS （乘减） MLS.W <Rd>, <Rn>, <Rm>, <Racc> Rd= Racc-Rn*RmMOVW.W <Rd>, #<imm16> 将16位立即数传送到Rd 的低半字中，并把高半字清零MOVW （加载） MOVT （加载） MOVT.W <Rd>, #<imm16> 将16位立即数传送到Rd 的高半字中，Rd 的低半字不受影响 MUL （乘法） MUL.W <Rd>, <Rn>, <Rm> Rd= Rn*Rm ORR{S}.W <Rd>, <Rn>, #<imm12 Rd= Rn | imm12ORR{S}.W <Rd>, <Rn>, <Rm>{, <shift>} 先移位Rm ，然后Rd= Rn | 新Rm ORN{S}.W <Rd>, <Rn>, #<immed12) Rd= Rn | ~imm12ORR （按位或） ORN （按位或） ORN{S}.W <Rd>, <Rn>, <Rm>{, <shift>} 先移位Rm ，然后Rd= Rn | ~新Rm RBIT （位反转） RBIT.W <Rd>, <Rm> Rd=Rm 按位反转后的值 REV.W <Rd>, <Rm> Rd=Rm 字内的字节顺序反转 REV16.W <Rd>, <Rn> Rd=Rn 每个半字内的字节顺序反转 REV （反转）REVH/REV （16反转） REVSH （反转） REVSH.W <Rd>, <Rn> Rd=Rn 低半字内的字节反转后再符号扩展ROR （循环右移） ROR{S}.W <Rd>, <Rn>, <Rm> Rd= Rn 循环右移Rm 位 RRX （带进位循环右移一位）RRX.W Rd, RnRd = (Rn>>1)+(C<<31)SBFX （带符号位段提取）SBFX.W <Rd>, <Rn>, #<lsb>, #<width> 抽取Rn 中以lsb 位为最低有效位，共width 宽度的位段，并带符号扩展到Rd 中 SDIV （带符号除法） SDIV<c><Rd>,<Rn>,<Rm>Rd= Rn/RmSMLAL （带符号64位乘加）SMLAL.W <RdLo>, <RdHi>, <Rn>, <Rm> RdHi:RdLo+= Rn*Rm SMULL 带符号64位乘法SMULL.W <RdLo>, <RdHi>, <Rn>, <Rm> RdHi:RdLo= Rn*RmSSAT （带符号数饱和运算） SSAT<C><Rd>, #<imm>, <Rn>{, <shift>} 先移位Rn ，再把Rn 的低imm 位执行带符号饱和操作，并把结果带符号扩展后写到RdSBC{S}.W <Rd>, <Rn>, #<imm12>Rd= Rn- imm12-C SUB{S}.W <Rd>, <Rn>, #<imm12> Rd= Rn-imm12SUB{S}.W <Rd>, <Rn>, <Rm>{, <shift>} 先移位Rm ，Rd= Rn-新Rm SBC （减法） SUB （减法） SUBW （减法） SUBW.W <Rd>, <Rn>, #<imm12> Rd= Rn-imm12SXTB （带符号扩展） SXTH （带符号扩展）SXTB.W <Rd>, <Rm>{,ROR #<imm>}先循环移位Rm ，然后取出Rm 的低8位，带符号扩展到32位，并存储到RdSXTH.W <Rd>, <Rm>{,ROR #<imm>}先循环移位Rm ，然后取出Rm 的低16位，带符号扩展到32位，并存储到RdTEQ.W <Rn>, #<imm12>Rn 与imm12按位异或，并根据结果更新标志位TEQ （按位异或）TEQ.W <Rn>, <Rm>{, <shift>} 先移位Rm ，然后 Rn 与Rm 按位异或，并根据结果更新标志位 TST.W <Rn>, #<imm12)>Rn 与imm12按位与，并根据结果更新标志位TST （按位与）TST.W <Rn>, <Rm>{, <shift>}先移位Rm ，然后 Rn 与Rm 按位与，并根据结果更新标志位UBFX （抽取） UBFX.W <Rd>, <Rn>, #<lsb>, #<width> 抽取Rn 中以lsb 位为最低有效位，共width 宽度的位段，并无符号扩展到Rd 中UDIV （无符号除法） UDIV<c><Rd>,<Rn>,<Rm>Rd= Rn/RmUMLAL （无符号64位乘加）UMLAL.W <RdLo>, <RdHi>, <Rn>, <Rm> RdHi:RdLo+= Rn*Rm UMULL （无符号64位乘法）UMULL.W <RdLo>, <RdHi>, <Rn>, <Rm> RdHi:RdLo= Rn*RmUSAT <c><Rd>, #<imm>, <Rn>{, <shift>} 先移位Rn ，再把Rn 的低imm 位执行带符号饱和操作，将结果无符号扩展后写到Rd 中UXTB.W <Rd>, <Rm>{, <rotation>}先循环移位Rm ，然后取出Rm 的低8位，无符号扩展到32位，并存储到RdUSAT （无符号扩展） UXTB （无符号扩展） UXTH （无符号扩展）UXTH.W <Rd>, <Rm>{, <rotation>}先循环移位Rm ，然后取出Rm 的低16位，无符号扩展到32位，并存储到Rd2. 转移指令表1.3 16位转移指令CBZ <Rn>, <label> 比较结果为零时跳转CBZ （比较转移）CBNZ（比较转移）CBNZ <Rn>, <label> 比较结果不为零时分支IT<cond> 以下面一条指令为条件IT<x><cond> 以下面两条指令为条件IT（条件转移）IT<x><y><cond> 以下面三条指令为条件IT<x><y><z><cond> 以下面四条指令为条件表1.4 32位转移指令3. 存储器数据传送指令表1.5 16位存储器数据传送指令STRB <Rd>, [<Rn>, #< offset5>] *( (U8*) (Rn+offset5) ) = (U8)Rd STRB（将寄存器中的低字节存储到存储器中）STRB <Rd>, [<Rn>, <Rm>] *( (U8*) (Rn+Rm) ) = (U8)Rd LDMIA（多字加载）LDMIA <Rn>!, <register> 多个连续的存储器字加载STMIA（多字存储）STMIA <Rn>!, <registers> 将多个寄存器字保存到连续的存储单元中，首地址由Rn给出，每保存完一个Rn+4PUSH <registers> 若干寄存器压栈PUSH（压栈）PUSH <registers, LR> 若干寄存器和LR压栈POP <registers> 若干寄存器出栈POP（出栈）PUSH <registers, PC> 若干寄存器和PC出栈表1.6 32位存储器数据传送指令中LDRSH.W <Rxf>, [PC, #+/–< offset12>] 加载PC+/–offset12地址处的半字，并带符号扩展到Rxf 中LDRSB.W <Rxf>, [<Rn>, #< offset12>]加载Rn+ offset12地址处的字节，并带符号扩展到Rxf 中LDRSB.W <Rxf>. [<Rn>], #+/-< offset8>加载Rn 地址处的字节，并带符号扩展到Rxf 中，然后Rn+/-= offset8LDRSB.W <Rxf>, [<Rn>, #<+/–< offset8>]!先Rn+/-= offset8，再加载新Rn 地址处的字节，并带符号扩展到Rxf 中LDRSB.W <Rxf>, [<Rn>, <Rm>{, LSL#<shift>}]先把Rm 按要求左移0、1、2、3位，再加载Rn+新Rm 地址处的字节，并带符号扩展到Rxf 中 LDRSB （加载字节并扩展符号位）LDRSB.W <Rxf>, [PC, #+/–< offset12>]加载PC+/- offset12地址处的字节，并带符号扩展到Rxf 中LDRD.W <Rxf>, <Rxf2>, [<Rn>, #+/–<offset8>*4]{!}读取Rn 地址加上8位偏移量乘以4处的双字到Rxf(低32位), Rxf2(高32位)，前索引。
Cortex-M3指令集
举，不过汇编器可能仍然允许这样的语法。
再次重申，这是ARM 公司汇编器的语法，其它汇编器的可能略有区别，
但如果没有给出后缀，汇编器就总是会尽量选择更短的指令。
其实在绝大多数情况下，程序是用C 写的，C 编译器也会尽可能地使用短指
Decrement）基址寄存器Rd的值，时机是在每次访问前(Before)或访问
后(After)。增/减单位：字（4 字节）。例如，记R8=0x8000，则下面两
条指令：
STMIA.W R8!, {r0-R3}
; R8 值变为0x8010，每存一次曾一
次，先存储后自增
STMDB.W R8, {R0-R3}
S: 饱和标志(Saturation)，它不做条件转移的依据
16 位数据操作指令
未支持的指令
有若干条Thumb 指令没有被Cortex‐M3 支持，下表列出了没有被支持的指令，
以及不支持的原因。
有少量在ARMv7‐M 中列出的指令不被CM3 支持。其中v7M 允许Thumb2 的
能让程序更易理解。
还可以使用EQU 指示字来定义常数，然后在代码中使用它们，例如：
NVIC_IRQ_SETEN0 EQU 0xE000E100
NVIC_IRQ0_ENABLE EQU 0x1
…
LDR R0, =NVIC_IRQ_SETEN0
;在这里的LDR 是个伪指令，
；它会被汇编器转换成
;一条“相对PC 的加载指令”
;一个32 位的指令，跨越了字的边界
绝大多数 16 位指令只能访问R0‐R7；32 位Thumb‐2 指令则无任何限制。
Cortex_M3指令集
STR.W R0, [R1], #-12 ;
该指令是把 R0 的值存储到地址R1 处的。在存储完毕后， R1←R1+(‐12).注意，[R1]后面是没有“！”的。可见，在后索引中，基 址寄存器是无条件被更新的——相当于有一个“隐藏”的“！”
PUSH/POP 作为堆栈专用操作，也属于数据传送指令类。
CoProcessor）标志置位）。
改变处理器状态指令（CPS）的一些用法也不再支持。这是因为PSRs 的 定义已经变了，以前在v6 中定义的某些位在CM3 中不存在。
有些提示（hint）指令的功能不支持，它们在CM3 中按“NOP‖指令对待
三、近距离地检视指令
从现在起，我们将介绍一些在ARM 汇编代码中很通用的语法。有些指令 可以带有多种参数，比如预移位操作，但本章并不会讲得面面惧到。
请注意：不同汇编器的指示字和语法都可以不同。上述示例代码都是按 ARM 汇编器的语法格式写的。如果使用其它汇编器，最好看一看它附带的示例 代码。
2.汇编语言：后缀的使用
在 ARM 处理器中，指令可以带有后缀，如表4.1 所示。
在 Cortex‐M3 中，对条件后缀的使用有限制，只有转移指令（B 指令）
CM3 除了支持“预索引”，还支持“后索引”(Post‐indexing)。后
索引也要使用一个立即数offset，但与预索引不同的是，后索引是忠实使 用基址寄存器Rd 的值作为数据传送的地址的。待到数据传送后，再执行
Rd ������
Rd+offset（offset 可以是负数——译注）。如：
后索引
二、指令集
在讲指令之前，先简单地介绍一下Cortex‐M3 中支持的算术与逻辑标
志。本书在后面还会展开论述。它们是：
cortex-m特点
cortex-m特点Cortex-M是一种基于ARM架构的嵌入式处理器系列，其特点是低功耗、低成本、高性能和可编程性强。
在中心扩展下，Cortex-M的特点可以从以下几个方面展开描述：1. 低功耗：Cortex-M处理器采用了精简指令集架构（RISC），可以在较低的时钟频率下运行，从而降低功耗。
此外，Cortex-M还具有多种功耗管理机制，如动态电压频率调节（DVFS）和睡眠模式，可以根据实际需求灵活调整功耗，提高系统的能效性。
2. 低成本：Cortex-M处理器采用了面向成本的设计理念，通过优化面积和成本的平衡，使得其在嵌入式系统中具备较高的性价比。
此外，Cortex-M系列还提供了多种不同的处理器型号和配置选项，可以根据具体应用的需求选择不同的处理器，从而进一步降低成本。
3. 高性能：尽管Cortex-M处理器的主要设计目标是低功耗和低成本，但其仍然具备较高的性能。
Cortex-M处理器采用了流水线架构和高效的指令执行机制，可以达到高达1.25 DMIPS/MHz的性能。
此外，Cortex-M还支持硬件浮点运算（FPU）和DSP指令集扩展，可以进一步提高处理器的计算能力。
4. 可编程性强：Cortex-M处理器具有灵活的编程模型和丰富的外设接口，可以满足不同应用场景的需求。
Cortex-M处理器支持多种编程语言和开发工具，如C语言和Keil MDK等，开发人员可以根据自己的喜好和经验选择合适的开发环境。
此外，Cortex-M还提供了丰富的外设接口，如UART、SPI、I2C等，方便与其他硬件模块进行通信和交互。
在中心扩展下，可以进一步描述Cortex-M的特点：5. 高集成度：Cortex-M处理器内部集成了多个功能模块，如处理器核、内存管理单元（MMU）、中断控制器等，可以实现多任务操作系统和虚拟内存管理等高级功能。
此外，Cortex-M还支持外部存储器接口和外设接口，可以方便地与外部存储器和外设进行数据交换和扩展。
ARMCortexM3指令集
ARMCortexM3指令集⼀、跳转指令跳转指令⽤于实现程序流程的跳转，在ARM 程序中有两种⽅法可以实现程序流程的跳转：Ⅰ.使⽤专门的跳转指令。
Ⅱ.直接向程序计数器PC 写⼊跳转地址值。
通过向程序计数器PC 写⼊跳转地址值，可以实现在4GB 的地址空间中的任意跳转，在跳转之前结合使⽤ MOV LR，PC 等类似指令，可以保存将来的返回地址值，从⽽实现在4GB 连续的线性地址空间的⼦程序调⽤。
ARM指令集中的跳转指令可以完成从当前指令向前或向后的32MB的地址空间的跳转，包括以下4 条指令：1、 B 指令B 指令的格式为：B{条件} ⽬标地址B 指令是最简单的跳转指令。
⼀旦遇到⼀个 B 指令，ARM 处理器将⽴即跳转到给定的⽬标地址，从那⾥继续执⾏。
注意存储在跳转指令中的实际值是相对当前PC 值的⼀个偏移量，⽽不是⼀个绝对地址，它的值由汇编器来计算（参考寻址⽅式中的相对寻址）。
它是 24 位有符号数，左移两位后有符号扩展为 32 位，表⽰的有效偏移为 26 位(前后32MB 的地址空间)。
以下指令：B Label ；程序⽆条件跳转到标号Label 处执⾏CMP R1，＃0 ；当CPSR 寄存器中的Z 条件码置位时，程序跳转到标号Label 处执⾏BEQ Label2、 BL 指令BL 指令的格式为：BL{条件} ⽬标地址BL 是另⼀个跳转指令，但跳转之前，会在寄存器R14 中保存PC 的当前内容，因此，可以通过将R14 的内容重新加载到PC 中，来返回到跳转指令之后的那个指令处执⾏。
该指令是实现⼦程序调⽤的⼀个基本但常⽤的⼿段。
以下指令：BL Label ；当程序⽆条件跳转到标号Label 处执⾏时，同时将当前的PC 值保存到R14 中3、 BLX 指令BLX 指令的格式为：BLX ⽬标地址BLX 指令从ARM 指令集跳转到指令中所指定的⽬标地址，并将处理器的⼯作状态有ARM 状态切换到Thumb 状态，该指令同时将PC 的当前内容保存到寄存器R14 中。
Cortex系列M1M2M3M4对比
Cortex-M 系列针对成本和功耗敏感的和终端应用（如、、汽车和工业控制系统、大型家用电器、消费性产品和医疗器械）的混合信号设备进行过优化。
.比较Cortex-M 处理器Cortex-M 系列是适用于具有不同的成本、功耗和性能的一系列易于使用的兼容嵌入式设备（如微控制器(MCU)）的理想解决方案。
每个处理器都针对十分广泛的嵌入式应用范围提供最佳权衡取舍。
“8/16 位”应用“8/16 位”应用“16/32 位”应用“32 位/DSC”应用低成本和简单性低成本，最佳能效高性能，通用有效的数字信号控制20~50M 工作频率20~50M 工作频率32~100M工作频率80~204M工作频率冯诺依曼结构冯诺依曼结构哈佛结构哈佛结构关于Cortex-M4与Cortex-M3的区别，：M4不是用来取代M3的，它只是多了浮点运算功能。
如果你不需要浮点DSP，M3就足够了Cortex-M 系列处理器都是二进制向上兼容的，这使得软件重用以及从一个Cortex-M 处理器无缝发展到另一个成为可能。
M Cortex-M 技术CMSISARM 是处理器系列的与供应商无关的硬件抽象层。
使用 CMSIS，可以为接口外设、实时操作系统和中间件实现一致且简单的软件接口，从而简化软件的重用、缩短新微控制器开发人员的学习过程，并缩短新产品的上市时间。
深入：嵌套矢量中断控制器 (NVIC)NVIC 是 Cortex-M 处理器不可或缺的部分，它为处理器提供了卓越的中断处理能力。
Cortex-M 处理器使用一个矢量表，其中包含要为特定中断处理程序执行的函数的地址。
接受中断时，处理器会从该矢量表中提取地址。
为了减少门数并增强系统灵活性，Cortex-M 处理器使用一个基于堆栈的异常模型。
出现异常时，系统会将关键通用寄存器推送到堆栈上。
完成入栈和指令提取后，将执行中断服务例程或故障处理程序，然后自动还原寄存器以使中断的程序恢复正常执行。
cortex-m4 mpu指令
Cortex-M4 MPU指令一、介绍Cortex-M4处理器是由ARM公司发布的一款主流嵌入式处理器，其具有较强的性能和低功耗特性，被广泛应用于智能无线终端、数码相机、车载娱乐系统等领域。
MPU（Memory Protection Unit）指令是Cortex-M4处理器中的重要特性，其为嵌入式系统提供了强大的内存保护功能，保障了系统的稳定性和安全性。
二、MPU指令的作用MPU指令主要用于配置处理器中的内存保护单元，通过设置不同的权限和保护规则，可以实现对内存区域的访问权限控制、内存区域的特殊属性设置等功能。
MPU指令可以帮助开发人员在嵌入式系统中灵活地管理内存资源，提高系统的安全性和稳定性。
三、MPU指令的基本结构在Cortex-M4处理器中，MPU指令的基本结构包括以下几个部分：1. Region Base Address Register（RBAR）：用于设置内存区域的基位置区域。
2. Region Attribute and Size Register（RASR）：用于设置内存区域的属性和大小。
3. Control Register：用于启用MPU和设置默认内存区域属性。
四、MPU指令的具体应用1. 设置内存保护区域的权限通过配置RBAR和RASR寄存器，可以设置内存保护区域的起始位置区域、大小和访问权限，包括只读、读写、特定属性等。
这样可以有效地防止程序对指定内存区域的非法访问。
2. 实现特定内存区域的特殊属性设置通过MPU指令，可以对特定内存区域启用缓存、缓冲、写回、写透等特殊属性，以实现对内存访问速度和效率的优化。
3. 提高系统的安全性MPU指令使开发人员能够将关键数据和代码存放在特定的内存区域，并设置相应的权限和特殊属性，从而有效地提高系统的安全性，防止恶意程序对关键数据和代码的非法访问和修改。
4. 灵活的内存资源管理通过MPU指令，开发人员可以根据系统的实际需求，对内存资源进行灵活合理的管理，实现内存资源的动态分配和保护，提高系统的灵活性和可维护性。
Cortex-M0内核
优势在于高效、高性能 Cortex-M0更适合简单控制和通信 优势在于低功耗和低成本
注意：这里的功耗仅针对处理器本身；在整个系统级别上功耗相差无几
CORTEX-M0 ENERGY EFFICIENCY NORMALISED TO CORTEX-M3 CORTEX-M0 PERFORMANCE
Thumb-2指令 集成可配置的NVIC 和Cortex-M3兼容
微处理器架构
带跳转预测的3级流水线 1条 AHB-Lite总线接口
可配置的超低功耗模式
深度睡眠、唤醒中断控制器
针对广泛应用的灵活配置
可配置的中断控制器（带优先级的最多32个中断） 不带内存保护单元MPU 可选的调试&跟踪功能
“32-bit/DSC” applications
程序和开发工具都兼容
Cortex-M内核共同特性
针对微控制器应用
对功耗和硅片面积进一步优化
更适合低成本和低功耗的应用
发生中断和异常时自动保存现场
进出异常处理的软件开销很小
确定的指令执行时间
从确定性存储器运行代码时，指令执行的时间总是相同
异步
同步 同步 -
永远被使能
Fault handler
由SVC指令触发
system handler
异步 可配置(2)
来自外设或软件请求的 IRQ；都是异步于指令的 执行 ISR
(1)(2)：System Handler和ISR的优先级配置使用不同内核配置寄存器，见下页
15
优先级配置
固定负优先级数值的异常优先级总是比可配置优先级 异常的高
c微处理器05_CorTex_Mx指令系统
第5章Cortex-Mx指令系统Cortex-Mx指令集根据不同目标需求，有较大的伸缩基本指令集较小-----------RISC思想最小系统约56种，M3约97种Cortex-Mx指令集概览1、什么是Thumb?Thumb指令能够看做是ARM指令压缩形式的子集。
是针对代码密度的问题而提出的。
它具有16位的代码密度。
Thumb不是一个完整的体系结构，不能指望处理程序仅仅运行Thumb指令而不支持ARM指令集[5]。
2、为什么要有Thumb2,它与其他指令的关系如何?注意上面的官方用语，用的是技术而不是说“Thumb-2指令集”。
从官方角度说，并没有“Thumb-2指令集”。
但[1]提及了，也算是合理的存在吧。
基于Thumb-2技术的Thumb指令集，不仅在原先的Thumb指令集基础上又添加了一些与ARM指令集中相同的指令（添加的这些指令大多是4字节编码的），而且降低了大多数原先Thumb指令集中运行条件的限制[3]。
另外，为了提高架构见的软件移植性，并使得不同架构的ARM处理器符合同一汇编语言语法[1]，基于Thumb-2技术的Thumb指令集引入了全新的汇编语法——“统一汇编语言UAL”,从而实现了对独立的ARM语法和Thumb语法的代替[3]。
3、Cortex-M与Thumb-2为了方便设计对成本敏感的设备，Cortex-M7处理器实现了紧密耦合的系统组件，减少了处理器面积，同时显著提高了中断处理和系统调试能力。
Cortex-M7处理器实现了基于Thumb-2技术的Thumb®指令集的一个版本，确保了高的代码密度和降低的程序内存需求。
Cortex-M7处理器指令集提供了现代32位架构所期望的卓越性能，比大多数8位和16位微控制器具有更好的代码密度[2]。
由于处理器支持Thumb-2指令集中的16和32指令，因此无须在Thumb状态（16位指令）和ARM状态（32位指令）间来回切换。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Cortex-M系列处理器指令集_指令集特性比较总结
1、指令集简介大多数情况下，应用程序代码可以用C或其他高级语言编写。
但是，对Cortex-M 处理器支持指令集的基本了解有助于开发者针对具体应用选择合适的Cortex-M处理器。
指令集（ISA）是处理器架构的一部分，Cortex-M处理器可以分为几个架构规范。
所有的Cortex-M 处理器都支持Thumb指令集。
整套Thumb指令集扩展到Thumb-2版本时变得相当大。
但是，不同的Cortex-M处理器支持不同的Thumb 指令集的子集，如图3所示
2、Cortex-M0/M0+/M1指令集Cortex-M0/M0+/M1处理器基于ARMv6-M架构。
这是一个只支持56条指令的小指令集，大部分指令是16位指令，如图3所示只占很小的一部分。
但是，此类处理器中的寄存器和处理的数据长度是32位的。
对于大多数简单的I/O控制任务和普通的数据处理，这些指令已经足够了。
这么小的指令集可以用很少的电路门数来实现处理器设计，Cortex-M0 和Cortex-M0+最小配置仅仅12K门。
然而，其中的很多指令无法使用高位寄存器（R8 到R12），并且生成立即数的能力有限。
这是平衡了超低功耗和性能需求的结果。
3、Cortex-M3指令集Cortex-M3处理器是基于ARMv7-M架构的处理器，支持更丰富的指令集，包括许多32位指令，这些指令可以高效的使用高位寄存器。
另外，M3还支持：查表跳转指令和条件执行（使用IT指令）
硬件除法指令
乘加指令（MAC）
各种位操作指令
更丰富的指令集通过几种途径来增强性能；例如，32位Thumb指令支持了更大范围的立。