第五章 存储器系统PPT课件

存储器的存取速度
AB CS Dout
tRC tA
tCO
tOHA
读周期
min max (ns)
tRC 读周期 200
tA 读取时间
A3 7
22 OE
A2 8
21 A10
A1 9
20 CE 1
A0 10 19 I/O7
I/O0 11 18 I/O6
I/O1 12 17 I/O5
I/O2 13 16 I/O4
GND 14 15 I/O3
6264SRAM引脚
A0~A12 I/O0~I/O7
CE 1
CE2 WR OE
地址线 双向数据线 片选1 片选2 写允许 读允许
基本存 储电路
刷新放大器
列选择信号
T2
数据输入输出 Dn
读 该行上所有T1导通，刷新放
大器读取对应存储电容上的电压 值，并将此电压值放大转换至对 应的逻辑电平0或l。然后，再重 写到存储电容上。只有（列信号） T2导通才能将其送出
A[m-1,0]
l 片内结构
X0
XX
地地
址址
寄 存
译 码
Xp-1
器器
T6 A
T3
D
Xi VDD
T2
B T5
T1
Yi
D
速度快，结构复杂，价格偏高，集成度低
动态存储器DRAM
电容储存电荷原理
行、列选择信号有 效，T1、T2通；
电容上电荷代表的 数据可送出（读）； 或由数据线送入 （写）；
为防止电荷泄漏， 需定时刷新。此时行 信号有效，列信号无 效（逐行进行）
行选择信号 T1
分散刷新：把一个存储系统周期分为两半，周期前半段 时间用来读/写操作或维持信息，周期后半段时间作为刷新 操作时间。
异步刷新：异步刷新利用刷新周期中CPU不访问存储器 的时间进行刷新操作。如果按照预定的时间间隔应该刷新 时CPU正在访存，则刷新操作可以向后稍微延迟一段时间， 只要保证在刷新周期内所有的行都能得到刷新即可。
读/写控制 刷新与正常 访问的仲裁
仲裁 电路
DRAM地址
DRAM
RAS
定时发 CAS 生器
WE
产生行列地址选 通、读写信号
l 只读存储器
4X4位掩模ROM（MOS管）
浮栅MOS EPROM
VCC
行线
浮栅管
位线输出
D
S
位线
较高的编程电压加在S （衬底）和D之间，PN 结雪崩击穿至高能电子进 入浮栅，在其下方的硅表 面感应出反型层，S、D 形成低阻通路；
……
…… ……
址址
寄 存
译 码
Xp-1
器器
Xm1-1
D0,m-1
Dn-1,m-1
p 2m1
单译码 双译码
寻址容量 2m1m2 2m1m2
译码器输 出引脚
2m1m2 2m12m2
Y0 Y1
Yn-1
Y地址译码器
Y地址寄存器
A[m2-1,0]
数双
据向 缓
D0
冲 器
ห้องสมุดไป่ตู้
三 态
n2m2
l 示例
CS WE OE
H ×× L LH L HL L HH
数据线 输出高阻
Din Dout 输出高阻
功能 未选中 写入操作 读出操作 无操作
A0~A16 D0~D7
OE WE CS
628128 128K×8
NC 1
28 VCC
A12 2
27 WE
A7 3 A6 4
26
CE2
25 A8
A5 5
24 A9
A4 6
23 A11
紫外光照射浮删擦除
快闪存储器 flash ROM
（1）写入利用雪崩注入法。 源 极 接 地 ； 漏 极 接 6V ； 控 制 栅 12V脉冲，宽10 s。
位 线 字线
D GS
（2）擦除用隧道效应。控制栅接地；源极接12V脉 冲，宽为100ms。因为片内所有叠栅管的源极都连在 一起，所以一个脉冲就可擦除全部单元。
……
…… ……
X0
D0,0 ……
D0,m-1
Xm1-1
D0,n-1 Dn-1,m-1
D[n-1,0]
d0
d1
数双 据向
缓
dn-1
冲 器
三 态
RAM m*n 单译码
读写控制逻辑 R/W CS
A[m1-1,0]
RAM m*1 双译码 m2m1m2 (单元数)
X0
XX 地地
X0
D0,0 ……
D0,n-1
刷新可以在DMA控制器的控制下进行分散或异步刷新， 也可以在中断服务程序中进行集中或分散刷新。一般而言， 用DMA方式刷新的效率比中断方式高得多。
DRAM控制器
DRAM控制器产生DRAM地址（分时的行列地址）以及 DRAM所需的刷新逻辑
刷新 地址
CPU
AB 地址多
刷新地址 路开关
刷新地址 计数器
刷新定 时器 刷新请求
磁介质存储器 磁带、软磁盘、硬磁盘（ DA、RAID） 光介质存储器 只读型、一次写入型、多次写入型
u 半导体存储器芯片结构
l 静态存储器SRAM SRAM的基本原理是 MOS管触发器。每个 触发器存放一位信息。
双稳态结构，B=/A Xi（行线）和Yi（列线） 同时为高（双译码），A、 B输出
T4
（3）读出：源极接地，字线为5V逻辑高电平。
存储器的技术指标
1．存储容量 通常表示为存储字数（存储单元数）×存储字长（每 单 元 的 比 特 数 ） 。 例 如 ， 1Mbit 的 存 储 器 可 以 组 织 成 1M×1bit，也可组织成128K×8bit或者512K×4bit。 2．存取速度 存储器完成一次读／写操作所用的时间。 3．体积和功耗 4．可靠性
CAS 列地址选通信号， 该信号表示当前地址线 上传送的是行地址
列地址锁存
行
地
址
256×256
锁
存
数据输入输 出缓冲器
DIN DOUT
DRAM的刷新
集中刷新：在整个刷新间隔内，前一 段时间重复进行读/ 写周期或维持周期，等到需要进行刷新操作时，便暂停读/ 写或维持周期，而逐行进行刷新整个存储器，它适用于高 速存储器。
u存储器分类
存取速度快，但集成度低，一般 用于大型计算机或高速微机的 Cache；
易失性 存储器
静态SRAM 速度较快，集成度较低，一般用
半导
MOS型
于对速度要求高、而容量不大的 场合（Cache）
体存 储器
非易失性存储器
动态DRAM 集成度较高但存取速度较低，一 般用于需较大容量的场合(主存)。
掩膜ROM 一次性可编程PROM 紫外线可擦除EPROM 电可擦除E2PROM 快闪存储器FLASH
片选信号：该信号由高位地址译 码形成；有效表示选中此片。
NC
DIN
WE
RAS
A0 A2 A1 VDD
1 16 2 15 3 14 4 13 5 12 6 11 7 10 89
VSS
CAS
DOU
T
A6 A3 A4 A5 A7
2164DRAM引脚
CAS
A7~A0 RAS
RAS 行地址选通信号， 该信号表示当前地址线 WE 上传送的是行地址