第七章 指令流水线..
计算机指令流水线回顾
计算机指令流水线回顾计算机指令流水线是一种高效的指令执行技术，旨在提高计算机的运行速度。
在本文中，我们将回顾计算机指令流水线的基本原理、优点和局限性，并提供相关题库类型的答案和解析。
一、引言计算机指令流水线是一种并行处理技术，它允许多个指令同时在不同的处理阶段执行，以提高指令执行的速度和效率。
本节将介绍计算机指令流水线的定义和基本原理。
二、计算机指令流水线的原理计算机指令流水线是基于指令执行的并行处理技术。
它将一条指令的执行划分为多个阶段，并且允许多个指令同时在不同的阶段执行。
下面是计算机指令流水线的基本原理：1. 指令划分阶段：将一条指令划分为多个独立且可执行的子指令。
2. 指令执行阶段：每个子指令在不同的处理阶段执行，例如指令提取、指令解码、操作数获取等。
3. 管道寄存器：用于在不同的阶段之间传递数据和指令。
4. 阶段并行执行：多个指令在不同的阶段同时执行，实现指令级并行。
5. 超标量流水线：同时执行多条指令。
三、计算机指令流水线的优点计算机指令流水线相较于传统的顺序执行方式，具有以下优点：1. 提高吞吐量：通过并行执行多条指令，大大提高了计算机的吞吐量。
2. 提高运行速度：指令流水线的并行执行能够加快指令的执行速度，提高计算机的运行效率。
3. 提高资源利用率：指令流水线可以充分利用计算机的硬件资源，使处理器单元始终保持繁忙状态。
四、计算机指令流水线的局限性虽然计算机指令流水线有很多优点，但也存在一些局限性：1. 指令依赖：由于指令之间存在数据或控制依赖关系，可能导致流水线的暂停或冲突，进而影响指令的执行速度和效率。
2. 硬件成本：为了实现指令流水线，需要增加硬件资源和复杂的控制电路，导致成本的增加。
3. 分支预测错误：分支指令的预测错误或错误的预测会导致流水线的中断和重组。
五、题库类型答案与解析在计算机指令流水线的相关题库中，我们可以通过以下方式给出答案与解析：1. 填空题：要求填写与指令流水线相关的概念、原理或术语。
计算机组成知到章节答案智慧树2023年广州大学
计算机组成知到章节测试答案智慧树2023年最新广州大学第一章测试1.下列关于冯诺依曼结构计算机基本思想的叙述中，错误的是（）。
参考答案:指令按地址访问，数据都在指令中直接给出2.由0、1代码组成，并被计算机硬件能识别的语言，称为（）。
参考答案:机器语言3.以下有关对摩尔定律的描述中，错误的是（）。
参考答案:集成电路技术一直会遵循摩尔定律发展下去4.若某典型基准测试程序在机器A上运行时需要20s，而在机器B运行时需要25s，那么，下列给出的结论正确的是（）。
参考答案:机器A的速度是机器B的1.25倍5.以下有关程序编写和执行方面的叙述中，错误的是（）。
参考答案:汇编语言是一种与机器结构无关的编程语言第二章测试1.计算机中的所有信息都是以二进制方式表示的，主要理由是（）。
参考答案:物理器件特性所致2.下列数中最小的数为（）。
参考答案:（2F）163.下列编码中，零的表示形式唯一的是（）。
参考答案:补码4.设寄存器位数为8位，机器数采用补码形式（一位符号位），对应于十进制数-26，寄存器内是（）。
参考答案:E6H5.16位补码整数所能表示的范围是（）。
参考答案:-215 ~ +（215-1）6.十进制数 -1.625采用IEEE 754单精度浮点数格式表示，写成十六进制后为（）。
参考答案:BFD0 0000H7.假定计算机采用字节编址，小端方式，某变量x的地址为FFFF C000H，x=AABBCCDDH，则在内存单元FFFF C001H中存放的内容是（）。
参考答案:CCH8.用于表示浮点数阶码的编码通常是（）。
参考答案:移码9.假定下列字符码中有奇偶校验位，但没有数据错误，那么采用奇校验的字符编码是（）。
参考答案:1011 000010.假定变量i、f的数据类型分别是int、float。
已知i=12345，f=1.2345e3，则在一个32位机器中执行下列表达式时，结果为“假”的是（）。
参考答案:f==(float)(int)f第三章测试1.8位无符号整数1001 0101右移一位后的值为（）。
指令流水线
第七章指令流水线2. 简单回答下列问题。
（参考答案略）（1）流水线方式下，一条指令的执行时间缩短了还是加长了？程序的执行时间缩短了还是加长了？为什么？（2）具有什么特征的指令集易于实现指令流水线？（3）流水线处理器中时钟周期如何确定？单条流水线处理器的CPI为多少？每个时钟周期一定有一条指令完成吗？为什么？（4）流水线处理器的控制器实现方式更类似于单周期控制器还是多周期控制器？（5）为什么要在各流水段之间加寄存器？各流水段寄存器的宽度是否都一样？为什么？（6）你能列出哪几种流水线被阻塞的情况？你知道硬件和软件是如何处理它们的吗？（7）超流水线和多发射流水线的主要区别是什么？（8）静态多发射流水线和动态多发射流水线的主要区别是什么？（9）为什么说Pentium 4是“CISC壳、RISC核”的体系结构？3. 假定在一个五级流水线（如P.205图7.1所示）处理器中，各主要功能单元的操作时间为：存储单元：200ps；ALU和加法器：150ps；寄存器堆读口或写口：50ps。
若执行阶段EX 所用的ALU操作时间缩短20%，则能否加快流水线执行速度？如果能的话，能加快多少？如果不能的话，为什么？若ALU操作时间增加20%，对流水线的性能有何影响？若ALU 操作时间增加40%，对流水线的性能有何影响？参考答案：a. ALU操作时间缩短20%不能加快流水线指令速度。
因为存储单元的时间为200ps，所以流水线的时钟周期不会因为ALU操作时间的缩短而变短。
b. ALU操作时间延长20%时，变为180ps，比200ps小，对流水线性能没有影响；c. ALU操作时间延长40%时，变为210ps，比200ps大，所以，流水线的时钟周期将变为210，其效率降低了（210-200)/200=5%。
4. 假定某计算机工程师想设计一个新CPU，一个典型程序的核心模块有一百万条指令，每条指令执行时间为100ps。
（1）在非流水线处理器上执行该程序需要花多长时间？（2）若新CPU是一个20级流水线处理器，执行上述同样的程序，理想情况下，它比非流水线处理器快多少？（3）实际流水线并不是理想的，流水段间数据传送会有额外开销。
第七章 指令流水线
第一讲 流水线数据通路和控制逻辑 第二讲 流水线冒险与高级流水线基概念
第一讲 流水线数据通路和控制 主要内容
°日常生活中的流水线处理例子：洗衣服 °单周期处理器模型和流水线性能比较 °如何设计流水线数据通路
• 以MIPS指令子集来说明 °如何设计流水线控制逻辑
R-type
1
2
3
Ifetch Reg/Dec Exec
4 Mem
NOOP! 5
Wr
°加一个NOP阶段以延迟“写”操作: • 把“写”操作安排在第5阶段, 这样使R-Type的Mem阶段为空NOP
Clock Cycle 1 Cycle 2 Cycle 3 Cycle 4 Cycle 5 Cycle 6 Cycle 7 Cycle 8 Cycle 9
Load Ifetch Reg/Dec Exec Mem Wr
R-type Ifetch Reg/Dec Exec Wr
R-type Ifetch Reg/Dec Exec Wr
°上述流水线有个问题: 两条指令试图同时写寄存器，因为
• Load在第5阶段用寄存器写口 • R-type在第4 阶段用寄存器写口
New Value
Register File Write Time
RegWr busA busB Address busW
Old Value
New Value
2
Old Value
Delay through Extender & Mux Old Value
Register File Access Time New Value
Load指令的流水线
第七章 指令流水线
复习：A Single Cycle Processor
Branch Jump Zero Clk RegDst Instruction Fetch Unit <31:26> Instruction<31:0> op <16:20> <21:25> <11:15> Rd Imm16 5 Rs 5 Rt <5:0> func <0:15> RegDst Main Control 3 ALUSrc
6 PM
7
8
9
Time
10
11
Midnight
30 40
T a s k O r d e r
40
40
40 20
串行方式为6小时，N批则为90N分钟
A
只需30+4x40+20=210分 (3.5小时)
B C
D
如果有N批衣服呢？ 所花时间为：30+Nx40+20分钟 假定每一步时间均衡，则比串行方 式提高约3倍！
:
ALUopRtΒιβλιοθήκη Rd1 Mux 0
ALU Control
RegWr 5 busW 32 Clk
ALUctr 3 busA 32
0 Mux ALU Zero 32 WrEn Adr 32 MemWr 0 Mux
Rw Ra Rb 32 32-bit Registers busB 32 Extender
MemtoReg
Ideal Memory
32
Rt Rt 0 Rd 1
5 5
Ra Rb Rw busW busB 32 busA
Mux
Reg File
指令流水线的原理
指令流水线的原理
指令流水线是一种基于并行处理的计算机指令执行方法，通过将指令执行过程分为若干个互相独立的阶段，使得每个阶段可以同时处理不同的指令，从而提高计算机的执行效率。
指令流水线的原理可以简单描述为以下几个步骤：
1. 指令获取阶段：从存储器中获取将要执行的指令，并将其送入指令译码阶段。
2. 指令译码阶段：对获取的指令进行译码，确定指令类型和操作数，并将其送入执行阶段。
3. 执行阶段：根据指令类型和操作数进行相应的操作，如运算、移位、存储等。
4. 访存阶段：如果指令需要访问存储器，则进行存储器操作，如读取或写入数据。
5. 写回阶段：将执行结果写回到寄存器文件或存储器中。
以上是指令流水线的基本阶段，不同的指令流水线可能还包括其他特定的阶段，如乘法器阶段、除法器阶段等。
指令流水线的关键在于将指令执行过程分解为多个互相独立的阶段，并使得各个阶段可以同时进行。
这样可以避免指令之间的冲突，提高指令的并行度和处理效率。
同时，指令流水线还
可以通过插入空泡来解决可能出现的冲突和数据依赖问题，以保证指令的正确执行。
总之，指令流水线是一种有效提高计算机处理效率的方法，通过将指令执行过程分解为多个互相独立的阶段，实现指令的并行处理，从而加快指令的执行速度。
计算机专业基础综合(计算机组成原理)模拟试卷16(题后含答案及解析)
计算机专业基础综合（计算机组成原理）模拟试卷16(题后含答案及解析)题型有：1. 单项选择题 2. 综合应用题单项选择题1-40小题，每小题2分，共80分。
下列每题给出的四个选项中，只有一个选项是最符合题目要求的。
1．指令流水线中，不同的指令在指令流水的不同功能段中可以( )。
A．顺序B．选择C．循环D．并行正确答案：D解析：在指令流水线中，不同的指令在不同功能段中可以并行。
知识模块：计算机组成原理2．下列说法中，正确的是( )。
A．水平型微指令的执行速度要慢于垂直型微指令B．水平型微指令的长度要短于垂直型微指令C．水平型微指令的编码空间利用率高D．垂直型微指令中包含微操作码字段正确答案：D解析：此题考查的知识点包括：水平型微指令的执行速度要快于垂直型微指令，水平型微指令的长度要长于垂直型微指令，水平型微指令的编码空间利用率较低，垂直型微指令的格式与普通机器指令的格式相仿。
知识模块：计算机组成原理3．下列特征中，不属于有利于实现指令流水线的是( )。
A．指令字等长B．Load／Store指令风格C．寻址方式灵活多样D．指令格式规整统一正确答案：C解析：有利于实现流水线的指令特征是指令字等长、Load／Store指令风格(隐含寻址方式简单)、指令格式规整统一、数据和指令在存储器中“对齐”存放。
知识模块：计算机组成原理4．下列关于动态流水线和超标量处理器的说法中，错误的是( )。
A．超标量处理器中一定有多个不同的指令执行单元B．动态流水线执行指令的顺序不一定是输入指令的顺序C．超标量处理器不一定都采用动态流水线D．超标量技术是指采用更多流水段个数的流水线技术正确答案：D解析：超标量技术是采用更多指令执行部件来构成多条流水线的技术。
知识模块：计算机组成原理5．指令流水中不同功能段的执行时间最好( )。
A．相等B．不等C．为零D．与指令周期一致正确答案：A解析：不同功能段的时间相同可以提高流水线的效率。
计算机体系结构之流水线技术(ppt 125页)
张伟 计算机学院
大纲
1 概念定义 2 流水线分类 3 MIPS五级流水线 4 性能分析 5 流水线相关 6 高级流水线技术
1 概念定义
洗衣店的例子
A, B, C, D 均有一些衣物要 清洗，甩干，折叠
清洗要花30 分钟 甩干要用40 分钟 叠衣物也需要20 分钟
流水线输出端任务流出的顺序与输入端任务流 入的顺序相同。
异步流动流水线（乱序流水线）：
流水线输出端任务流出的顺序与输入端任务流 入的顺序不同。
3 MIPS五级流水线
DLX(Dancing Links)
DLX 是一种简单的指令集（教学、简单芯片） 在不流水的情况下，如何实现DLX。
实现DLX指令的一种简单数据通路
4. 存储器访问周期MEM（Memory Access） 5. 写回周期WB（Write Back）
MIPS的简单实现
Instruction Fetch
Instr. Decode Reg. Fetch
Next PC
Next SEQ PC
4
RS1
RS2
Execute Addr. Calc
Zero?
RD
增加了向后传递IR和从MEM/WB.IR回送到通用寄存 器组的连接。
将对PC的修改移到了IF段，以便PC能及时地加 4，为取下一条指令做好准备。
2. 每一个流水段进行的操 作
IR[rs]＝IR6..10 IR[rt]＝IR11..15 IR[rd]＝IR16..20
流水线的每个流水段的操作
将有效地址计算周期和执行周期合并为一个时钟周期，这
是因为MIPS指令集采用load／store结构，没有任何指令
需要同时进行数据有效地址的计算、转移目标地址的计算
指令流水线的分类
指令流水线的分类文章目录••oooo指令流水线的分类1．部件功能级、处理机级和处理机间级流水线根据流水线使用的级别的不同，流水线可分为部件功能级流水线、处理机级流水线和处理机间流水线。
部件功能级流水就是将复杂的算术逻辑运算组成流水线工作方式。
例如，可将浮点加法操作分成求阶差、对阶、尾数相加以及结果规格化等4个子过程。
处理机级流水是把一条指令解释过程分成多个子过程，如前面提到的取指、译码、执行、访存及写回5 个子过程。
处理机间流水是一种宏流水，其中每一个处理机完成某一专门任务，各个处理机所得到的结果需存放在与下一个处理机所共享的存储器中。
2．单功能流水线和多功能流水线按流水线可以完成的功能，流水线可分为单功能流水线和多功能流水线。
单功能流水线指只能实现一种固定的专门功能的流水线；多功能流水线指通过各段间的不同连接方式可以同时或不同时地实现多种功能的流水线。
3．动态流水线和静态流水线按同一时间内各段之间的连接方式，流水线可分为静态流水线和动态流水线。
静态流水线指在同一时间内，流水线的各段只能按同一种功能的连接方式工作。
动态流水线指在同一时间内，当某些段正在实现某种运算时，另一些段却正在进行另一种运算。
这样对提高流水线的效率很有好处，但会使流水线控制变得很复杂。
4．线性流水线和非线性流水线按流水线的各个功能段之间是否有反馈信号，流水线可分为线性流水线与非线性流水线。
线性流水线中，从输入到输出，每个功能段只允许经过一次，不存在反馈回路。
非线性流水线存在反馈回路，从输入到输出过程中，某些功能段将数次通过流水线，这种流水线适合进行线性递归的运算。
第7章流水线结构RISC CPU设计
（7-4）
7.3流水线的性能评价
7.3.1 流水线的性能指标
2．CPU性能公式
总时钟周期数 CPU时间 时钟频率
（7-5）
总时钟周期数 CPI （7-6） IC
CPU时间
(CPI
i 1
n
CPI IC （7-7） 总CPU时间 时钟频率
（7-8）
i
ICi )
时钟频率
CPI
7.1.2流水线CPU的时空图
空间S
I 1 I 2I 3I 4I 5 I 6 I 7 I 8I 9 I 10
空间S
WB EX ID IF
I3 I4 I5 I1 I2 I3 I4 I5 I1 I2 I3 I4 I5 I1 I2 I3 I4 I5 I1 I2 I3 I4 I5 1 2 3 4 5 6 7 8 时间T
Reg
图7-10 例7-4的流水线状态图
ALU
7.2 流水线中的主要问题及处理 CC1 CC2 CC3 CC4 CC5
时钟周期
CC6
ALU
程 序 Reg 执 LW R1,0(R2) IM 7.2.3 数据竞争的处理技术 行 序 列 SUB R4,R1,R5 IM
ALU
DM
Reg
Reg
气泡
DM
AND R6,R1,R7
Reg
ALU
程 序 Reg 执 ADD R1,R2,R3 IM 行 序 列 7.2.3 数据竞争的处理技术 SUB R4,R1,R5 IM
ALU
7.2 流水线中的主要问题及处理
DM Reg DM
时钟周期
CC1
CC2
CC3
CC4
CC5
CC6
第七章 指令系统
第7章指令系统（一）选择题1.二地址指令中，操作数的物理位置可安排在（可多选）A.两个主存单元 B 两个寄存器C一个主存单元和一个寄存器 D 栈顶和次栈顶2.寄存器间接寻址方式中，操作数在A.通用寄存器B.堆钱 C 主存单元3.基址寻址方式中，操作数的有效地址是A.基址寄存器内容加上形式地址(位移量)B.程序计数器内容加上形式地址c.变址寄存器内容加上形式地址4.采用基址寻址可扩大寻址范围，且A.基址寄存器内容由用户确定，在程序执行过程中不可变B.基址寄存器内容由操作系统确定，在程序执行过程中不可变c.基址寄存器内容由操作系统确定，在程序执行过程中可变5.变址寻址和基址寻址的有效地址形成方式类似，但是A.变址寄存器的内容在程序执行过程中是不可变的B.在程序执行过程中，变址寄存器、基址寄存器和内容都是可变的C.在程序执行过程中，基址寄存器的内容不可变，变址寄存器中的内容可变6.堆找寻址方式中，设A为累加器，SP为堆楼指示器，Msp为SP指示的钱顶单元，如果进栈操作的动作顺序是(A)→Msp，(SP)-1→SP，那么出栈操作的动作顺序应为A. (Msp)→A，(SP) +1→SPB. (SP) +1→SP，(Msp)→AC. (SP)-1→SP，( Msp)→A7.设变址寄存器为X，形式地址为D，某机具有先变址再间址的寻址方式，则这种寻址方式的有效地址为A. EA=(X)+DB. EA=(X)+(D)C. EA=((X)+D)8. IBM PC中采用了段寻址方式，在寻访一个主存具体单元时，由一个基地址加上某寄存器提供的16位偏移量来形成20位物理地址。
这个基地址由来提供。
A.指令中的直接地址(16位)自动左移4位B. CPU中的四个16位段寄存器之一自动左移4位C. CPU中的累加器(16位)自动左移4位9.指令的寻址方式有顺序和跳跃两种，采用跳跃寻址方式可以实现A.程序浮动B.程序的无条件转移和浮动C.程序的条件转移和无条件转移10.扩展操作码是A.操作码字段以外的辅助操作字段的代码B.指令格式中不同字段设置的操作码C.一种指令优化技术，即让操作码的长度随地址数的减少而增加，不同地址数的指令可以具有不同的操作码长度11.设相对寻址的转移指令占两个字节，第一字节是操作码，第二字节是相对位移量(用补码表示)，若CPU每当从存储器取出一个字节时，即自动完成(PC)+1→PC，设当前PC的内容为2000H，要求转移到2008H地址，则该转移指令第二字节的内容应为A. 08HB. 06 HC.0AH12.设相对寻址的转移指令占两个字节，第一字节是操作码，第二字节是相对位移量(用补码表示)，若CPU每当从存储器取出一个字节时，即自动完成(PC)+ 1→PC 设当前PC的内容为2009H，要求转移到2000H地址，则该转移指令第二字节的内容应为A. F5HB. F7HC. 09H13.设相对寻址的转移指令占两个字节，第一字节是操作码，第二字节是相对位移量(可正可负)，则转移的地址范围是A. 255B. 256C. 25414.直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是A.直接、立即、间接B.直接、间接、立即C.立即、直接、间接15.为了缩短指令中地址码的位数，应采用寻址。
计算机体系结构与指令流水线
计算机体系结构与指令流水线计算机体系结构是指计算机硬件和软件之间的交互方式，它决定了计算机的组织结构、数据传输方式以及指令的执行过程。
在计算机体系结构中，指令流水线是一种重要的技术手段，它可以提高计算机的性能和效率。
本文将深入探讨计算机体系结构与指令流水线的相关知识。
一、计算机体系结构的基本原理计算机体系结构包括硬件体系结构和软件体系结构。
硬件体系结构代表了计算机硬件的组织和连接方式，它包括中央处理器（CPU）、存储器和输入输出设备等；软件体系结构则是指操作系统和编程语言等软件的组织方式。
在计算机体系结构中，指令的执行是一个重要的过程。
指令由操作码和操作数组成，计算机的执行方式是将指令从存储器中取出，经过解码和执行阶段完成相应的操作。
传统的计算机执行方式是按照指令的顺序一个一个地执行，这样会导致指令之间存在较大的时间间隔，浪费了计算机的效率。
二、指令流水线的原理与优势为了提高计算机的效率，减少指令之间的时间间隔，人们提出了指令流水线的概念。
指令流水线将指令的执行过程划分为多个阶段，每个阶段都由一个专门的电路来完成，不同的指令可以同时在不同的阶段执行，以实现多条指令的并行执行。
指令流水线的优势主要体现在以下几个方面：1. 提高了计算机的吞吐量。
由于指令流水线可以实现多条指令的并行执行，因此可以在同样的时间内完成更多的指令，从而提高了计算机的吞吐量。
2. 减少了指令之间的等待时间。
在指令流水线中，不同指令可以在不同阶段同时执行，减少了指令之间的等待时间，提高了计算机的效率。
3. 加快了指令的执行速度。
通过将指令的执行过程切分为多个阶段，并行执行不同指令的不同阶段，可以加快指令的执行速度，缩短了计算时间。
然而，指令流水线也存在一些限制和问题，例如：1. 指令相关性。
如果后续指令依赖于前面指令的结果，就会导致指令流水线的停顿，降低了计算机的效率。
2. 分支指令。
由于分支指令可能会改变指令的执行顺序，因此对于分支指令，指令流水线需要进行预测和处理，以避免出现时间浪费。
流水线技术
指令调度；
(3) 举例： 例3.6 请为下列表达式生成没有暂停的DLX
指令序列： a＝b＋c ； d＝e－f ；
假设载入延迟为1个时钟周期。
3.3.1 控制相关
（一）分支引起的暂停及减少分支开销的方法
▲ 时空图
▲ 完成 n 个任务所需的时间 T流水＝m△t0＋(n－1)△t0 (说明)
▲ 实际吞吐率
TP ＝ ─T─流n─水＝ ───m─△─t─0＋──(n─n－─１)△t0
＝
─(─1─＋──m1n─－1)─△─t0＝
───── 1 ＋
TPma x m1n－
TP ＜ TPmax
当n >> m 时，TP ≈TPmax
若流水线为 m 段，且各段时间相等，均为
△t0 ，则： T非流水＝n m△t0
T流水＝m△t0＋(n－1)△t0
(解释)
S＝ ─TT─非流─流水水＝ ───m─△─t─0＋─n─(mn─△－t10 )△t0
＝ ─m─＋m──nn－＝ 可以看1出：当n
────1＋mmn－1 >> m 时，S ≈
m
若流水线各段的时间不等，则：
当定向硬件检测到前面某条指令的结果寄存器 就是当前指令的源寄存器时，控制逻辑会开通前 面那条指令的结果目前所在的位置（某个流水寄 存器）到当前指令所需的位置（某个功能单元的 输入端）的通路。
不一定是同一个功能单元，例如： Load指令 ALU指令
3. 数据相关的分类
按照指令对寄存器的读写顺序，可以将数据 相关分为以下三种类型：
(1)流水过程由多个相联系的子过程组成，每个子过程 称为流水线的“级”或“段”。“段”的数目称为流 水线的“深度”。
计算机组成与体系结构——流水线相关知识点（常考计算）
计算机组成与体系结构——流⽔线相关知识点（常考计算） 流⽔线是软考中经常考的⼀部分内容，并且常以要求计算的形式出现，所以，这⾥详细总结⼀下流⽔线的相关知识点。
流⽔线的概念 流⽔线是指在程序执⾏时多条指令重叠进⾏操作的⼀种准并⾏处理实现技术。
即可以同时为多条指令的不同部分进⾏⼯作，以提⾼各部件的利⽤率和指令的平均执⾏速度。
我们都知道，在执⾏⼀条指令的过程中，最少要经历取指分析执⾏三个步骤，也就是说，假设有三个指令1 、2、 3，当我们在正常情况下，在执⾏指令1的时候，会⾸先对指令1按照以上三个步骤进⾏处理，处理完毕后在对指令2进⾏处理，以此类推。
⽽流⽔线的应⽤，就是像我们在⼯⼚中⼀样，当对指令1进⾏分析⼯作时，同时对指令2进⾏取指，继续执⾏，当指令1到达执⾏阶段时，指令2进⼊分析阶段1同时对于指令3进⾏取指处理，这样就⼤⼤增加了对于时间的利⽤率。
流⽔线的计算 1、流⽔线的执⾏时长 ①关于流⽔线的周期，我们需要知道的是，流⽔线周期（△t）为指令执⾏阶段中执⾏时间最长的⼀段。
②流⽔线的计算公式为： 完成⼀条指令所需的时间+（指令条数-1）*流⽔线周期，在这个公式中，⼜存在理论公式和实践公式。
理论公式： 实践公式：（k+n-1）*△t k为⼀条指令所包含的部分的多少 例题：若指令流⽔线⼀条指令分为取指、分析、执⾏三个阶段，并且这三个阶段的时间分别为取指1ns，分析2ns，执⾏1ns，则流⽔线的周期为多少？100条指令全部执⾏完毕需要执⾏的时间是多少？ 分析：上⾯已经说过，流⽔线的周期为花费时间最长的阶段所花费的时间，所以流⽔线的周期就是2ns。
根据理论公式，T=（1+2+1）+（100-1）*2=4+99*2=202ns 根据实践公式，T=（3+100-1）*2=204ns 在这⾥，需要注意的是，因为流⽔线的理论公式和实践公式的结果不⼀样，但是在考试过程中可能都会考到，所以，在应⽤时，先考虑理论公式，后考虑实践公式。
计算机组成原理中的指令流水线与超标量
计算机组成原理中的指令流水线与超标量计算机组成原理是计算机科学中的重要概念之一，它研究了计算机的硬件组成和工作原理。
其中，指令流水线和超标量技术是提高计算机性能的重要手段。
本文将介绍指令流水线和超标量技术的基本原理，并讨论它们在计算机系统中的应用。
一、指令流水线指令流水线是一种将指令执行过程分为多个阶段，并且在每个阶段中同时执行多条指令的技术。
通过将指令执行过程划分为多个独立的阶段，可以使得指令在执行过程中能够重叠进行，从而提高了计算机的运行速度。
指令流水线通常包括取指、译码、执行、访存和写回这五个阶段。
在每个时钟周期中，各个阶段同时执行不同的指令，以提高整个系统的效率。
每个指令在通过流水线的各个阶段时，都经历了不同的处理过程，最终完成指令的执行。
指令流水线的优点在于它可以充分利用计算机资源，提高处理器的性能。
然而，指令流水线技术也存在一些问题，例如流水线冲突和分支预测错误。
流水线冲突指的是由于数据相关性等原因导致指令无法按照顺序执行，而需要等待前一条指令完成。
分支预测错误则是指在程序执行过程中，由于分支指令的条件未知，导致指令流水线中的指令被误判，从而浪费了计算资源。
二、超标量技术超标量技术是指在一个时钟周期内同时发射多条指令，并且在多个功能部件上同时执行这些指令的技术。
相比于指令流水线，超标量技术更进一步地提高了计算机的性能。
超标量技术的核心是多发射和多功能部件。
多发射指的是在一个时钟周期内同时发射多条指令到流水线中。
多功能部件则是指在处理器中使用多个功能部件，以同时执行多条指令，从而提高计算机的性能。
超标量技术的优点在于它可以同时执行多条指令，提高计算机处理的并行性。
通过在一个时钟周期中同时发射多条指令，并在多个功能部件上执行这些指令，可以充分利用计算机资源，提高处理器的性能。
然而，超标量技术也存在一些问题，例如硬件复杂度和资源分配等。
由于需要同时执行多条指令，并且在多个功能部件上执行，因此需要更多的硬件资源来支持。
指令流水线的计算
若指令流水线把一条指令分为取指、分析和执行三部分，且三部分的时间分别是t取指=2ns ，t 分析=2ns，t 执行=1ns。
则100 条指令全部执行完毕需 (4) ns。
(4)A．163 B．183 C．193 D．203 答案：D本类题有两类:第一类是各指令段,有同步时间,即有指令流操作周期.当某指令段执行完毕后,必须等到下一个操作周期来临时,才能执行下一条指令的相同段.第一题与2005年的题就是这样.其计算公式是:(指令所分段数-1)*指令流操作周期 +指令数*指令流操作周期.第二类是各指令段,没有同步时间,每段执行完毕,不需要等待,直接执行下一条执令相同的段.2006的题就是这个.其计算方法是第一条指令执行时间+(指令数-1)*各指令段执行时间中最大的执行时间==========================================================本题为第二类：（2+2+1）+（100-1）*2=203指令流水线的计算1.现有四级指令流水线，分别完成取指、取作的时间依次为数、运算、传送结果四步操作。
若完成上述操9ns、10ns、6ns、8ns。
则流水线的操作周期应设计为（1）n s。
（1）A．6B．8C．9D．10试题解析：取最大的那个微指令时间作为流水线操作周期。
答案：D2.若每一条指令都可以分解为取指、分析和执行三步。
已知取指时间t取指=4△t，分析时间t分析=3△t，执行时间t执行=5△t。
如果按串行方式执行完100条指令需要（2）△t。
如果按照流水方式执行，执行完100条指令需要（3）△t。
（2）A．1190B．1195C．1200D．1205（3）A．504B．507C．508D．510试题解析：串行执行时，总执行时间=100×（t取指+ t分析+ t执行）=100×12△t=1200△t。
连续两条指令的执行时间差为t执行= 5△t，因此100条指令的总执行时间=（t取指+ t分析+ t执行）+99×t执行= 507△t。
系统结构习题
系统结构习题选择题第一章对计算机系统结构，下列（）是透明的阵列运算部件计算机使用的语言是（）。
分属于计算机系统各个层次实现汇编语言源程序变换成机器语言目标程序是由（）。
汇编程序翻译系列机软件必须保证（）。
向后兼容，力争向上兼容输入输出系统硬件的功能对()是透明的。
应用程序员并行处理发展通过资源共享途径形成了()。
分布式处理系统利用时间重叠实现并行处理的是()。
流水处理机就使用语言的角度而言，可将计算机系统看成是按功能划分的（）组成的层次结构多个机器级利用资源重复实现并行处理的是（）。
阵列处理机计算机系统结构也称计算机体系结构，指的是()。
传统机器级计算机的结构与组成不包括（）。
操作系统字串位并是指同时对一个字的所有位进行处理，其并行等级()。
已经开始出现的并行性计算机系列化的优点不包括()同一系列内的软件一定是向下兼容的开发并行性的途径有时间重叠、资源重复和（）。
资源共享对计算机系统结构，下列（）是透明的阵列运算部件系列机软件必须保证向后兼容，一般应该做到（）。
向上兼容用微程序直接解释另一种机器指令系统的方法称为仿真，用机器语言解释实现软件移植的方法称为（）。
模拟高级语言是由（）翻译成汇编语言程序编译程序就使用语言的角度而言，可将计算机系统看成是按功能划分的（）组成的层次结构多个机器级VonNenmann型计算机不具有的特点是（）。
以数据流驱动位片处理是指计算机采用（）方式对数据进行处理。
字并位串除了分布处理、MPP和机群系统外，并行处理计算机按其基本结构特征可分为流水线计算机，阵列处理机，多处理机和（）四种不同的结构。
数据流计算机费林按指令流和数据流的多倍性把计算机系统分类，这里的多倍性指（）。
系统瓶颈部件上处于同一执行阶段的指令或数据的最大可能个数系列机在软件兼容上应该做到（）。
向后兼容，并力争向上兼容计算机系统的层次结构按照由高到低的顺序分别为（）。
高级语言机器级，汇编语言机器级，传统机器语言机器级，微程序机器级1TFLOPS计算机能力，1TBYTE/S的I/O带宽和（）称为计算机系统的3T性能目标。
计算机组成原理——指令流水线
计算机组成原理——指令流⽔线
计算机组成原理——指令流⽔线
1. 综述
为提⾼CPU利⽤率，加快执⾏速度，将指令分为若⼲个阶段，可并⾏执⾏不同指令的不同阶段，从⽽多个指令可以同时执⾏。
在有效地控制了流⽔线阻塞的情况下，流⽔线可⼤⼤提⾼指令执⾏速度。
经典的五级流⽔线：取址、译码/读寄存器、执⾏/计算有效地址、访问内存（读或写）、结果写回寄存器。
流⽔线阻塞的情况有三种（）：
1. 结构相关：指令重叠执⾏的过程中，硬件资源满⾜不了指令重叠执⾏的要求，发⽣资源冲突，这时将产⽣结构相关。
解决的办法是增加硬件资源，如解决访存冲突就采⽤指令Cache和数据Cache分离的哈弗结构。
2. 数据相关：当⼀条指令需要前⾯某条指令的执⾏结果，⽽两者正在并⾏执⾏的情况下，将产⽣数据相关。
解决⽅式：数据重定向，或称为旁路技术。
3. 控制相关：有跳转语句、分⽀指令，或其他改变IP值的指令，将产⽣控制相关。
解决⽅法：分⽀预测技术，投机执⾏，延迟分⽀。
若I1和I2数据相关，如I2需要I1的结果，则I2在其译码阶段被阻塞，直到I1全部完成才恢复流动。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
PCWrCond Zero MemWr
32 Rs 0 1 32
PCSrc IRWr RegDst RegWr ALUSelA
1
0 32 0 1 32
BrWr
32
Target
Mux
Zero ALU
Mux
Instruction Reg
32
WrAdr 32 Din Dout
:
ALUop
Rt
Rd
1 Mux 0
ALU Control
RegWr 5 busW 32 Clk
ALUctr 3 busA 32
0 Mux ALU Zero 32 WrEn Adr 32 MemWr 0 Mux
Rw Ra Rb 32 32-bit Registers busB 32 Extender
MemtoReg
复习：A Single Cycle Processor
Branch Jump Zero Clk RegDst Instruction Fetch Unit <31:26> Instruction<31:0> op <16:20> <21:25> <11:15> Rd Imm16 5 Rs 5 Rt <5:0> func <0:15> RegDst Main Control 3 ALUSrc
A
B
C
D
如果让你来管理洗衣店，你会如何安排？
Pipelining: It’s Natural !
Pipeline.6
2018年9月15日星期六
Sequential Laundry（串行方式） 6 PM 7 8 9
Time
10
11
Midnight
30 40 20 30 40 20 30 40 20 30 40 20
• 详细设计执行部件 • 分析每条指令在流水线中的执行过程，遇到各种问题： - 资源冲突 - 寄存器和存储器的信号竞争 - 分支指令的延迟 - 指令间数据相关
° 如何设计流水线控制逻辑 • 分析每条指令执行过程中的控制信号 • 给出控制器设计过程 ° 流水线冒险的概念
Pipeline.2
2018年9月15日星期六
T a s k O r d e r
A B
C D
° 串行方式下， 4 批衣服需要花费 6 小时（4x(30+40+20)=360分钟） ° N批衣服，需花费的时间为Nx(30+40+20) = 90N ° 如果用流水线方式洗衣服，则花多少时间呢?
Pipeline.7
2018年9月15日星期六
Pipelined Laundry: (Start work ASAP)
Register File Access Time New Value
3
New Value ALU Delay New Value
Data Memory Access Time Old Value New
2018年9月15日星期六
一个日常生活中的例子—洗衣服
°Laundry Example • Ann, Brian, Cathy, Dave each have one load of clothes to wash, dry, and fold • Washer takes • Dryer takes • “Folder” takes 30 minutes 40 minutes 20 minutes
Pipeline.5
Delay through Control Logic New Value New Value New Value Register File Write Time New Value
2
Old Value Delay through Extender & Mux Old Value Old Value
Ch7: Instruction Pipeline 指令流水线
第一讲 流水线数据通路和控制逻辑
第二讲 流水线冒险处理 第三讲 高级流水线技术
第一讲 流水线数据通路和控制 主要内容
° 日常生活中的流水线处理例子：洗衣服 ° 单周期处理器模型和流水线性能比较
° 什么样的指令集适合于流水线方式执行
° 如何设计流水线数据通路 • 以MIPS指令子集来说明 • 详细设计取指令部件
1
1 32 ALUSrc
imm16 Instr<15:0>
Data In 32
16
Clk
Data Memory
ExtOp
Pipeline.3
2018年9月15日星期六
复习：Multiple Cycle Processor
° MCP: 一个功能部件在一个指令周期中可以被使用多次。
PCWr IorD PC
流水方式下，所花时间主要与最长阶段时间有关！
Pipeline.8
2018年9月15日星期六
复习：Load指令的5个阶段
阶段1 阶段 2 阶段 3
阶段 4 Mem
6 PM
7
8
9
Time
10
11
Midnight
30 40
T a s k O r d e r
40
40
40 20
串行方式为6小时，N批则为90N分钟
A
只需30+4x40+20=210分 (3.5小时)
B C
D
如果有N批衣服呢？所花时间为：30+Nx40+20分钟 假定每一步时间均衡，则比串行方 式提高约3倍！
Instr Decode / Reg. Fetch
Address
Data Memory
Reg Wr
Rs, Rt, Rd, Op, Func
1
Old Value
Old Value Old Value Old Value
ALUctr
ExtOp ALUSrc RegWr busA busB Address busW
MemtoReg
复习：Timing Diagram of a Load Instruction
Instruction Fetch
Clk PC Old Value Clk-to-Q New Value Old Value Instruction Memory Access Time New Value
Ideal Memory
32
Rt Rt 0 Rd 1
5 5
Ra Rb Rw busW busB 32 busA
Mux
Reg File
4
1 Mux 0
Mux
32
<< 2
2 3
ALU Control
Imm 16
Extend
32
ALUOp ALUSelB
2018年9月15日星期六
ExtOp
Pipeline.4