多功能数字钟设计

多功能电子钟设计

内容摘要：

本数字钟以计时为基本功能，可以完成00:00:00到23:59:59的计时，并在控制电路的作用下具有保持、快速校时、快速校分的功能。在具有基本功能的基础上，增加了下列扩展功能：整点报时、闹钟、倒数、保持和快速清零、周历。

设计内容及要求：

（一）基本功能：

1、计时：能够正常的进行基本的的计时功能；

2、校正功能：能够根据输入校正时、分；

3、报时功能：能够在整点进行报时。

（二）扩展功能：

1、闹钟功能：具有闹钟设定和提示功能；

2、保持、清零功能：根据输入保持时间或清零；

系统结构图（如图1）：

图1

单元电路的设计和器件选择

（一）时钟计时部分

时钟的计时部分由两个六十进制计数器、一个二十四进制计数器和一个七进制计数器组成，分别来记录秒、分、时和周。

1、六十进制

模60计数器由两个74160构成，前一个74160为个位，后一个为十位，每当个位计数到1001时，由0变为1，将十位的置位，十位的74160计1，当十位的计数到5（0101），个位的计数到9（1001）时，此时置位两个计数器，重新由0开始，这样就完成了模60计数。74160置位端低电平有效，因此将59时，个位的，十位的，与非之后为高电平送给置位端，是计数器为0。在0—59之间时，与非后为高电平，对于置位端无效。当8个二进制码都为0时，通过一个或非门，将其变为1，通往下一个模块的时钟（CLK），只有时钟在高电平的时候才会计数。(如图2)

图2

2、二十四进制

和六十进制类似，模24进制计数器也是由两个74160构成。如图3，左边个位，右边十位，从0开始计数，当个位为9时进位到十位，计数到23时，0010与0011送到与非门使其为低电平，再送入置位端（LDN）置位。实现0—23循环。当个位十位8个二进制码都为0时，又通过一个或非门变为1，通往下一个模块的时钟（CLK）。

图3

3、七进制

用一个74160芯片，从0开始计数，置数端置的数随着计数器变化而有规律的变化，这是星期计数的一个特点。当计数在0—5时，不会引发LDN低电平有效，当计数器输出为6时，LDN为低电平，此时置数端置的数为8，当输出为8时，又会引发LDN低电平，此时置数为1。在此循环时，一共置数2次，这又是星期电路的一个特点。如图4

图4

（二）、除颤单元

除颤

作为机械开关的键盘，在按键操作时，机械触点的弹性及电压跳动等原因，在触点闭合或开启的瞬间会出现电压的抖动，如果不进行处理就会造成误操作。按键去抖动的关键在于提取稳定的低电平状态。滤除前沿、后沿抖动毛刺。对于一个按键信号，可以用一个脉冲对它进行采样。如果连续几次为低电平，可以认为信号已经处于稳定状态，这时输出一个低电平按键信号。（如图5）

图5

（三）、分频电路

实验箱上提供振荡源为48MHz，为获得秒脉冲信号和显示电路中需要频率，需要对该振荡源进行分频处理。具体电路如图6.

图6

分频电路打包封装后如图7:

图6

（四）、显示器译码电路

用动态扫描显示法进行数据显示，即每次只显示一位，按照一定的显示时间间隔轮流显示。每个显示位均为四位二进制数，所以需要4片数选器，要显示的位有时分秒6位（HH,HL,MH,ML,SH,SL ），加上星期显示1位(we)，最高空位为0，所以共8位。数选器的选择信号有三位，所以要用一个模8循环计数器作为数选器的地址选择端，供轮流选择带显示的数据，采用清零法实现，如图。此外，还要用一个3-8译码器来选择数码管(DIG 位)来显示对应的数据。另外在显示闹钟定时时间时，可以让周、秒三段数码管不显示。如图7.

图7

（五）报时单元

在59’55”时开始报时，59’56”，59’57”，59’58”，59’59” 报时频率为500Hz ，00’00”时报时频率为1KHz 。当报时时间到时，将逻辑结果与相应频率的脉冲信号相与后送入蜂鸣器。电路图如图8.

图8

（六）闹钟单元

闹钟单元由4个74160组成，前两个用于记录时，后两个用于记录分。当闹钟调制按键8按下后，利用调时和调分按钮输入脉冲，完成时间设定，按键8松开后，计数器停止计数，记录当前输入的时间。利用一系列的与门对比当前时间是否和闹钟记录时间一致。若一致，则像蜂鸣器发送脉冲，铃响提示。电路图如图9

图9

（七）时钟计时和调时电路

将上述的六十进制、二十四进制、七进制电路加入电路中，并加入除颤单元和调周、调时、调分单元，组成完整的计时电路。如图10

图10

（八）显示电路

显示电路将显示器译码单元电路送来的电信号显示在数码管上，具体电路如图11

图11

将电路打包，生成显示模块。如图12.

图12

（九）完整的电路

将上述的个电路打包为可调用模块后，将时钟计时和调时电路、闹钟电路、显示器译码电路打包在一起为时钟电路。如图13.

图13.

将时钟模块，显示模块和分频电路模块组合，完成完整的电路。如图14.

图14

操作说明：

KEY1：保持；

KEY2：清零

KEY5：调分

KEY6：调时

KEY7：调星期

KEY８＋KEY５：闹钟调分

KEY８＋KEY５：闹钟调时

试验中的问题和解决方案

1、一开始简单的以为做数字钟只要做出简单进制组合，实现简单的计时就行，没有整体把握设计的思路，导致后期更改和调试时无从下手。

2、在设计调分和调时电路时，由于输入的调时和调分频率过大（750khz），导致无法准确进行对时钟进行校时。后来改用较小的频率（100hz），很好的解决了问题。

3、在切换显示闹钟时间和当前时间时不能很好的切换，会出现数码管显示乱码的情况，后来修改电路，在显示闹钟的设定时间时，利用KEY8键提供的电压将当前时间的译码显示单元给阻断，反过来，由于正常显示时间时，KEY8键弹起，利用这个电压降闹钟部分的译码电路阻断。