单管、CMOS传输门的线路与版图设计

合集下载

制造工艺-CMOS集成电路原理图及版图

制造工艺-CMOS集成电路原理图及版图

硅芯片上的电子世界—晶体管
• 三级管:pnp,npn • 硅芯片上的三极管:
2012年春季
P+ …N…+. P+
N阱
P型衬底
28中北大学
三极管的设计
CMOS工艺下可以做双极晶体管。 以N阱工艺为例说明PNP, NPN如何形成。
PNP
注:
薄氧
由于P衬底接最低电位vss/gnd
因此,VPNP集电极也必须接
C
N+
N–-epi
钝化层
SiO2
P+
P-Sub
2012年春季
N+埋层
P P(G- ND)
N+
Sub
EB C
N+ P
N+
P+
N–-epi
60
60中北大学
版图设计
• 电子设计 + 绘图艺术 • 仔细设计,确保质量
2012年春季
61中北大学
MOS管的版图设计
沟道宽
沟道长
当多晶硅穿过有源区时,就形成了一个管子。在图中当 多晶硅穿过N型有源区时,形成NMOS,当多晶硅穿过P型有 源区时,形成PMOS。
MIM 上电级
第n-1层金属
电容区的下方不要走线;
2012年春季
20中北大学
多层金属制作的平板电容和侧壁电容
多层平板电容(MIM) •增加单位面积电容; •精度高,匹配性好;
2012年春季
侧壁电容: •单位面积电容值可比左边的大; •精度较高,匹配性较好;
21中北大学
MOS电容
CGS
累积区
强反型
vss/gnd 。
C
B

CMOS集成电路版图TannerL-Edit设计入门

CMOS集成电路版图TannerL-Edit设计入门

2019/12/3
(三)本课程所用规则的设计-4
铝引线孔距多晶硅最小距离5um Metal1 Contact to Poly spacing =5um
多晶硅对引线孔的最小覆盖2.5um Poly surround Metal Contact = 2.5um
压焊点100*100um*um,压焊点距电路 30um
2019/12/3
L-Edit画版图的详细步骤
1、将屏幕改为256色,打开L-Edit程序,系统自动将 工作文件命名为L ayout1.sdb; 2、选择save as命令,将文件另存为新文件名; 3、 取代设定:选择Replace setup命令,进行设计规 则取代(如果用其他设计规则,可以输入设计规则); 4、编辑组件,进行环境设定:选择setup—design命 令对单位格点等进行设定; 5、选取图层;
2019/12/3
(二)例外情况的忽略(ignore)
采用此来设置一些可以忽略的情况,对于特定的规则设置才有用。
Coincidences 边界一致的可以被忽略. Intersections 物体之间交叉的 、If layer 2 completely encloses layer 1
Surround . Surround
2019/12/3
集成电路版图设计入门
钟福如 邮箱:zfr02s03tom 电子科技大学成都学院
主要内容:
2019/12/3
版图设计概念; 版图设计流程及在IC设计中的位置; Tanner版图流程举例(反相器等)。
版图设计概念
2019/12/3
定义:版图设计是创建工程制图(网表)的精确 的物理描述过程,而这一物理描述遵守有制造 工艺、设计流程以及通过仿真显示为可行的性 能要求所带来的一系列约束。

CMOS版图设计技巧之一解读

CMOS版图设计技巧之一解读

集成电路版图设计
西南科技大学
实现源漏共用设计:晶体管有两 个端点A和V+,将它们在左边第一个栅的两边分 别标注。
NMOS版图
集成电路版图设计 西南科技大学
为了找到源漏共用的晶体管,建议把扩散区拆成 几段
集成电路版图设计
西南科技大学
改进:设法减小版图的面积。利用源漏共用,除去一些断 开点,试着连接V+端。 将第二个晶体管左右翻转。能达到的最好的结果:
集成电路版图设计
西南科技大学
二、棒状图(棍棒图)
如何才能容易的从电路图得到最有效的源漏共用版图
呢?——— 棒状图
棒状图的作用:
1、告诉器件的布局和连线关系,之后的工作是用实
际的器件和连线替代棒状图。
2、层之间的连接由“×”决定。表示对氧化层进行刻

集成电路版图设计 西南科技大学
倒相器
以倒相器为例 在设计中,P型器件通常放在一个共用的N阱 中,N型器件也被放置在一个共用的P阱中。
西南科技大学
集成电路版图设计
主讲 李斌
E_mail:bin_lichina@
信息类专业课程
集成电路版图设计 西南科技大学
内容
一、紧凑型版图 二、棒状图 三、CMOS主从触发器棍棒图的画法
集成电路版图设计
西南科技大学
一、紧凑型版图
经验法则:通过小的、易于理解的功能模块构造大 的设计。 设计目标是使版图紧凑,在设计器件时应尽可能利 用矩形。
集成电路版图设计
西南科技大学
MOS晶体管
1、用一条水平的棒状图形来表示P型扩散区并使其位于图的顶部, 以另一条水平的棒状图形表示N型扩散区并使其位于图的底部。 2、在棒状图中,多晶硅、扩散区以及连线都可以用一条简单的线 来表示 3、多晶硅与扩散区交叉的时候表示一个晶体管。通常棒状图中, 将p型器件放置在顶部,n型器件放置在底部。以“x”表示器 件接触点连接的位置。一两条平行的竖线表示扩散区断开点 的位置。

集成电路版图基础-CMOS版图篇01

集成电路版图基础-CMOS版图篇01

对管
缓冲器中的一级反相器
运放对管
大尺寸器件存在的问题: 寄生电容; 栅极串联电阻
大面积的栅极与衬底之间有氧化 层隔绝,形成平板电容
栅电压降低
细长的栅极存在串联电阻,导 致栅极两端电压不同
MOS管寄生电容值
C W L C0
MOS管栅极串联电阻值
R W / L R
S G
电路图
版图
栅极竖直方向排列
电路图
版图
三个或三个以上MOS管并联。 类似大尺寸MOS管的拆分连接
源和漏的并联都用金属连接(叉指型)
(3)MOS管的复联 复联是同时存在MOS管串联和并联的情 况。
二、集成电路版图设计方法
棒状图设计 : 为了方便地从电路中得到最有效的源漏共 用版图,可以使用“棒状图设计”,在绘 制版图之前先制作结构草图。 可以很好的解决器件布局问题
Hale Waihona Puke 8、MOS管阵列的版图实现
(1) MOS管的串联。 N1的源、漏区为X和Y,N0的源、漏区为Y和Z。 利用源漏共用,得到两个MOS管串联连接的版图。 电路图
N1和N0串联版图
N1、 N0版图
任意个MOS管串联。 例如3个MOS管串联的版图。
电路图
版图
(2)MOS管并联(并联是指它们的源和源连 接,漏和漏连接,各自的栅还是独立的。) 栅极水平放置


“混合棒状图”法:
矩形代表有源区(宽度不限); 实线代表金属; 虚线代表多晶硅;
“×”代表引线孔。其它层次不画,

通常靠近电源vdd的是P管,靠近地线gnd 的是N管。
反相器棒状图
电路图-棒状图-版图
a
b

高二物理竞赛:CMOS传输门(双向模拟开关)++课件

高二物理竞赛:CMOS传输门(双向模拟开关)++课件

EN 0 时
01
A2 EN 1 时
10
EN
G1
1
L A21
EN
G2
高使阻能
1
EN
使高能阻
1
分析下图所示逻辑门电路,根据输入波形对应画出输出波形
C = 0 L1= A L2 = B
C = 1 L1= B L2 = A
A
1
EN
1
C
EN
B
1
EN
1
EN
L1
A
B
L2
C
L1
L2
(2) 用于信号双向传输 D0
+5V – 5V
TN
GSN=5V (-5V~+3V)=(10~2)V
GSN>VTN, TN导通
vO /vI
b、I=3V~5V
GSP= 5V (-3V~+5V)=2V ~ 10V
C
+5V
C 1、C 0 : vO vI
GSP > |VT|, TP导通
C、I=3V~3V
-5V -3V
TP导通
+3V
(1) 功耗极低。 LSI:几个 μW , MSI:100 μW (2) 电源电压范围宽。 CC4000 系列:VDD = 3 ~ 18 V (3) 抗干扰能力强。 输入端噪声容限 = 0.3VDD ~ 0.45VDD
(4) 逻辑摆幅大。 VOL 0V , VOH VDD
(5) 输入阻抗极高。 ≥ 108 Ω
(6) 扇出能力强。 CC4000系列:≥ 50个
(7) 集成度很高,温度稳定性好。 (8) 抗辐射能力强。
四、CMOS 电路使用中应注意的几个问题

传输门

传输门

实验六 CMOS传输门的版图设计【1】实验名称:CMOS传输门的版图设计【2】目的:设计CMOS传输门的版图,并对其进行DRC检测和T-Spice模拟仿真。

【3】使用设备和工具:微型计算机一台;Tanner软件【4】实验时间:2011-05-23【5】版图设计要求:1、在做此项目之前明确此项目设计到的技术资料,知道所用的工艺。

2、设置软件环境,即打开L_edit后一定要进行替换设置,具体操作方法见“IC版图设计—Tanner软件基本操作”。

3、设计规则与版图图层定义:弄清楚版图层次,根据工艺设计规则开始绘制版图。

4、设计尺寸PMOS的W/L=12um/2um、NMOS的W/L=6um/2um的传输门器。

【6】电路图如下图所示:【7】设计步骤如下:1、绘制W/L=12/2的PMOS管,如下图所示:2、绘制W/L=6/2的NMOS管,如下图所示:3、由电路图可知,一个12/2的PMOS管和一个6/2的NMOS管串联和并联,分别如下:4、PMOS衬底,如下图所示:4、NMOS衬底,如下图所示:5、绘制输入输出端口,如下图所示:6、将绘制好的所有器件连接起来,如下图所示:7、绘制过程完成。

下面进行仿真。

8、同样如下面那样的提取过程。

将二输入与非门的版图成果转化成 T-Spice文件。

可选择“Tools”—>“Extract Setup”命令(或单击按钮),打开“Setup Extract ”对话框,单击其中的按钮,在弹出的对话框中Browser选择D:\Program Files\Tanner EDA\L-Edit and LVS\SPR\Lights\Layout\lights.ext,再到 Output 选项卡,在Write nodes and devices as选项组中选中 Name 单选按钮,即设定输出节点以名字出现,并在SPICE include statement 文本框输入“.include F:\csm\bsim3_sample.md”,如图所示。

详细的集成电路版图基础介绍-CMOS版图

详细的集成电路版图基础介绍-CMOS版图

(4)最小延伸 例如,多晶栅极
须延伸到有源区 外一定长度。
在符合设计规则的前 提下, 争取最小的版图面积
5、阱与衬底连接
通常将PMOS管的衬底接高电位(正压); NMOS管的衬底接低电位(负压),以保 证电路正常工作
衬底材料导电性较差,为了保证接触的效 果,需要在接触区域制作一个同有源区类 似的掺杂区域降低接触电阻,形成接触区。
大面积的栅极与衬底之间有氧化 层隔绝,形成平板电容
栅电压降低
细长的C W LC0
MOS管栅极串联电阻值
R W / L R
S G
D
设计方法 (1)分段──
大尺寸MOS管分段成若干小尺寸MOS管。
(a) MOS管的W/L=200/1
CMOS集成电路版图基础
定义版图
什么是版图? 集成电路制造工艺中,通过光刻和刻蚀将
掩膜版上的图形转移到硅片上。这种制造 集成电路时使用的掩膜版上的几何图形定 义为集成电路的版图。 版图要求与对应电路严格匹配,具有完全 相同的器件、端口、连线
一、单个MOS管的版图实现
栅极负责施加控制电压 源极、漏极负 责电流的流进 流出
MOS器件版图图层 ——NMOS
N型注入掩模——NSELECT 有源扩散区——ACTIVE 多晶硅栅——POLY 引线孔——CC 金属一——METAL1 通孔一——VIA 金属二——METAL2
结构图 立体结构和俯视图
多晶硅栅(POLY)
金属一(METAL1)
引线孔(CC)
N型注入掩模 (NSELECT)
a)由源、栅和漏组成的器件;
b)衬底连接。
源区、沟道区和漏区合称为MOS管的 有源区(Active),有源区之外的区域 定义为场区(Fox)。有源区和场区之 和就是整个芯片表面即基片衬底 (SUB)。

精品课程IC原理第8章CMOS数字IC版图设计

精品课程IC原理第8章CMOS数字IC版图设计
Cross-Section
31
N+ and P+ Regions
Top View
Cross-Section
Ohmic contacts
32
SiO2 Upon Device & Contact Etching
Top View
Cross-Section
33
Metal Layer – by Metal Evaporation
23
1)典型N阱CMOS工艺的剖面图
硅栅
薄氧化层

金属

低氧
场氧化层 (FOX)
n-衬底
p-阱
24
CMOS process
p+
p+
p-
25
Process (Inverter)p-sub
In
GND
VDD
SGD
DGS
图例
低氧
场氧
Legend of each layer
N-well
p+
P-diffusion
10
CMOS反相器版图流程(2)
N diffusion
2. 有源区——做晶体管的区域(G、D、S、B区), 封闭图形处是氮化硅掩蔽层,该处不会长场氧化层
11
CMOS反相器版图流程(2)
P diffusion
2. 有源区——做晶体管的区域(G、D、S、B区), 封闭图形处是氮化硅掩蔽层,该处不会长场氧化层
Metal-Poly
Contact
Via
GND
Metal-nDiff Contact
精品课程IC原理第8章CMOS数字IC的版 图设计
GND

CMOS集成电路版图Tanner_L-Edit设计入门

CMOS集成电路版图Tanner_L-Edit设计入门

集成电路版图设计入门主要内容:•版图设计概念;•CMOS VLSI制造工艺;•Tanner版图流程举例(反相器)。

版图设计概念定义:版图设计是创建工程制图(网表)的精确的物理描述过程,而这一物理描述遵守有制造工艺、设计流程以及通过仿真显示为可行的性能要求所带来的一系列约束。

双极集成电路版图设计MOS集成电路版图设计电压比较器运算放大器CMOS VLSI制造工艺(略)参见相关资料Tanner版图流程举例(反相器)集成电路设计近年来发展相当迅速,许多设计需要借助计算机辅助设计软件。

作为将来从事集成电路设计的工作人员,至少需要对版图有所了解,但是许多软件(如cadence)实在工作站上执行的,不利于初学者。

L-Edit软件是基于PC上的设计工具,简单易学,操作方便,通过学习,掌握版图的设计流程。

Tanner Pro简介:Tanner Pro是一套集成电路设计软件,包括S-EDIT,T-SPICE,W-EDIT,L-EDIT,与LVS ,他们的主要功能分别如下:1、S-Edit:编辑电路图2、T-Spice:电路分析与模拟3、W-Edit:显示T-Spice模拟结果4、L-Edit:编辑布局图、自动配置与绕线、设计规则检查、截面观察、电路转化5、LVS:电路图与布局结果对比设计参数的设置Setup>Design •该对话框共有六页,分别是:Technology(工艺参数)、Grid(网格参数)、Selection(选择参数)、Drawing(绘图参数)、Curves(曲线参数)、Xref files(外部交叉引用参数)•网格分为显示网格、鼠标网格(跳跃、平滑)、定位器网格设计规则的作用•设计规则规定了生产中可以接受的几何尺寸的要求和达到的电学性能。

•对设计和制造双方来说,设计规则既是工艺加工应该达到的规范,也是设计必循遵循的原则•设计规则表示了成品率和性能的最佳折衷设计规则的设置(一)、设计的类型•Minimum Width•Exact Width•Not Exist•Spacing•Surround•Overlap•Extension•Density(1)Minimum Width 该层上所有object在任意方向上的宽度(2) Exact width 该层上所有object在特定方向上的准确宽度(3)Not Exist在指定的层上,所有object都不能存在.这是唯一不含距离的规则(4)Spacing在指定的层上或者在指定的两层之间的object的最小间距(5)Surround 一个层上的物体,在每个方向上,被另一层上的物体至少要环绕x各单位(6)Overlap 一个层上的物体必须与另一个层上的物体交叠的最小尺寸。

第五章CMOS集成电路版图设计.

第五章CMOS集成电路版图设计.

VDD MP Vo MN
(2) 根据负载CL情况和速度 要求(tr和tf) 确定等效的 PMOS管和NMOS管的最小 W/L 。
2018/10/18 韩 良 6
o增大 Vi
0
V*
VDD
5.1.1 MOS管宽长比(W/L)的确定 2. CMOS逻辑门电路(续)
(3) 根据上述结果最终确定等效的 PMOS管和NMOS管的最小W/L。 (4) 根据电路结构和等 效的W/L确定每个管 的W/L 。 无比电路VOL与o无关 nor2
2018/10/18 韩 良 7
VDD MP Vi
VDD
Vo MN
A B F
5.1.1 MOS管宽长比(W/L)的确定 3. 传输门电路 (1)MOS的W/L直接影响传输门的导通电阻,
因而影响传输速度。因此,根据传输速
度的要求(考虑负载情况和前级驱动情
况)来确定MOS管的W/L.
(2) 对于CMOS传输门,一般应当考虑NMOS 管和PMOS管特性的对称性。
OUT OUT D A B C
A
D
B
C
OUT
OUT
GND
2018/10/18 韩 良 20
GND
5.2.3 优化设计 3. 宽沟器件的优化设计 (1)宽沟器件可以由 多个器件合成,方便 布局布线,减小栅极 电阻。 (2)宽沟器件源漏区 开孔要充分,提高沟 道特性的一致性(尤 其是模拟电路)。
2018/10/18 韩 良 21
MOS管的源漏区具 有可互换性。
2018/10/18 韩 良 11
§5-2 版图的布局布线
2018/10/18
韩 良
12
思考题
1. 布局布线的策略是什么? 2. 复用单元设计有什么好处?

CMOS版图

CMOS版图
4.2.8 焊盘层
焊盘提供了芯片内部信号到封装接脚的 连接,其尺寸通常定义为绑定导线需要的 最小尺寸。
第4章 CMOS版图
版图设计注意事项
1、无论在电路图中还是在版图中,PMOS晶体管都与VDD相连 接; 2、在电路图和版图中,NMOS晶体管都与VSS相连接;
3、在电路图和版图中,NMOS晶体管和PMOS晶体管的栅极有 相同的IN信号,而其漏极有相同的OUT信号;
可以进行全自动版图设计的EDA工具主要有 Cadence公司的SE、Synopsys的Apollo 等。
第4章 CMOS版图
2.半自动设计
版图的半自动设计是指在计算机上利用 符号进行版图输入,符号代表不同层版的 版图信息,然后通过自动转换程序将符号 转换成版图。
第4章 CMOS版图
3.人工设计
版图的人工设计主要应用在模拟集成电路的 版图设计、版图单元库文件的建立和全定制数字 集成电路设计中。模拟集成电路因其复杂而无规 则的电路形式(相对于数字电路而言),故在技术 上只适宜于采用全定制的人工设计方法;
第4章 CMOS版图
➢版图设计的流程是由设计方法决定的。版图设计 方法可以从不同的角度进行分类,如果按照自动化 程度,大致可分为三类:全自动设计、半自动设计 和手工设计。
版图设计的一般流程: 1、把整个电路划分成若干个模块; 2、对版图进行规划,确定各个模块在芯片中的具体 位置;完成各个模块的版图及模块之间的互连; 3、对版图进行验证。
➢在这种设计方法下,计算机只作为绘图与规则验证 工具而起辅助作用,对所设计的版图的每一部分, 设计者都要进行反复的比较、权衡、调整和修改, 要求得到最佳尺寸的元器件、最合理的版图布局和 路径最短的互连线等。
➢人工设计在获得最佳芯片性能的同时,也因为芯片 面积最小而大大降低了每个芯片的生产成本,但其 设计周期要比自动和半自动设计方法长。

单管CMOS传输门的线路与版图设计

单管CMOS传输门的线路与版图设计

tgn直流分析波形图:P管单管传输门线路图tgp:tgp瞬时分析波形图:tgp直流分析波形图:CMOS传输门版图设计:CMOS传输门瞬时分析波形图:CMOS 传输门直流分析波形图:课程名称Course集成电路设计技术 项目名称 Item单管、CMOS 传输门的 线路与版图设计目的 Objective1. 掌握在S-EDIT 中进行IC 线路设计与方法;2. 掌握N 管和P 管单管传输门的电路结构与传输过程;3. 掌握CMOS 传输门电路的结构与传输过程;4. 掌握利用T-SPICE 进行电路直流和瞬时仿真的方法与步骤;5. 学习对电路时序图的理解;6. 掌握CMOS 传输门的版图设计流程与方法;7.CMOS 传输门版图设计规则检查(DRC )与仿真的步骤、方法。

内容(方法、步骤、要求或考核标准及所需工具、设备等)一、 实训设备与工具1. PVI 计算机一台;2. Tanner Pro 集成电路设计软件二、 实训方法、步骤与要求1. N 管和P 管单管传输门线路图设计1)进入S-EDIT程序2)打开CMOS反相器模块3)复制为新的设计模块tgp或tgn4)修改电路中MOS管栅、漏、源、衬底与电源、地和信号源之间的连接,分别构成P管和N 管单管传输门电路,注意D、G、S、B均需要妥善处置2.P管和N管单管传输门分析模拟1)进入T-SPICE程序2)加载包含文件,即引用1.25um的CMOS流程组件模型文件“ml2_125.md”3)设定电源电压:Edit Insert Command Voltage Source Constant4)设定输入信号:Edit Insert Command Voltage Source Pulse5)分析设定:Edit Insert Command Analysis Transient6)输出设定:Edit Insert Command Output Transient Results7)进行瞬时模拟8)观察分析电路的瞬时分析结果9)重新设定输入信号:Edit Insert Command Voltage Source Pulse10)分析设定:Edit Insert Command Analysis DC Transfer Sweep11)输出设定:Edit Insert Command Output DC Results12)进行直流模拟13)观察分析电路的直流分析结果,包括电压和电流直流分析结果3. CMOS传输门线路图设计1)进入S-EDIT程序2)打开CMOS反相器模块3)复制为新的设计模块tg4)修改电路中MOS管栅、漏、源、衬底与电源、地和信号源之间的连接,构成CMOS传输门电路,注意D、G、S、B均需要妥善处置4. 同2中步骤进行CMOS传输门的瞬时和直流分析,并与NMOS管或PMOS管传输门进行性能比较,分析性能差异的原因。

chapter 5 CMOS版图设计基础

chapter 5 CMOS版图设计基础

5.1 版图设计入门
版图设计的目标
满足电路功能、性能指标、质量要求 尽可能节省面积,以提高集成度,降低成 本 尽可能缩短连线,以减少复杂度,缩短延 时、改善可靠性
5.1 版图设计入门
版图编辑
EDA工具的作用 工具的作用
规定各个工艺层上图形的形状、尺寸、位置(Layout Editor)
规则检验
版图与电路图一致性检验(LVS,Layout Versus Schematic) 设计规则检验(DRC,Design Rule Checker) 电气规则检验(ERC,Electrical Rule Checker)
2010-12-25
23
实验所采用的设计规则
表 : 接 触 孔 规 则 规则 5.1 5.2a 5.2b 5.3 6.1 6.2 6.3 6.4 描述 Poly Contact Exact Size FieldPoly Overlap of PolyCnt Not-Exists: PolyCnt_not_on_Poly PolyContact to PolyContact Spacing Active Contact Exact Size FieldActive Overlap of ActCnt ActCnt to ActCnt Spacing Active Contact to Gate Spacing 规则类型 Exact width Surround Not exist Spacing Exact width Surround Spacing Spacing 2 2 1.5 2 2 lambda 2 1.5 5
截面图
有源区图形 有源区最小宽度 相邻有源区边与边 之间的最小间距
5.3 基本工艺层版图
掺杂硅区:n+ 掺杂硅区

CMOS版图设计ppt课件

CMOS版图设计ppt课件
VTn 0.7V
VTp 0.85V
VDD 3.3V
Cout 150 fF
W ( L )n 6
ppt课件
W ( L ) p 8 94
Rp

1
p (VDD
VTp
)

822.9
tr 2.2R C p out 271.55 ps
ppt课件
95
Rn

1
n (VDD VTn )
照,使得上升时间近似等于下降时间。 然后再去检查DC特性,以保证其合理性

427.35
t f 2.2RnCout 141ps
f max

tr
1 tf
2.42 109 Hz
ppt课件
96
ppt课件
97
ppt课件
98
与非门,或非门的设计
考虑DC特性(电压传输特性) 开关特性(瞬态特性) DC特性常被认为不如开关特性重要 设计其它门(非反向器)时,用反向器作为参
ppt课件
91
下降时间
t f 2.2RnCout
ppt课件
92
Rp

1
p (VDD
VTp
)
Rn

1
n (VDD VTn )
1
定义
fmax tr t f
ppt课件
93
例题3
一个CMOS反向器电 路,其工艺具有下列 参数
求fmax
k' 150 A/V 2 n
k' 42 A/V 2 P
7
CMOS集成电路工艺
双阱CMOS
ppt课件
8
N阱CMOS工艺

实验十一:CMOS传输门的版图设计

实验十一:CMOS传输门的版图设计

实验十一:CMOS 传输门的版图设计一、实验目的1.熟练使用L-Edit 软件; 2.熟悉设计规则; 3.了解版图设计流程。

二、预习要求1.了解不同颜色代表的不同图层; 2.了解设计规则;3.了解传输门布局图结构形式。

三、实验内容1.使用L-Edit 编辑CMOS 传输门的版图; 2.进行DRC 检查; 3.导出SPICE 文件;4.使用T-SPICE 仿真,验证版图是否正确; 5.分析仿真结果。

四、实验报告要求实验报告包括以下内容:1.CMOS 传输门的电路图和完整版图 2.在进行DRC 检查过程中出现的错误; 3.导出的SPICE 文件; 4.T-SPICE 仿真结果; 5.试验中的心得与体会。

五、CMOS 传输门1.真值表:2.逻辑表达式:CA+CX YC A Y 0 0 X 0 1 X 1 0 0 111A Y5.波形图:六、操作步骤:1.新建文件夹:在电脑E盘新建文件夹,文件夹名为ex11。

2.打开L-Edit软件:在桌面上双击L-Edit v13.0快捷键,打开L-Edit v13.0软件,如图所示。

3.另存新文件:选择File——Save As命令,打开“另存为”对话框,在“保存在”下拉列表框中选择存储目录(存储在刚才新建的文件夹ex11中),在“文件名”文本框中输入新文件名称,例如:ex11。

4.取代设定:选择File——Replace Setup命令,单击出现的对话框的From file下拉列表右侧的Browser按钮,选择d:\My Documents\Tanner EDA\Tanner Toolsv13.0\L-Edit and LVS\SPR\Lights\Layout\lights.tdb文件,如图所示,再单击OK按钮。

接着出现一个警告对话框,按确定按钮,就可将lights.tdb文件的设定选择性应用在目前编辑的文件,包括格点设定、图层设定等。

5.重新命名:将Cell0的名称重新命名,可选择Cell——Rename命令,打开Rename Cell Cell0 对话框,将cell0名称改成CMOSTG。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

tgn直流分析波形图:
P管单管传输门线路图tgp:
tgp瞬时分析波形图:
tgp直流分析波形图:
CMOS传输门版图设计:
CMOS传输门瞬时分析波形图:
CMOS 传输门直流分析波形图:
课程名称
Course
集成电路设计技术 项目名称 Item
单管、CMOS 传输门的 线路与版图设计
目的 Objectiv
e
1. 掌握在S-EDIT 中进行IC 线路设计与方法;
2. 掌握N 管和P 管单管传输门的电路结构与传输过程;
3. 掌握CMOS 传输门电路的结构与传输过程;
4. 掌握利用T-SPICE 进行电路直流和瞬时仿真的方法与步骤;
5. 学习对电路时序图的理解;
6. 掌握CMOS 传输门的版图设计流程与方法;
7.
CMOS 传输门版图设计规则检查(DRC )与仿真的步骤、方法。

内容(方法、步骤、要求或考核标准及所需工具、设备等)
一、 实训设备与工具
1. PVI 计算机一台;
2. Tanner Pro 集成电路设计软件
二、 实训方法、步骤与要求
1. N 管和P 管单管传输门线路图设计
1) 进入S-EDIT 程序
2)打开CMOS反相器模块
3)复制为新的设计模块tgp或tgn
4)修改电路中MOS管栅、漏、源、衬底与电源、地和信号源之间的连接,分别构成P管和N 管单管传输门电路,注意D、G、S、B均需要妥善处置
2.P管和N管单管传输门分析模拟
1)进入T-SPICE程序
2)加载包含文件,即引用1.25um的CMOS流程组件模型文件“ml2_125.md”
3)设定电源电压:Edit Insert Command Voltage Source Constant
4)设定输入信号:Edit Insert Command Voltage Source Pulse
5)分析设定:Edit Insert Command Analysis Transient
6)输出设定:Edit Insert Command Output Transient Results
7)进行瞬时模拟
8)观察分析电路的瞬时分析结果
9)重新设定输入信号:Edit Insert Command Voltage Source Pulse
10)分析设定:Edit Insert Command Analysis DC Transfer Sweep
11)输出设定:Edit Insert Command Output DC Results
12)进行直流模拟
13)观察分析电路的直流分析结果,包括电压和电流直流分析结果
3. CMOS传输门线路图设计
1)进入S-EDIT程序
2)打开CMOS反相器模块
3)复制为新的设计模块tg
4)修改电路中MOS管栅、漏、源、衬底与电源、地和信号源之间的连接,构成CMOS传输门电路,
注意D、G、S、B均需要妥善处置
4. 同2中步骤进行CMOS传输门的瞬时和直流分析,并与NMOS管或PMOS管传输门进行性能比较,
分析性能差异的原因。

5. CMOS传输门版图设计
1)打开版图工程layout,新建cell,命名为tg
2)在cell菜单下,将已有的inv版图,instance到tg中
3)flatten这个inv版图
4)按照CMOS传输门tg的线路图,修改该inv版图,注意NMOS管和PMOS管的尺寸(W/L)
5)修改后对tg版图进行DRC
6)修改tg版图在DRC过程中出现的错误,特别要熟记相关的版图设计基本规则
7)按EXT快捷键,得到版图网表
8)按照线路图仿真插入命令的方法,在版图网表中插入相关命令(可参照本项目单2中的命令插入方法)
10)进行版图瞬时和直流仿真,并观察仿真波形。

相关文档
最新文档