第五章 锁存器和触发器
锁存器和触发器 数字电路知识点汇总
第5章 锁存器和触发器一、触发器分类：基本R-S 触发器、同步RS 触发器、同步Ｄ触发器、 主从R-S 触发器、主从JK 触发器、边沿触发器{上升沿触发器（Ｄ触发器、JK 触发器）、下降沿触发器（Ｄ触发器、JK 触发器） 二、触发器逻辑功能的表示方法触发器逻辑功能的表示方法，常用的有特性表、卡诺图、特性方程、状态图及时序图。
对于第5章 表示逻辑功能常用方法有特性表，特性方程及时序图 对于第6章 上述5种方法其本用到。
三、各种触发器的逻辑符号、功能及特性方程 1.基本R-S 触发器 逻辑符号 逻辑功能特性方程：若0,1==S R ，则01=+n Qnn Q R S Q+=+1若0,0==S R ，则11=+n Q0=⋅S R （约束条件） 若0,1==S R ，则n n Q Q =+1若1,1==S R ，则Q Q =＝1（不允许出现）2.同步RS 触发器n n Q R S Q +=+1（CP ＝1期间有效） 若0,1==S R ，则01=+n Q0=⋅S R （约束条件） 若0,0==S R ，则11=+n Q若0,1==S R ，则n n Q Q =+1 若1,1==S R ，则Q Q =＝1处于不稳定状态3.同步Ｄ触发器 特性方程D Qn =+1(CP=1期间有效)4.主从R-S 触发器特性方程n n Q R S Q +=+1(作用后)0=⋅S R 约束条件逻辑功能若0,1==S R ，CP 作用后，01=+n Q 若1,0==S R ，CP 作用后，11=+n Q 若0,0==S R ，CP 作用后，n n Q Q =+1 若1,1==S R ，CP 作用后，处于不稳定状态Note: CP 作用后指ＣＰ由0变为1，再由1变为0时 5.主从JK 触发器特性方程为：n n n Q K Q J Q +=+1(CP 作用后)逻辑功能若0,1==K J ，CP 作用后，11=+n Q 若1,0==K J ，CP 作用后，01=+n Q 若0,1==K J ，CP 作用后，n n Q Q =+1(保持) 若1,1==K J ，CP 作用后，n n Q Q =+1(翻转) 7. 边沿触发器边沿触发器指触发器状态发生翻转在CP 产生跳变时刻发生， 边沿触发器分为：上升沿触发和下降沿触发1）边沿Ｄ触发器 ①上升沿Ｄ触发器其特性方程D Q n =+1(CP 上升沿到来时有效) ②下降沿Ｄ触发器其特性方程D Qn =+1(CP 下降沿到来时有效)2）边沿JK 触发器①上升沿JK 触发器其特性方程n n n Q K Q J Q +=+1 (CP 上升沿到来时有效) ②下降沿JK 触发器 其特性方程nnn Q K Q J Q +=+1(CP 下降沿到来时有效)3）Ｔ触发器 ①上升沿Ｔ触发器其特性方程n n Q T Q ⊕=+1(CP 上升沿到来时有效) ②下降沿Ｔ触发器其特性方程:n n Q T Q ⊕=+1(CP 下降沿到来时有效)端波形，设触发器初始状态为0.由于所用触发器为下降沿触发的Ｄ触发器，其特性方程为D Q n =+1＝n Q (CP 下降沿到来时) Ｂ=CP ＝n Q A ⊕1t 时刻之前 1=n Q ，n Q ＝0，Ａ＝0CP=B=0⊕0=01t 时刻到来时 0=n Q ，Ａ＝1CP=B=1⊕0=1 0=n Q 不变2t 时刻到来时 Ａ＝0，0=n Q ，故B=CP=0，当CP 由1变为0时，=+1n Q n Q ＝0＝1当=+1n Q 1，而A=0⇒CP=13t 时刻到来时，A=1，1=n Q ⇒CP=A ⊕n Q =0当CP ＝0时，=+1n Q n Q ＝0当01=+n Q 时，由于A=1，故CP= A ⊕n Q =1图Ａ 图Ｂ若电路如图C 所示，设触发器初始状态为0，C 的波形如图D 所示,试画出Ｑ及Ｂ端的波形当特性方程D Q n =+1＝n Q （CP 下降沿有效）1t 时刻之前，A=0, Q=0, CP=B=1=⊗n Q A1t 时刻到来时 Ａ＝1， 0=n Q 故CP=B=001=⊗=⊗n Q A当CP 由1变为0时，=+1n Q n Q ＝1当n Q ＝1时，由于A=1,故CP ＝11⊗，n Q 不变2t 时刻到来时， Ａ＝0，n Q ＝1，故CP=B=01=⊗A此时，CP 由1变为0时，=+1n Q n Q ＝0 当n Q ＝0时，由于Ａ＝0故CP=0⊗0=13t 时刻到来时，由于A=1，而n Q ＝0，故CP ＝0=⊗n Q AB当CP 由1变为0时，=+1n Q n Q ＝1当Ｑ＝1时，由于Ａ＝1，故ＣＰ＝Ｂ＝111=⊗图C 图D例：试写出如图示电路的特性方程，并画出如图示给定信号CP 、Ａ、Ｂ作用下Ｑ端的波形，设触发器的初始状态为0.解：由题意该触发器为下降沿触发器JK 触发器其特性方程n n n Q K Q J Q +=+1（CP 下降沿到来时有效）其中B A J ⋅= B A K +=由JK 触发器功能： J=1, K=0 CP 作用后=+1n Q1J=0, K=0 CP 作用后=+1nQ 0 J=0, K=0 CP 作用后=+1n Q n Q J=1, K=1 CP 作用后=+1n Q n Q。
5、锁存器和触发器.
由与非门组成的基本RS锁存器
逻辑符号 逻辑图
定义： Q端状态定义为锁存器的状态 Qn定义为现态，锁存器接收输入信号之前的状态，也就是锁存器
原来的稳定状态。 Qn+1定义为次态，锁存器接收输入信号之后所处的新的稳定状态。
注：L*和H*表示CP脉冲上升沿到来之前瞬间的电平
输出 QQ LH HL
SD
S
Q
D 1D
CP
C1
Q
RD
R
逻辑符号
维持阻塞触发器
74F系列集成逻辑电路是高速TTL电路。下图为74F74中D触发器的逻辑 图，以此为例介绍维持阻塞触发器的工作原理
SD
S
Q
D 1D
CP
C1
Q
RD
R
逻辑符号
利用传输延迟的触发器
G12
G11
&
>1
Q
K
G4
& Q4
G13
&
器状态
QN
注：DN和QN的 下标表示第N位
使能和读锁存器
L
H
L
L
L
锁存器。
（传送模式）
L
H
H
H
H
L*和H*表示门控
锁存和读锁存器
L
L
L*
L
L
电平LE由高变
L
L
H*
H
H
低之前瞬间DN
锁存和禁止输出
H
×
×
×
高阻
的电平。
CMOS主从D触发器
主锁存器
数电第05章锁存器和触发器(康华光)PPT课件
D Qn Qn+1 功能 0 0 0 置0 01 0
1 1
0 1
1 置1 1
简化的功能表
D
Qn+1
00
11
（1-30）
②逻辑式
Q n+1 = D
③状态转换图
D=0
D=1
0
1
D=1
2021/3/12
D=0
D Qn Qn+1 功能
0 0
0 1
0 0
置0
1 1
0 1
1 1
置1
④驱动表
Qn →Qn+1
00 01 10 11
基本R-S触发器 SD
Q & G1
导引电路
反 馈
—
Q,Q
为输出端
线
D为输入端
CP为时钟脉冲控制端
—
RD
,2—0S21D/3/分12 别为直接置0,1端
& G3 & G5
Q
& G2 RD
& G4 CP
& G6
D
（1-39）
2.逻辑功能 (1)D＝0
当CP＝0时
触发器状态不变
Q0
& G1
SD
1
1Q
& G2 10 RD
000 0 0 0 000 0 1 1
条件：SR＝0
000 1 0 0 000 1 1 0
注意：CP=1期间Qn+1随Qn、 S、R的变化按真值表变化。 CP=0时Qn+1维持原态。
001 0 0 001 0 1
001 1 0 001 1 1
1 1
不 定
R=S=1,CP=1时: Q= —Q= 0
数字逻辑设计课件 第5章锁存器与触发器
电路结构
基本RS结构 同步RS结构
主从结构 维持阻塞结构
边沿结构
触发方式
电平触发 脉冲触发 边沿触发
触发器作为一个独立的功能模块，使用者主要关注 触发器的逻辑功能和触发方式。
二、锁存器与触发器的区别
二者的触发方式不同
锁存器采用电平触发方式。 触发器采用脉冲触发方式和边沿触发方式。
逻辑符号
约束条件当：有R效信S号撤1消时，即 R S 1 ，
Q 1,Q 1 的状态不能自行保持，称为无效态。
2. 基本RS锁存器的功能描述 （1）状态转移真值表
将锁存器的次态Qn+1与现态Qn，以及输入信号之间 的逻辑关系用表格的形式表示出来，称为状态转移真值表， 简称状态表。
基本RS锁存器的状态表
1. D触发器转换为JK触发器
D触发器的特性方程：
JK触发器的特性方程：
Q n1 D
Q n1 J Q n K Q n
令： D J Q n K Q n
Q
Q
CP
J
DQ
Q
K
2. D触发器转换为T和T′ 触发器
D触发器的特性方程： Q n1 D
T触发器的特性方程： Q n1 T Q n T Q n T Q n
"1"
TQ CP
Q
Q1 CP
D Q Q2 CP
Q
Q1
“0” JQ
Q3
J Q Q4 Q2
CP
CP
Q3
KQ
"1" K Q
Q4
（2）特性方程 描述锁存器逻辑功能的函数表达式称为特性方程，
又称状态方程或次态方程。 次态Qn来自1的卡诺图Qn基本RS锁存器的特性方程
第5章 锁存器与触发器
《数字电路与逻辑设计》
3) 状态转换图与激励表
将锁存器两个状态之间的转换及其所需要的输 入条件用图形的方式表示称为状态转换图（简称为 状态图），用表格的形式表示则称为激励表。
基本SR锁存器的状态图如下图所示，表5-2为 其激励表。
表5-2 基本SR锁存器的激励表
SD=0
RD=´
0
SD=1 RD=0
《数字电路与逻辑设计》
第5章 锁存器与触发器
本章主要内容
5.1 基本锁存器及其描述方法 5.2 门控锁存器 5.3 脉冲触发器 5.4 边沿触发器 5.5 逻辑功能和动作特点
《数字电路与逻辑设计》
本章重点：
掌握锁存器与触发器的电路结构、逻辑 功能和动作特点
本章难点：
触发器的工作原理
《数字电路与逻辑设计》
此外，锁存器的功能还可以用状态转换图和激 励表表示。
《数字电路与逻辑设计》
1) 特性表（真值表） 基本锁存器的特性表如表5-1所示。
表5-1 基本SR锁存器特性表 与非门构成的锁存器 或非门构成的锁存器 SD RD Q Q* SD RD Q Q* 1 1 0 0 0000 1 1 1 1 0011 1 0 0 0 0100 1 0 1 0 0110 0 1 0 1 1001 0 1 1 1 1011 0 0 0 × 1 1 0× 0 0 1 × 1 1 1×
《数字电路与逻辑设计》
(2) CLK为高电平时， 由于SD=(S·CLK)=S、RD=(R·CLK)=R，因 此门控锁存器将根据输入信号S和R实现其相应的 功能。
将SD=S、RD=R代入到基本锁存器的特性方 程Q*=SD+RD·Q，可得到门控锁存器的特性方程为
Q*=S+R·Q
5、触发器
RD = SD = 1
0
１
RD = 1 SD =
D锁存器的定时图 74HC/HCT373: 8D锁存器 4.典型集成电路
5.3 触发器的电路结构和工作原理
E 锁存器：（高）电平响应 锁存器在E为低电平时，不接受输入激励信号，状态保持不变； 当E为高电平时，锁存器接受输入激励信号，状态发生转移。 在E＝1且脉冲宽度较宽时，锁存器输出状态将随着输入信号 的变化出现连续不停的多次翻转。如果要求每来一个E脉冲锁
RDSD Qn 0 1 00 × × 01 0 0 11 0 1 10 1 1
图5-1-3
基本触发器卡诺图
特征方程：
由于S D和R D同时为0又同时恢复为 时，状态Q n1是不确定 1 的，所以输入信号S D和R D应满足S D R D = 1。
３、状态转移图 描述触发器状态变化及其相应输入条件的一种图形。
( 3) 当 R = 0， S = 0时，锁存器状态保持不 变，说明锁存器
具有保持功能。 ( 4) 当 R = 1， S = 1时，则Q = 0，Q = 0。
此时如果两个输入信号同时发生由0到1的变化，则会出现 所谓竞争现象。由于两个或非门的延迟时间无法确定，使得触 发器最终稳定状态也不能确定。约束条件：SR=0
存 器仅翻转一次，则对钟控信号约定电平的宽度有极其苛刻
的要求。为了避免多次翻转，必须采用其他的电路结构。 触发：在时钟脉冲作用下的电路状态刷新。 CP 上升沿触发 CP 下降沿触发
主要的三种电路结构:主从触发器、维持阻塞触发器、 利用传输延迟的触发器。
5.3.1 主从触发器
1.工作原理
主锁存器 D
1.逻辑门控D锁存器
数字电路第五章锁存器和触发器
Q3
Q
S 1S
Q
G1 G3
使能信号控制门电路
2、工作原 理
E=0： 状态不变
E=1： Q3 = S Q4 = R R
G4
G2
& Q4 ≥1
Q
状态发生变化。
S=0，R=0：Qn+1=Qn
E
S=1，R=0：Qn+1=1
≥1
&
Q
S=0，R=1：Qn+1=0
S
Q3 G1
G3
S=1，R=1：Qn+1= Ф
逻辑门控SR锁存器的E、S、R的波形如下图虚线上边所示， 锁存器的原始状态为Q = 0，试画出Q3、Q4、Q和Q 的波形。
或非门
G1
G2
Q T1 T4 Q
T3 R
T6 S
T2 T5
初态：R、S信号作用前Q端的 次态：R、S信号作用后Q端的
状态，初态用Q n表示。
状态次态用Q n+1表示。
1) 工作原理 R=0、S=0
状态不变
0 G1
R
≥1
11
Q
R
0 G1
≥1
00
Q
G2 ≥1 S
0
0
Q
若初态 Q n = 1
G2 ≥1 S
建立时间tSU ：保证与D 相关的电路建立起稳定的状态，使触 发器状态得到正确的转换。 保持时间tH ：保证D状态可靠地传送到Q 触发脉冲宽度tW ：保证内部各门正确翻转。 传输延迟时间tPLH和tPHL ：时钟脉冲CP上升沿至输出端新状态 稳定建立起来的时间 最高触发频率fcmax ：触发器内部都要完成一系列动作，需要 一定的时间延迟，所以对于CP最高工作频率有一个限制。
数字电子技术基础第5章锁存器与触发器PPT课件
分立元件触发器和集成触发器。
按工作方式分类
边沿触发器和电平触发器。
触发器的工作原理
触发器在输入信号的作用下，通过内部逻辑门电路的开关特性，实现状态的翻转。
触发器的状态翻转通常发生在时钟脉冲的边沿，此时触发器的输出状态将根据输入 信号和内部状态而改变。
触发器具有置位、复位和保持三种基本功能，这些功能可以通过组合不同的逻辑门 电路来实现。
存储器
触发器还可以用于构建更复杂的存储器，如静态随机存取存储器（SRAM）等。在这些存储器中，触发器 用于存储二进制数据，并在需要时提供数据输出。
两者结合的应用实例
• 数字系统：在数字系统中，锁存器和触发器经常结合使用。 例如，在微处理器或数字信号处理系统中，锁存器和触发器 用于实现数据的存储、传输和控制。这些系统中的锁存器和 触发器通常以大规模集成（LSI）或超大规模集成（VLSI） 的形式存在。
VS
中规模集成电路
在中规模集成电路中，我们将学习一些常 见的数字集成电路，例如译码器、编码器 和比较器等。这些集成电路在数字系统中 有着广泛的应用，例如在计算机、通信和 控制系统等。我们将学习这些集成电路的 工作原理、特性和应用。
THANKS
感谢观看
04
锁存器与触发器的比较
工作原理比较
锁存器
在时钟信号的控制下，实现数据的存 储和传输。当控制信号处于高电平时 ，数据被写入锁存器；当控制信号处 于低电平时，数据保持不变。
触发器
具有记忆功能的基本逻辑单元，能够 在时钟信号的控制下，实现数据的存 储和传输。在时钟脉冲的上升沿或下 降沿时刻，数据被写入触发器。
锁存器和触发器在数字电路中有着广 泛的应用，例如在寄存器、计数器和 时序逻辑电路中。在本章中，我们学 习了这些应用的具体实现和原理。
第五章 锁存器和触发器
Q0
Q 1
状态保持 ④ R=1，S=1
Q 0，Q 0
在这种状态下，当R、S信号同时由 “1”→“0”后，由于G1、G2传输时间不等， 输出状态将不能确定。（应避免这种情况） 。
SR锁存器约束条件:
SR = 0
《数字电子技术基础》 3）逻辑功能表
R 1 1 1 1 0 0 0 0
第五章 锁存器和触发器
G12
& &
G11
>=1 1
G4 K
0
Q
& &
J C K
Q Q
& &
G13 CP G23 J
0
&
G3
&
& &
&
G22
&
>=1 1
CP
Q
J
× 0
K
× 0 1
G21
1
Q
n 1
JQ KQ
n
n
0
1
1
0
1
Qn Qn+1 0 0 1 1 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0
5.1 双稳态存储单元 5.2 锁存器 5.3 触发器的电路结构和工作原理
5.4 触发器的逻辑功能
5.5 用Verilog HDL描述锁存器和触发器
《数字电子技术基础》
第五章 锁存器和触发器
主讲：何玉钧
教学基本要求 1. 掌握锁存器、触发器的电路结构和工作原理；
2. 熟练掌握SR触发器、JK触发器、D触发器及T
（1）特征表：以触发器的现态和输入信号为变量，以次态为 函数，描述它们之间逻辑关系的真值表。
锁存器与触发器习题与参考答案
第5章 锁存器与触发器 习题与参考答案[题5-1] 画出图题5-1所示的SR 锁存器输出端Q 、Q 端的波形，输入端S 与R 的波形如图所示。
（设Q 初始状态为0）S RSRSRQQ....图题5-1解：SR.QQ....[题5-2] 画出图题5-2所示的SR 锁存器输出端Q 、Q 端的波形，输入端S 与R 的波形如图所示。
（设Q 初始状态为0）S RS RQQ...SR....图题5-2解：SR.Q Q......[题5-3] 画出图题5-3所示的电平触发SR 触发器输出端Q 、Q 端的波形，输入端S 、R 与CLK 的波形如图所示。
（设Q 初始状态为0）C1S RSRQQ....CLKS RCLK...图题5-3解：S RCLK..Q Q..[题5-4] 画出图题5-4所示的电平触发D 触发器输出Q 端的波形，输入端D 与CLK 的波形如图所示。
（设Q 初始状态为0）C1D DQQ....CLKDCLK..图题5-4解：DCLK..QQ....[题5-5] 画出图题5-5所示的边沿触发D 触发器输出端Q 端的波形，输入端D 与CLK 的波形如图所示。
（设Q 初始状态为0）C11DD QQ....CLKDCLK ...DQQ....CLKDCLK...C11D （1）（2）图题5-5解：DCLK ...DCLK...（1）（2）QQ....[题5-6] 画出图题5-6所示的边沿D 触发器输出Q 端的波形，CLK 的波形如图所示。
（设Q 初始状态为0）C11D Q 1CLK....CLK.1C11D Q 2CLK .CLK .图题5-6解：CLK....Q1Q2Q3...[题5-7] 试画出图题5-7所示电路输出端Q 1、Q 0端的波形，CLK 的波形如图所示。
（设Q 初始状态为0）CLK.....图题5-7解：..CLK...Q0Q1[题5-8] 画出图题5-8所示的JK 触发器输出Q 端的波形，输入端J 、K 与CLK 的波形如图所示。
锁存器和触发器五版
E1
1C
TG2
E=0
1
Q
G2
3、典型集成电路
D0
D1
… D7
1
1
…1
1D
1D
1D
C1
C1
… C1
C1
C1
C1
LE 1 1
OE 1
E
E…
E
Q0
Q1 …
Q7
74HC/HCT373八D锁存器内部逻辑图
74HC/HCT373的功能表
工作模式
使能和读锁存器 （传送模式）
锁存和读锁存器
输入 OE LE DN LHL LHH L L L* L L H*
输出 内部锁存器状态
QN
L
L
H
H
L
L
H
H
锁存和禁止输出 H × ×
×
高阻
L*和H*表示门控电平LE由高变低之前瞬间DN的电平
5.3 触发器的电路结构 和工作原理
5.3.1 主从触发器 5.3.2 维持阻塞触发器 5.3.3 利用传输延迟的触发器 5.3.4 触发器的动态特性
退出
E （a）
CP （b）
退出
锁存器和触发器是构成各种时序电路的存储单元电路
锁存器 是一种对脉冲电平敏感的存储单元电路， 在特定的输入脉冲电平作用下改变状态。 触发器 是一种对脉冲边沿敏感的存储电路，只 有在作为触发信号的时钟脉冲上升沿或下降沿的 变化瞬间才能改变状态。 共同点：都具有0和1两种稳定状态，一旦状态被 确定，就能自行保持，直到有外部信号作用时才 有可能改变。
Q E D Q Q 功能
1
DS
0 × 不变 不变 D保持1D
Q
第5章 锁存器和触发器(h)
R
CP
输入端
直接清零端、置位端的处理：
平时常 为 1 RD
Q
&
Q &
平时常 为 1
SD
&
直接清零端
&
直接置位端
R
CP
S
CP=0时
Q
Q
CP=1时
Q
Q
& a
1
RD
& b
1
& a
1
RD
& b
1
R
S
SD
1 & c
R
1 & d
CP
S
SD
& c
R
& d
CP 1
S
0 锁存器保持原态
CP 0 1
R × 0 0 0 0 1 1 1 1
时序电路基本逻辑单元——锁存器和触发器 锁存器和触发器具有以下的特点： 1.具有能够自行保持的稳态：“1”态和“0”态， 即具有双稳态特性。 2.在一定的条件下，能够从一个稳态跳变为另一 个稳态， 3.在条件消失后，能自行保持新的状态，即将新 的信息记忆下来。 锁存器和触发器的动作特点区别： 锁存器——对输入脉冲的电平敏感 触发器——对输入脉冲的边沿敏感
Q和Q : Q 0, Q 1 : 0态 Q 1, Q 0 : 1态
两个互补的输出：
二、逻辑功能描述
1. 基本RS触发器的特性表 (characteristic table )
R
S
2. 特性方程
Q
n 1
S R Q
n
R S 1
Qn Qn+1 0 1 0 1 0 1 0 0 0 1 0 0 1 1 1 1 3. 状态图 S=1 R=1 S=0 R= 0 S=0 R=1
数字电子技术基础PPT第5章 锁存器与触发器
初态：常用Qn或Q表示，指触发器原有的状态，又称现态。
新状态：常用Qn+1或Q*表示，指由驱动信号与现态Qn共同决定的触发器的 新状态，又称次态。
若通过输入端加入驱动信号使锁存器或触发器的新状态为1，则可以说存储 了1；若通过输入端加入驱动信号使锁存器或触发器的新状态为0，则说存 储了0。
5.2 锁存器
在组合电路中，输入信号一旦消失，输出信号也就跟着消失了，而 锁存器的输入信号一旦出现，输出信号不仅出现，而且在输入信号消失之 后仍然存在。
5.2.1 三极管组成的SR双稳态电路
三极管组成的SR双稳态电路如图5-1所示。
初始状态：在电路上电后，由于两个非门电路参数不对称，例如，T2 管截止，使输出Q点电位接近5 V；TI管饱和，使点的电位接近于0.3 V。这 时，双稳态电路进入稳态1，Q =0，Q=1。
图5-12 消除开关弹跳影响的原理与电路
74LS279是四与非门SR锁存器，其中的两个锁存器具有2个置位输入端。 置位和复位输入都是低电平有效。该锁存器只输出Q端信号。
74LS279的符号如 图5-11所示
5.3 SR触发器 SR锁存器的输入端信号能直接对输出产生影响，而实际工作中，常常要
5.2.2 或非门组成的SR锁存器 图5.3是或非门组成的SR锁存 器逻辑电路图与图形符号。
上电初始状态：若输入信号R=S=0时锁存器上电，由于两个或非门电路 参数不同，两个或非门通过竞争，结果总有一个或非门输出为1，另外一个 或非门输出为0。
置 1：若输入信号 S=1、R=0，G2 门输出Q 无论为 1 还是 0，均有QQ=S+= 0 ，并使 QR=Q+= 1 。由于 Q=1，所以称为 1 态，而输入信号 S=1、R=0 称为置位或置 1 信号。 置 0：若输入信号S=0、R=1，G1 门输出 Q 无论为 1 还是 0，均有G1 门输出端QR=Q+= 0 ， 使 QQ=S+= 1 ，由于 Q=0，所以称为 0 态，而输入信号 S=0、R=1 称为复位或置 0 信号。
第五章 锁存器和触发器讲解
C
RD 1
Q F主 Q S C R
1
0
要求CP高电平期间J、
K的状态保持不变。
J 1C K
0
0
机电工程学院
31
分析JK触发器 的逻辑功能 (1)J=1, K=1
设触发器原 态为“0”态
翻转为“1”态
状态不变
Q0
Q1
1
0
Q
Q
F从
SCR
状态不变
主从状 态一致
SD 1 C 0 RD 10
Q
Q
忆功能。
& G1
Q0
.0
& G2
0 SD1
1 RD1
机电工程学院
12
(4) SD=0，RD = 0
当信号SD= RD = 0同
时变为1时，
由于与非 1 .
“1”态 Q 1
. 0 若先翻转
当第二个门电路先反 转,锁存器状态是“1” & G1
& G2
态。
11 10 1 1
1
28
2. 工作原理
1
CP 0
F从封锁
F从状态保持不变。
Q
Q
Q
Q
F从
SCR
SD
C
RD
0
F主打开
F主状态由J、K决 定，接收信号并
Q F主 Q S C R
1
1
暂存。
JK
1 CP
0
机电工程学院
29
1
CP 0
0
Q
Q
F从打开
从触发器的状态取 决于主触发器，并
Q
Q
F从
SCR
保持主、从状态一 致，因此称之为主 从触发器。
数电课件第五章锁存器和触发器
不同类型的触发器具有不同的工 作特性和应用场景，可以根据实 际需求选择合适的触发器类型。
03 锁存器和触发器的应用
在时序逻辑电路中的应用
存储数据
锁存器和触发器可以用于存储数 据，在时序逻辑电路中作为寄存 器使用，保存数据以便后续处理。
控制信号
锁存器和触发器可以用于控制信号 的传递，在时序逻辑电路中作为控 制门使用，根据输入信号的变化来 控制输出信号的输出。
数电课件第五章锁存器和触发器
目录
• 锁存器概述 • 触发器概述 • 锁存器和触发器的应用 • 锁存器和触发器的实例分析 • 总结与展望
01 锁存器概述
定义与特点
01
02
定义：锁存器是一种具 特点 有存储功能的电路，能 在特定条件下保存数据， 即使在电源关闭或电路 其他部分出现故障的情 况下也能保持数据的完 整性。
分析
通过仿真验证了74HC74的触发器功能，并对其工作原理有了更深入的理解。
05 总结与展望
锁存器和触发器的重要性和应用价值
锁存器和触发器是数字电路中的基本元件，在时序逻辑电路和组合逻辑 电路中有着广泛的应用。
锁存器能够存储二进制数据，在数字系统中起到数据存储和传输的作用； 触发器则能够记忆二进制数据的状态，常用于实现时序逻辑电路如计数 器和寄存器等。
03
04
05
具有记忆功能，能够保 存前一个状态；
在时钟信号的驱动下， 通常由逻辑门电路构成， 完成数据的存储和读取； 如与门、或门和非门等。
工作原理
在时钟信号的控制下，锁存器在数据输入端接收数据，并在数据输出端输出数据。
当时钟信号处于低电平状态时，锁存器处于关闭状态，无法接收新的数据输入。
康华光《电子技术基础-数字部分》配套题库-名校考研真题(锁存器和触发器)
6．若采用 JK 触収器实现转移方程 Q*=Q’，则对应的激励方程应写为（ ）；若采
用 D 触収器，对应的激励方程应写为（ ）。[电子科技大学 2009 研]
（a）初态为 1 时
（b）初态为 0 时
图 5-3
2．如图 5-4 所示输入电压波形，触収器的初始状态均为 Q=0，试画出各触収器输出 端的电压波形。[北京科技大学 2010 研]
图 5-4 解：（1）图 5-4（a）所示触収器的特性表，如表 5-1 所示，输出端的电压波形如图 5-5 （a）所示。
圣才电子书 十万种考研考证电子书、题库视频学习平台
第 5 章 锁存器和触发器
一、填空题 1．试用 D 触収器实现 T 触収器的功能，写出逻辑表达式( )。[北京邮电大学 2010 研]
【答案】 D TQn TQn 【解析】D 触収器的逻辑功能为Qn1 D ；T 触収器的逻辑功能为Qn1 TQn TQn ,对比可
得。
2．对于 D 触収器，欲使
则输入 D=____。[成都理工大学 2006 研]
【答案】
【解析】根据 D 触収器的特性方程
，可得
3．施密特触収器输入端加正弦波信号，则输出为同频率的（ ）。[北京工业大学 2008 研]
【答案】矩形脉冲 【解析】施密特触収器状态转换过程中的正反馈作用，可以将边沿变化缓慢的周期性信 号变换为边沿很陡的矩形脉冲信号。
表 5-1
5/7
圣才电子书 十万种考研考证电子书、题库视频学习平台
SD RD
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
28
T触发器
电路结构：在JK触发器中，若令：T=J=K，即将J和K连在一 起，就构成了所谓的T触发器。
特征方程： Qn1 T Qn TQn
功能表
T Qn
{ 或：
Qn1 Qn Qn
T=1 T=0
CP T Qn
↓L L ↓L H ↓HL ↓HH H X Qn
Qn+1 /Qn+1
LH HL HL LH Qn /Qn
D
Q1=0
th
D
tsu
CP
Q
tCPLH
24
/Q
tCPHL
触发器的几个重要参数
• Tsu建立时间，输入信号必须在时钟信号的 沿到来之前保持一定的时间不变。
• Th保持时间，输入信号必须在沿到来之后 保持一定的时间，使得触发器的输出达到 稳定。
• Tp传输延时，包括LH延时和HL延时 • 最高始终频率f，因为有建立时间、保持时
15
触发器的工作原理
16
主从触发器
CP=0，主锁存器
工作
D
CP=1，从锁存器 工作
C
主锁存器
TG1
G1
TG
Q’#
C#
TG2
C#
C
Q的输出只和CP信 号由0变到1瞬间D 的状态有关
CP
Q’ G2
C# C
TG TG
从锁存器
C#
Q#
TG3
G3
TG
Q
C
TG4
C
C#
G4 17
D触发器： 触发器的状态仅取决于CP信号上升 沿到达前瞬间的D信号
I. 触发器的脉冲工作特性 II. 集成触发器的主要参数
1. 直流参数(DC Character) 2. 开关参数( AC Character)
23
触发器的脉冲工作特性
G1
Q1
Q1=1
置1维持线，维
持Q1为1
G2 Q2
G5
S#
Q
置0阻塞线，阻
CP
止D置0
G3 Q3
G6
R#
Q#
置1阻塞，置0维持线
G4 Q4
R CP • K •Qn KQn
21
利用传输延迟的触发器（JK触发器）
S#
Q
G6
R#
Q#
CP#=1->0时，等效为一个RS触发器
S CP • J •Qn J •Qn
R CP • K •Qn KQn
Qn 1 S RQn J Qn • KQnQn J Qn KQn
22
触发器的脉冲工作特性及主要参数
S
4
Q4
2
CP
R
3
1
Q3
工作原理：
CP = 0：
逻辑图
门3和门4均被封锁，S和R信号对 触发器没有影响
Q
1S
Q
C1
1R
/Q
/Q
逻辑符号
CP = 1：
门3和门4被打开，S，R信号被送 入基本RS锁存器，使锁存器翻转
12
单端信号输入的同步RS锁存器 --- D锁存器
D
4
Q4
2
Q
CP
3
1
/Q
Q3
13
同步锁存器存在的问题——空翻
S
4
Q4
2
CP
R
3
1
Q3
CP QS
R
/Q Q
有效翻转
空翻
由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号，所以，如果在 CP=1期间R、S发生多次变化，则锁存器的状态也可能发生多次翻转。
在一个时钟脉冲周期中，锁存器发生多次翻转的现象叫做空翻。
14
同步RS锁存器的工作特点
1. 具有两个稳定的状态：1和0，因而可以存储一个 二进制数码
DQ
CP
CP /Q
Qn1 Qn
30
作业
• 5.2.6 • 5.3.1 • 5.3.2 • 5.3.5 • 5.3.6 • 5.4.9 • 5.4.10
31
10
基本RS锁存器的应用举例
——数码寄存器
D3
数
D2
码
输
入
D1
D0 LD
FF3 RQ
SQ FF2 RQ
SQ FF1 RQ
SQ FF0 RQ
SQ CR
➢ 清零指令CR，低有效
Q3
➢ 置数指令LD，高有效
➢ 必须先清零后置数
Q2 数 1. 清零过程
码 CR加低电平脉冲
输
Q1
出
LD加低电平 各触发器输出为0态
3
锁存器 VS 触发器
• 锁存器（Latch）是一种对脉冲电平敏感的 电路
• 触发器（ Flip Flop，简写为FF ）是一种对 脉冲边沿敏感的电路
• 锁存器和触发器都是时序电路，其输出状 态不仅与当前的输入有关，而且还与先前 的输出状态有关
4
基本锁存器介绍
5
vI1
S
（一）基本RS锁存器
vI1
T=0
T=1
1
T=1
0
T=0
T=1：计数状态 T=0：保持状态
T触发器的状态转换图
T’触发器，T触发起的T恒等于1
29
各种类型触发器的相互转换
JK D
D CP
JQ CP K /Q
Qn1 D
JK T
T
JQ
CP
CP
K /Q
Qn1 T Qn
D
T
T
DQ
CP
CP /Q
Qn1 T Qn
D
T’ (T=1)
S
G1
Q
R
G2
/Q
Qn： 现态，当前态 Qn+1： 次态
状态转移真值表
SR
0
1
0
1
1
0
1
0
1
1
1
1
0
0
0
0
Qn
Qn+1
0
1
1
1
0
0
1
0
0
0
1
1
0
不定
1
不定
8
基本RS锁存器的特征方程
Qn+1 S R Qn 0 0 0 1 1 1 1 0 0X 1 0 0
Qn+1的卡诺图
1X 1 1 0
基本RS锁存器的特征方程：Qn1 S RQ n
约束条件：
S R 1
9
基本与非门式RS锁存器的工作特点
1. 具有两个稳定的状态：1和0，因而可以存 储一个二进制数码
2. 输入信号低电平有效 3. 输入信号的低电平持续时间应大于2tpd，才
能得到稳定的输出 4. 为防止逻辑混乱，必须满足约束条件：
S+R=1
应用：一般只用作为其它实用锁存器和触发器的基本组成部分
2. 类似于基本RS锁存器，为防止逻辑混乱，必须满 足一个约束条件：SR = 0
3. 在CP=1期间，锁存器状态随输入S，R的变化而变 化，故称同步RS锁存器为电位触发器。因此，在 CP脉冲作用期间（CP=1）期间，S, R输入应保持 不变，否则会产生错误输出（即所谓空翻现象）
– 从这个意义上讲， 同步RS锁存器的触发翻转只是控制 在一个时间间隔上，并不是控制在某一时刻进行。这正 是同步RS锁存器的一个大的缺陷。
2. 置数过程
Q0
LD加高电平脉冲
置数输入
置0输入
11
（二）门控RS锁存器
实际应用时，常常要求系统中的各触发器在规定的时刻按各 自输入信号所决定的状态同步触发翻转，这个时刻可由外加时钟 脉冲（CP: Clock Pulse）来决定。由外部时钟信号来同步触发翻 转的RS触发器被称为：同步RS锁存器
G1
G1
vO1
vO2
G2
低电平
有效
G1
Q
SQ
vO1 vI2
R
G2
/Q
R /Q
6
（一）基本RS锁存器
电路结构：
由两个与非门电路加交
S
叉反馈构成。
G1
Q
输出：互补的Q和/Q
当Q=1，/Q＝0时，称为触
发器的1状态
当Q=0，/Q＝1时，称为 R
G2
/Q
触发器的0状态
逻辑图
输入：S,R
SQ R /Q
逻辑符号
27
JK触发n
功能表
J K Qn
Qn+1 /Qn+1
J=X K=1
000
01
001
10
状态不变
010 011
01 01
同J状态
J=X K=0
1
0
10 0 10 1
10 10
同J状态
J=1 K=X
110 111
10 01
计数状态
JK触发器的状态转换图
J=0 K=X
间以及传输延时的存在使得触发器地反转 速度受到一定的限制
25
触发器的逻辑功能
26
D触发器
特征方程： Qn+1 = D
功能表
CP D Qn
LL LH HL HH L X Qn
Qn+1 /Qn+1
LH LH HL HL Qn /Qn
输出状态与D输入端状态相同
D=0
D=1
1
0
D=0
D=1
D触发器的状态转换图
第5章
锁存器和触发器
1
单稳态
• 电路只有一个稳定的状态，只有一种输出 是稳定的，当电路由于某种原因使得输出 改变时，总会在一定的时间后恢复到稳定 的状态。