数字电路课后习题答案第二章

合集下载

(完整版)数字电路与逻辑设计课后习题答案蔡良伟(第三版)

0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
3-6
3-7
3-8
3-9
3-10
求减数的补码，然后与被减数相加即可。电路图如下：
3-11
3-12
（1）
（2）
（3）
（4）
（5）
（6）
（7）
（8）
3-13
(1)真值表：
（2）电路图
3-14
3-15
第四章习题
4-1
4-2
4-3
4-4
4-5
4-6
4-7
4-8
4-9
4-10
RSDRSJK RST
4-11
(1)转换真值表
1 1 0 1
1 1 1 0
1 1 1 1
1 0 1 0
0 0 0 0
0 0 0 1
0 0 1 0
00 11
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
××××
××××
××××
××××
××××
1×0×1×0×
0×0×0××1
0×0××1 1×
0×0××0×1
0××1 1×1×

数字集成电路分析与设计第二章答案

CHAPTER 2P2.1. a) The solution for the NMOS case is based on Example 2.4: The equation for V T0 is: 02BT FB F OXQ V V C φ=-- Calculate each individual component.1710()1362OX 077200611196310ln 0.026ln 0.44 V 1.4100.440.550.99 V 4 3.510 F/cm1.610 F/cm 310310/0.188 V 1.610610 1.6100.1.610i FpA GC Fp G gate OXB B OX OX OX n kT q NC Q Q C cmC Q C φφφφεε-------⨯==-=-⨯=-=--=-==⨯=⨯⨯=⨯==⨯⨯⨯⨯==⨯TO 06 V V 0.99(0.88)(0.188)0.0600.018 V=------=+ For the PMOS device:1710()77200611196TO 310ln 0.026ln 0.44 V 1.4100.440.550.99 V 310310/0.188 V1.610610 1.6100.06 V 1.610V 0.99(0.88)(0.188)0.0600.138 D Fn i GC Fn G gate B B OX OX OX N kT q n Q Q C cmC Q C φφφφ-----⨯===⨯=-=+=+⨯=⨯==⨯⨯⨯⨯==⨯=---=-Vb) The magnitude of V T0 would be higher. Since the device is PMOS this means that V T0 islowered. Since the only thing that’s been changed is the doping of the gate, only G φ changes. The new V T0 then becomes:00.110.880.1880.6 1.24V T V =----=-c) Since V T0 will be adjusted with implanted charge (Q I ):60.40.0180.382(1.610)(0.382)IOXIOXI Q C Q V C Q V -=-==⨯To calculate the threshold implant level N I :I I I I qN Q Q N q==For the NMOS device from part(a):6122190.610 3.8210/1.610I I Q N ions cm q --⨯=-=-=⨯⨯ (p-type) For the PMOS device from part(a):612219(1.610)(0.40.138)2.6210/1.610I I Q N ions cm q --⨯-=-=-=⨯⨯ (n-type) For the PMOS device from part(b):612219(1.610)(1.240.4)8.410/1.610I I Q N ions cm q --⨯-=-=-=⨯⨯ (p-type)d) The advantage of having the gate doping be n + for NMOS and p + for PMOS could be seen from analysis above. Doping the gates in such a way leads to devices with lower threshold voltages, but enables the implant adjustment with the same kind of impurities that used in the bulk (p-type for NMOS and n-type for PMOS). If we were to use the same kind of doping in gate as in the body (i.e. n + for PMOS and p + for NMOS) that would lead to higher un-implanted threshold voltages. Adjusting them to the required lower threshold voltage would necessitate implantation of the impurities of the opposite type near the oxide-Si interface. This is not desirable. Also, the doping of the poly gate can be carried out at the same time as the source and drain and therefore does not require an extra step.P2.2. First, convert ox t to units of cm:810100cm222210cm 10ox t -=⨯=ÅÅNow, using the mobility equation:()()20 1.8568130/V70cm0.8114102210pep nGS T ox cm V s V V t μμθ--==≈⎛⎫⎛⎫-+ ⎪⎪+ ⎪⎝⎭⎝⎭P2.3. a) For each transistor, derive the region of operation. In our case, for 0V,0.4V GS V =, thetransistor is in the cutoff region and there is no current. For 0.8V,1.2V GS V =, firstcalculate the saturation voltage Dsat V using:()GS T C DSAT GS T C V V E L V V V E L-=-+For our transistors, this would be:Next, we derive the IV characteristics using the linear and saturation current equations,we get the graphs shown below.IV Characteristic of NMOS01020304050607000.20.40.60.811.2Volts (V)C u r r e n t (u A )IV Characteristic of PMOSVolts (V)C u r r e n t (u A )To plot DS I vs. GS V , first identify the region of operation of the transistor. For GS T V V <, the transistor is in the cutoff region, and there is negligible current. For GS T V V > and GS DS V V ≤, the transistor is in the saturation region and saturation current expression should be used. The graphis shown below. Clearly, it is closer to the linear model.Ids vs. Vgs of NMOS010********607000.20.40.60.811.21.4Vgs (V)I d s (V )P2.4. For each transistor, first determine if the transistor is in cutoff by checking to see if V GS isless than or greater than V T . V T may have to be recalculated if the source of the transistor isn’t grounded. If V GS is less than V T , then it is in cutoff, otherwise, it is in either triode or saturation.To determine if it is in the triode saturation region, check to see if V DS is less than or greater than V DSAT . If V DS is less than V DSAT , then it is in triode, otherwise, it is in saturation. a. Cutoff00.200.2V0.4V GS G S T T GS TV V V V V V V =-=-===∴<b. Cutoff01.2 1.20V0.4V GS G S T T GS TV V V V V V V =-=-===∴<c. Linear01.20 1.2V0.4V GS G S T T GS TV V V V V V V =-=-===∴>The transistor is not in the cutoff region.()()()()()()1.20.460.20.48V 1.20.460.20.2V GS T C DSATGS T C DS DS DSATV V E L V V V E L V V V --===-+-+=∴<d. Saturation: In this case, because D G V V > the transistor is in the saturation region. To see this, recognize that in a long-channel transistor if D G V V >, the transistor is in saturation. Since the saturation drain voltage Dsat V is smaller in a velocity-saturated transistor than in a long-channel transistor, if the long-channel saturation region equation produces a saturated transistor, than the velocity-saturated saturation region equation will also.P2.5. In both cases, the first step it to calculate the maximum value of X V given G V . If thevoltage at the drain is higher than this maximum value, then ,max X X V V =, otherwise,X D V V =. The maximum value of X V is G T V V - but 0T T V V ≠ because of body effect andwe consider its effect.(),max 0001.20.40.988X G T G T G T G T V V V V V V V V V γγγγ=-=-+=--=--+=--=-There are two ways to calculate this, either through iteration or through substitution. Iteration:For the iteration method, we need a starting value for V X,max . A good starting value would be 0 1.20.40.8V G T V V -=-=. We plug this value on the RHS of the equation, calculate a new V X,max and repeat until we reach a satisfactory converged value.Old Vx,max New Vx,max 0.800 0.728 0.728 0.734 0.734 0.734In this, only three iterations are needed to reach 0.734V. Substitution:The term makes things a bit tricky, we get around this by making the following substitution:2,max 2,max 0.880.88X X x V V x =+∴=-Therefore:,max 220.9880.880.98800.2 1.87X V x x x =--=-=+-2,max 1.27, 1.470.880.733,1.28X x V x ===-=-= We use the first value since second value is above V DD . a. Since ,max D X V V >, ,max 0.733V X X V V ==. b. Since ,max D X V V <, ,max 0.6V X X V V ==. P2.6.a. Initially, when 0V in V =, the transistor is in the cutoff region and 0V X V =. Thisvalue is constant until V in exceeds V t 0. From then, X in T V V V =- and body effect must be taken into account. This trend continues until 0.7V X D V V ==, and the value of V inat that point must be calculated. From then on, 0.7V X D V V ==. To plot V X in the second region, we first derive an expression for V X vs. V in.(),max 0000.40.212X G T G T in T in T in in V V V V V V V V V V V γγγγ=-=-+=---=--=--=--Substituting:2,max2,max 0.880.88X X x V V x =+∴=-Therefore:,max 220.2120.880.21200.20.66X in in in V V x V x x V =---=--=+--220.880.88XxV x====-=-⎝⎭Since this is a quadratic function, there will be two graphs of V X. Only one of thesegraphs intersects with V X in the first region. In this case, plug 0.4inV= and see which one gives 0V. In our case, it would be the ‘+’ version of the quadratic.To see where region 3 begins, we simply isolate V in:()()()22220.880.2 2.710.2 2.71440.2 2.711.16V4XinVV=-⎝⎭-+-==+-==The final graph is shown in Figure 错误！未找到引用源。

数电阎石第五版习题答案_第二章、第四章

数电阎石第五版习题答案_第二章、第四章在学习数字电子技术这门课程时，阎石教授编写的第五版教材是许多同学的重要参考资料。

而其中的习题对于我们巩固知识、提升能力更是起到了关键作用。

接下来，让我们一起深入探讨第二章和第四章的习题答案。

第二章主要涉及逻辑代数基础。

逻辑代数是数字电路分析和设计的重要工具。

在这一章的习题中，我们首先要熟练掌握基本的逻辑运算，包括与、或、非、与非、或非、异或和同或等。

对于这些运算，我们需要清楚它们的真值表、逻辑表达式以及逻辑符号。

例如，有这样一道习题：已知逻辑函数 F ＝ A ＋ BC，求其反函数。

我们知道，求反函数的方法是将原函数中的与运算变为或运算，或运算变为与运算，0 变为 1，1 变为 0，同时原变量变为反变量，反变量变为原变量。

那么，F 的反函数 F' ＝（A' ·（B' ＋ C'））。

在处理逻辑函数的化简问题时，我们可以运用公式法、卡诺图法等多种方法。

公式法需要我们牢记各种逻辑代数的公式和定理，如摩根定律、吸收律等。

而卡诺图法则更加直观，通过将逻辑函数填入卡诺图，然后根据相邻最小项合并的原则进行化简。

再比如，给定一个复杂的逻辑函数 F ＝ AB ＋ A'C ＋ BC'，我们用卡诺图来化简。

先画出四变量的卡诺图，将函数中的各项对应填入，然后可以发现相邻的最小项可以合并，最终化简得到 F ＝ A ＋ C 。

在第二章的习题中，还会涉及到逻辑函数的表示方法及其相互转换。

逻辑函数可以用真值表、逻辑表达式、逻辑图、卡诺图等多种形式表示。

我们需要能够熟练地在这些表示方法之间进行转换。

例如，给出一个逻辑表达式 F ＝（A ＋ B)（C ＋ D) ，要画出其对应的逻辑图。

我们先将表达式展开得到 F ＝ AC ＋ AD ＋ BC ＋ BD ，然后根据每个与或项画出对应的逻辑门，最后连接起来就得到了逻辑图。

第四章则侧重于组合逻辑电路。

《数字电路-分析与设计》第二章习题及解答北京理工大学出版社

右边= A(BC+BC)+A(BC+BC)= ABC+ABC+ A(B+C)(B+C) =ABC+ABC+ABC+ABC=左边
5. A ⊕ B = A ⊕ B = A ⊕ B ⊕1
证明：左边=AB+AB 中间= AB+AB=(A+B)(A+B)=AB+AB=左边右边= (AB+AB)1+(AB+AB)1= AB+AB=中间或者：根据 1⊕A=A，右边=中间
F1=(A+B)(B+C)(C+A)=ABC+ABC F2=(A+B)(B+C)(C+A)=ABC+ABC=F1 所以 F1=F2
习题
2． F1 = ABC + A B C ， F2 = AB + BC + CA
由 1.知：F1=F2
3． F1 = C D + A B + BC ， F2 = ABC + AB D + BC D
= AB + AC + BC
F = ( A + B) ⋅ ( A + C) ⋅ (B + C) = ( A + AB + AC + BC) ⋅ (B + C) = AB + ABC + BC + AC + ABC + AC + BC = AB + AC + BC
2-12 证明下列等式。
1. A ⊕ 0 = A
9. A( A + B ) = A
证明：左边=A+AB=A=右边，得证。用真值表法略。 2-10 用逻辑代数演算证明下列等式。

数电习题解答_杨志忠_第二章练习题_部分

教材：数字电子技术基础（“十五”国家级规划教材）杨志忠卫桦林郭顺华编著高等教育出版社2009年7月第2版； 2010年1月北京第2次印刷；第二章逻辑代数基础练习题P58【题2.2】用逻辑函数的基本公式和定律将下列逻辑函数式化简为最简与或表达式。

解题思路：要求熟练理解、运用逻辑代数的定理和公式。

（3）、(1)()Y A ABC ABC BC BC A BC BC C B B A C =++++=++++=+；（4）、()Y AB BD DCE AD AB D A B DCE AB D AB DCE AB D =+++=+++=++=+；（8）、()()()(())()Y A B C D E A B C DE A B C DE A B C DE DE =++++++=++++++=i i ；（9）、()()()Y A C BD A BD B C DE BC ABCD ABD BC BDE BC B =+++++=++++=；【2.3】、证明下列恒等式（证明方法不限）。

解题思路：熟练使用逻辑函数公式和相关定理、真值表、卡诺图完成证明。

（9）、()A ABC ACD C D E A CD E ++++=++；证明：()A ABC ACD C D E A ACD CDE A CD CDE A CD E ++++=++=++=++；（10）、()()BC D D B C AD B B D ++++=+；证明：()()()())BC D D B C AD B BC D B C AD B BC D BC AD B BC D AD B B D++++=++++=+++=+++=+；【2.4】、根据对偶规则求出下列逻辑函数的对偶式。

解题思路：对任何表达式，将“·”和“+”互换，所有1、0互换，原变量和非变量保持不变、而且原运算顺序不变；可得到一个新的表达式，此式是原式的对偶式。

（1）、()()Y A B C A B C =+++；解：'()()Y A B C A BC =++i i（4）、()()()()Y A C A B C B C A B C =++++++；解：'Y AC ABC BC ABC =+++；【2.5】、根据反演规则求下列逻辑函数的反函数；解题思路：对任何一个表达式，将“·”和“+” 、原变量和反变量互换，所有1、0互换，而且原运算顺序不变；所得表达式是原式的反。

数字电子技术(高吉祥) 课后答案2

第二章逻辑门电路2.1 二极管门电路如图P2.1所示。

已知二极管VD1、VD2导通压降为0.7V ，试回答下列问题：图 P2.1（1）A 接10V ，B 接0.3V 时，输出V O 为多少伏？ A=B=10V ， V O =10V ；（2）A 、B 都接10V ，V O 为多少伏？ A=10V ，B=0.3V ，V O =1.0V ；（3）A 接10V ，B 悬空，用万用表测B 端电压，V B 为多少伏？ A=10V ，B 悬空，对地阻抗很大，V B =10V ；（4）A 接0.3V ，B 悬空，测量V B 时，应为多少伏？ A=0.3V ，B 悬空对地阻抗很大，V B =1.0V ；（5）A 接5k Ω电阻，B 悬空，测量V B 时，应为多少伏？A 接5k Ω电阻，B 悬空，对地阻抗一般大于5k Ω，所以A 支路导通，B 支路不通，V B =0V 。

2.2 二极管门电路如图P2.2所示。

（1）分析输出信号F1、F2与输入信号A 、B 、C 之间的逻辑关系；；；（2）根据图P2.2（c ）给出的A 、B 、C 的波形，对应画出F1、F2的波形（输入信号频率较低，电压幅度满足逻辑要求）。

V OB图 P2.22.3 三极管门电路如图P2.3所示。

图 P2.3（1）说明图中R2和-10V 在电路中的作用。

R 2和-10V 一方面与R 1构成分压电路，使得VT 的b 极为0.7V ，另一方面完成分流作用，避免VT 的b 极电流过大。

（2）简要说明该电路为什么具有逻辑非的作用。

若A=0V ，VT 的Vb<0.7V ，VT 截止，F=Vcc=10V ；若A=5V ，VT 的Vb=0.7V ，VT 导通，而且Ib=3.23mA 远大于IBS ，所以VT 饱和导通，所以F=VTce=0.1V ，所以为逻辑非。

2.4 已知输入端A 、B 的电压波形如图P2.4所示。

画出图P2.4电路在下列两种情况下的输出电压波形：FF 1BBA B C 3V0V 3V 0V 3V 0V 3V 0V 3V 0VF1 F2图P2.4（1）忽略所有门电路的传输延迟时间；（2）考虑每个门都有传输延迟时间t pd 。

数字电路习题-第二章

第二章逻辑门电路集成逻辑门电路是组成各种数字电路的基本单元。

通过本章的学习，要求读者了解集成逻辑门的基本结构，理解各种集成逻辑门电路的工作原理，掌握集成逻辑门的外部特性及主要参数，掌握不同逻辑门之间的接口电路，以便于正确使用逻辑门电路。

第一节基本知识、重点与难点一、基本知识（一） TTL 与非门 1．结构特点TTL 与非门电路结构，由输入极、中间极和输出级三部分组成。

输入级采用多发射极晶体管，实现对输入信号的与的逻辑功能。

输出级采用推拉式输出结构（也称图腾柱结构），具有较强的负载能力。

2．TTL 与非门的电路特性及主要参数（1）电压传输特性与非门电压传输特性是指TTL 与非门输出电压U O 与输入电压U I 之间的关系曲线，即U O=f （U I ）。

（2）输入特性当输入端为低电平U IL 时，与非门对信号源呈现灌电流负载，1ILbe1CC IL R U U U I −−−=称为输入低电平电流，通常I IL ＝-1～1.4mA 。

当输入端为高电平U IH 时，与非门对信号源呈现拉电流负载，通常I IH ≤50μA 称为输入高电平电流。

（3）输入负载特性实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况。

若U i ≤U OFF ，则电阻的接入相当于该输入端输入低电平，此时的电阻称为关门电阻，记为R OFF 。

若U i ≥U ON ，则电阻的接入相当于该输入端输入高电平，此时的电阻称为开门电阻，记为R ON 。

通常R OFF ≤0.7K Ω，R ON ≥2K Ω。

（4）输出特性反映与非门带载能力的一个重要参数--扇出系数N O 是指在灌电流（输出低电平）状态下驱动同类门的个数IL OLmax O /I I N =其中OLmax I 为最大允许灌电流，I IL 是一个负载门灌入本级的电流（≈1.4mA ）。

N O 越大，说明门的负载能力越强。

（5）传输延迟时间传输延迟时间表明与非门开关速度的重要参数。

数字电子技术基础第三版第二章答案

第二章逻辑门电路第一节重点与难点一、重点：1．TTL与非门外特性（1）电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况，同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。

开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。

关门电平U OFF 是保证输出电平为最小高电平时，所允许的输入低电平的最大值。

（2）输入特性：描述与非门对信号源的负载效应。

根据输入端电平的高低，与非门呈现出不同的负载效应，当输入端为低电平U IL时，与非门对信号源是灌电流负载，输入低电平电流I IL通常为1～1.4mA。

当输入端为高电平U IH时，与非门对信号源呈现拉电流负载，输入高电平电流I IH通常小于50μA。

（3）输入负载特性：实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况，电阻的取值不同，将影响相应输入端的电平取值。

当R≤关门电阻R OFF时，相应的输入端相当于输入低电平；当R≥ 开门电阻R ON时，相应的输入端相当于输入高电平。

2．其它类型的TTL门电路（1）集电极开路与非门（OC门）多个TTL与非门输出端不能直接并联使用，实现线与功能。

而集电极开路与非门（OC 门）输出端可以直接相连，实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管。

（2）三态门TSL三态门即保持推拉式输出级的优点，又能实现线与功能。

它的输出除了具有一般与非门的两种状态外，还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态。

处于何种状态由使能端控制。

3．CMOS逻辑门电路CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路。

当CMOS反相器处于稳态时，无论输出高电平还是低电平，两管中总有一管导通，一管截止，电源仅向反相器提供nA级电流，功耗非常小。

CMOS器件门限电平U TH近似等于1/2U DD，可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。

数字电子技术基础第三版第二章答案

第二章逻辑门电路第一节重点与难点一、重点：1．TTL与非门外特性（1)电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况，同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL.开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。

关门电平U OFF是保证输出电平为最小高电平时，所允许的输入低电平的最大值.（2）输入特性：描述与非门对信号源的负载效应.根据输入端电平的高低，与非门呈现出不同的负载效应,当输入端为低电平U IL时，与非门对信号源是灌电流负载，输入低电平电流I IL通常为1～1.4mA.当输入端为高电平U IH时，与非门对信号源呈现拉电流负载,输入高电平电流I IH通常小于50μA。

(3)输入负载特性:实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况,电阻的取值不同，将影响相应输入端的电平取值。

当R≤关门电阻R OFF时，相应的输入端相当于输入低电平；当R≥ 开门电阻R ON时,相应的输入端相当于输入高电平.2．其它类型的TTL门电路（1）集电极开路与非门（OC门)多个TTL与非门输出端不能直接并联使用，实现线与功能.而集电极开路与非门（OC 门）输出端可以直接相连，实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管。

（2）三态门TSL三态门即保持推拉式输出级的优点，又能实现线与功能。

它的输出除了具有一般与非门的两种状态外,还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态。

处于何种状态由使能端控制.3．CMOS逻辑门电路CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路.当CMOS反相器处于稳态时，无论输出高电平还是低电平,两管中总有一管导通,一管截止，电源仅向反相器提供nA级电流，功耗非常小.CMOS器件门限电平U TH近似等于1/2U DD，可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。

数电新习题集(第二章解答)

2.1 列出下列各函数的真值表。

（1）B A AC C B A F +=),,(；（2）C B A C B A F ⊕⊕=),,(；答案：2.2 试用真值表证明下列等式成立。

（1）))((C A B A BC A ++=+ 答案：A B C A BC +(A B)(A C)++0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1112.3 分别用摩根定律和反演规则对下列表达式求反。

（1）))((D C B D C B A F +++=；（2）D A D C ABC F ++=；（3）)(D C B A CD B A F +++=。

答案：(1) FAB(C D)(B C D)=+++=A B CD BCD +++（2）F ABC CD AD =++ =(A B C)(C D)(A D)++++（3）F AB CD(A BC D)=+++ =AB CD A(BC D)+++2.4 用对偶规则求各式的对偶式。

（2）DE C B D A ++；（3）D C B A +++。

答案：（2） (A D)(B C(D E)+++(3) ABCD2.5 三人表决电路的输入信号A 、B 、C 表示甲、乙、丙三人对议案的态度。

当某人支持该议案时，相应的输入为1，否则为0。

仅当2人或2人以上支持时，该议案才能通过，这时输出F 为1，否则为0。

试导出该电路的真值表并写出其逻辑表达式。

答案：A B C F0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 11F ABC ABC ABC ABC =+++2.6 X ＝X 2X 1X 0和Y ＝Y 2Y 1Y 0分别是某数据处理电路的输入和输出，且均为二进制数。

若（1） 0≤X ≤2时，Y ＝2X ；（2） 3≤X ≤5时，Y ＝X －1；（3） X ≥6时，Y ＝X 。

数字电路与数字电子技术课后答案第二章

第二章逻辑门电路
1.有一分立元件门电路如图P2.1 ( a )所示，歌输入端控制信号如图p2.1 ( b )所示.。请对应图( b )画出输出电压的波形。
( a )
图P2.1
解:
2.对应图P2.2所示的电路及输入信号波形画出、、、的波形。
图P2.2 ( a )
解:
F1, F2, F3, F4为图P2.2A
(b) TTL非门的输出端不能并联,应换为集电极开路门。
(c)输入端所接电阻，相当于”0”，使 =1，必须使，如取
(d)输入端所接电阻相当于”1”，使，必须使，如取，相当于”0”，这时
7.电路如图P2.7 ( a ) ~ ( f )所示,已知输入信号A，B波形如图P2.7 ( g )所示，试画出各个电路输入电压波形。
(b)
可用于TTL门电路，原因同上.
13.试说明下列各种门电路中有哪些输出端可以并联使用：
(1)具有推拉式输出端的TTL门电路;
(2) TTL电路的OC门;
(3) TTL电路的三态门;
(4)普通的CMOS门;
(5)漏极开路的CMOS门;
(6) CMOS电路的三态门.
解:
(1)具有推拉式输出端的TTL门电路输出端不能并联，否则在一个门截止，一个门导通的情况下会形成低阻通路，损坏器件。
(b)
这种扩展输入端的方法不适用于TTL电路因为当扩展端C、D、E均为低电平时，三个二极管均截止，或非门的一个对应输入端通过100K 电阻接地，此时，将输入信号A,B封锁，电路工作不正常。
12.试分析图P2.12(a),(b)电路的逻辑功能，写出y的逻辑表达式，图中门电路均为CMOS门电路，本电路能否用于TTL门电路,并说明原因。

数字逻辑电路刘常澍主编__第二章习题答案

第2章习题答案2-1 二极管、三极管用于数字电路中与用于模拟电路有什么不同？答：二极管和三极管在数字电路中主要用作开关，工作于大信号状态，即二极管工作在正向导通和反向截止两个状态，三极管工作在饱和于截止两个状态；模拟电路中二极管一般工作在小信号状态或反向击穿状态，三极管一般工作在放大状态。

2-2 有两个二极管A 和B ，在相同条件下测得A 管的I F ＝10mA ，I R ＝2mA ；B 管的I F＝30mA ，I R ＝0.5μA ；比较而言，哪个性能更好？答：B 管更好，因为其反向漏电流较小而正向允许电流大。

2-3 三极管工作在截止、饱和、放大状态的外部条件各是什么？答：截止时，使发射结反偏即v BE ≤0；饱和时，使基极电流等于或大于基极饱和电流，即i B ≥I BS =V CC /βR C ；放大时，使发射结正偏，而i B <I BS =V CC /βR C 。

2-4 MOS 管工作在截止、恒流、可变电阻区的外部条件各是什么？答：对于常用的增强型NMOS 管，截止时，使栅源电压小于开启电压V T 即v GS >V GS(th)N ；工作于恒流区时，使v DS >v GS - V GS(th)N ；工作于可变电阻区时，使v DS <v GS - V GS(th)N2-5 二极管电路如图P2-5所示。

v I ＝5sin ωt （V ），假设二极管是理想二极管，试画出输出 v O 的波形。

若考虑二极管的导通压降V D ＝0.7V ，画出输出v O 的波形。

解：输出波形如图解P2-5所示。

(a)为输入波形， D 为理想二极管时输出波形为(b)，考虑D 导通压降为0.7伏时输出波形为(c)。

2-6 二极管开关电路如图P2-6所示。

二极管导通电压为0.7V ，试分析输入端A 、B 分别为0V 和5V 时管子的工作状态，输出电压v O ＝？解：v A =5V ，v B =0V 时，D 2、D 1均导通 v O =–0.7V ； v A =5V ，v B =5V 时， D 2、D 1均导通 v O =4.3V ； v A =0V ，v B =5V 时，D 1 导通、D 2截止 v O =4.3V ； v A =5V, v B =0V 时, D 1截止、D 2导通 v O =4.3V 。

数电第二章习题

第二章一、选择题1．下列表达式中不存在竞争冒险的有 C D ; =B +A B =A B +B C =A B C +A B =A +B A D2．若在编码器中有50个编码对象,则要求输出二进制代码位数为B 位; .6 C3.一个16选一的数据选择器,其地址输入选择控制输入端有 C 个; .2 C4.下列各函数等式中无冒险现象的函数式有 D ;A.B A AC C B F ++=B.B A BC C A F ++=C.B A B A BC C A F +++=D.C A B A BC B A AC C B F +++++=E.B A B A AC C B F +++= 5．函数C B AB C A F ++=,当变量的取值为 A C D 时,将出现冒险现象; =C =1 =C =0 C.A =1,C =0 =0,B =06．四选一数据选择器的数据输出Y 与数据输入X i 和地址码A i 之间的逻辑表达式为Y = A ;A.3X A A X A A X A A X A A 01201101001+++B.001X A AC.101X A AD.3X A A 017.一个8选一数据选择器的数据输入端有 E 个; .2 C8．在下列逻辑电路中,不是组合逻辑电路的有 D ;A.译码器B.编码器C.全加器D.寄存器 9．八路数据分配器,其地址输入端有 C 个; .2 C 10．组合逻辑电路消除竞争冒险的方法有 A B ;A. 修改逻辑设计B.在输出端接入滤波电容C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰11．101键盘的编码器输出 C 位二进制代码; .6 C12．用三线-八线译码器74L S 138实现原码输出的8路数据分配器,应 A B C ;A.A ST =1,B ST =D ,C ST =0B. A ST =1,B ST =D ,C ST =DC.A ST =1,B ST =0,C ST =DD. A ST =D ,B ST =0,C ST =013．以下电路中,加以适当辅助门电路, A B 适于实现单输出组合逻辑电路;A.二进制译码器B.数据选择器C.数值比较器D.七段显示译码器14．用四选一数据选择器实现函数Y =0101A A A A +,应使 A ; =D 2=0,D 1=D 3=1 =D 2=1,D 1=D 3=0 =D 1=0,D 2=D 3=1 =D 1=1,D 2=D 3=015．用三线-八线译码器74L S 138和辅助门电路实现逻辑函数Y =122A A A +,应 B ;A.用与非门,Y =765410Y Y Y Y Y YB.用与门,Y =32Y YC.用或门,Y =32Y Y +D.用或门,Y =765410Y Y Y Y Y Y +++++16.编码电路和译码电路中, B电路的输入是二进制代码A.编码B.译码C.编码和译码 17.组合逻辑电路输出状态的改变 AA.仅与该时刻输入信号的状态有关B.仅与时序电路的原状态有关C.与A 、B 皆有关位输入的二进制编码器,其输出端有 C 位 A. 256 B. 128 C. 4 D. 3 19.对于四位二进制译码器,其相应的输出端共有 B个B. 16个C. 8个D. 10个20.在下列逻辑电路中,不是组合逻辑电路的有 DA.译码器B.编码器C.全加器 D .寄存器22.对于输出低电平有效的2—4线译码器来说要实现,Y=A B AB ''+的功能,应外加 D A.或门 B.与门 C.或非门 D.与非门 23.两片8-3线优先编码器74148可扩展成 A 线优先编码器; A. 16-4 B. 10-5 C. 16-8 D. 10-8 24.两片3-8线译码器74138可扩展成 A 线译码器; A. 4-16 B. 5-10 C. 8-16线-8线译码器74LS138处于译码状态时,当输入A 2A 1A 0=001时,输出70~Y Y ''=C A.B.C.D.26.对于三位二进制译码器,其相应的输出端共有 C个B. 16个C. 8个D. 10个线-8线译码器74LS138处于译码状态时,当输入A 2A 1A 0=110时,输出70~Y Y ''=B A.B.C.D.28.具有3条地址输入线的选择器含B 条数据输入线;29.八选一数据选择器74LS151的地址线为011时,输出Y= CC. 3DD. 5D位半加器的输入和输出分别为B A. ,,A B CI 和,S COB. ,A B 和SC. ,A B 和,S CO31.半加器的求和的逻辑关系是DA.与非B.或非C.与或非D.异或32.优先编码器74LS148输入为—,输出为、、;当使能输入,,时,输出应为 A33.在下列逻辑电路中,不是组合逻辑电路的有 C A.译码器B.数据选择器C.计数器D.数值比较器34. 能起到多路开关作用的是 CA.编码器B.译码器C.数据选择器D.数值比较器35. 能实现对一系列高低电平编成对应的二值代码的器件是A A.编码器 B.译码器 C.加法器 D.数据选择器36. 能实现将输入的二进制代码转换成对应的高低电平输出信号的是 B A.编码器 B.译码器 C.数据选择器 D.数值比较器38. 用3-8译码器设计的组合逻辑函数变量最大数为 B.3 C39. 用8选1数据选择器可设计的组合逻辑函数变量最大数为 C.3 C40. 用4片74148可扩展成的编码器是 D 线-3线线-4线线-5线线-5线 41. 用4片74138可扩展成的译码器是 D 线-8线线-16线线-24线线-32线42. 编码电路和译码电路中, A电路的输出是二进制代码;A. 编码B. 译码C. 编码和译码43. B 是构成组合逻辑电路的基本单元;A. 触发器B. 门电路C. 门电路和触发器44. 下列说法错误的是 C ;A. 74HC148的输入和输出均以低电平作为有效信号;B. 74HC138的输出以低电平作为有效信号;C. 7448的输出以低电平为有效信号;45. 对于3位二进制译码器,其相应的输出端共有 B 个;A. 3B. 8C. 6D. 1047. 两个1位二进制数A 和B 相比较,可以用 A 作为A > B 的输出信号Y A>B ;A. B A 'B. B A 'C. B A ⊕D. )('⊕B A48. 两个1位二进制数A 和B 相比较,可以用 B 作为A < B 的输出信号Y A<B ;A. B A 'B. B A 'C. B A ⊕D. )('⊕B A49. 两个1位二进制数A 和B 相比较,可以用 D 作为A = B 的输出信号Y A=B ;A. B A 'B. B A 'C. B A ⊕D. )('⊕B A50. 一个4选1数据选择器的地址端有 D 个;A. 8B. 1C. 3D. 251. 在8线－3线优先编码器74HC148中,扩展端EXY '的低电平输出信号表示 A ; A. “电路工作,但无编码输入” B. “电路工作,而且有编码输入”52．8线—3线优先编码器的输入为I 0—I 7 ,当优先级别最高的I 7有效时,其输出012Y Y Y ••的值是C ;A ．111 B. 010 C. 000 D. 10154．已知74LS138译码器的输入三个使能端E 1=1, E 2A = E 2B =0时,地址码A 2A 1A 0=011,则输出 Y 7 ～Y 0是 C ;A. B. 10111111 C. D. 56、半加器和的输出端与输入端的逻辑关系是 D A 、与非 B 、或非 C 、与或非 D 、异或57、 TTL 集成电路 74LS138 是３ / ８线译码器,译码器为输出低电平有效,若输入为A 2 A 1 A 0 =101 时,输出：为B ;A . 00100000 B. C. D. 00000100 58、属于组合逻辑电路的部件是A ;A 、编码器B 、寄存器C 、触发器D 、计数器 59．以下错误的是Ba ．数字比较器可以比较数字大小b ．实现两个一位二进制数相加的电路叫全加器c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器d ．编码器可分为普通全加器和优先编码器二、判断题正确打√,错误的打×1.优先编码器的编码信号是相互排斥的,不允许多个编码信号同时有效;×2.编码与译码是互逆的过程;√3.二进制译码器相当于是一个最小项发生器,便于实现组合逻辑电路;√4.液晶显示器的优点是功耗极小、工作电压低;√5.液晶显示器可以在完全黑暗的工作环境中使用;×6.半导体数码显示器的工作电流大,约10mA 左右,因此,需要考虑电流驱动能力问题;√7.共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动;√8.数据选择器和数据分配器的功能正好相反,互为逆过程;√9.用数据选择器可实现时序逻辑电路;×10.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰;× 11．八路数据分配器的地址输入选择控制端有8个;×12．优先编码器只对同时输入的信号中的优先级别最高的一个信号编码. × 13．译码器哪个输出信号有效取决于译码器的地址输入信号√14．组合逻辑电路在任意时刻的输出不仅与该时刻的输入有关,,还与电路原来的状态有关;× 15．寄存器、编码器、译存器、加法器都是组合电路逻辑部件;×三、填空题1．半导体数码显示器的内部接法有两种形式：共阴接法和共阳接法; 2．对于共阳接法的发光二极管数码显示器,应采用低电平驱动的七段显示译码器;3．消除竟争冒险的方法有修改逻辑设计、滤波电容、加入选通电路 4.优先编码器74L S 148输入为 —,输出为、、;当使能输入,,时,输出应为____001_________;5、 4线－１０线译码器有 4个输入端, 10 个输出端, 6个不用的状态;6、组合电路与时序电路的主要区别：7、74LS138是3线—8线译码器,译码为输出低电平有效,若输入为A 2A 1A 0=110时,输出01234567Y Y Y Y Y Y Y Y 应为 ;8、驱动共阳极七段数码管的译码器的输出电平为低有效;四、设计与分析题1、用四输入数据选择器实现函数本题目只作为了解,不需掌握解：用代数法求;根据逻辑表达式,其有四个输入变量A、B、C、D,而四选一数据选择器只需两位地址代码和,若选A和B作为选择器的地址输入,A =、B =,余下的项可选作数据输入用;于是将表达式进行变换,变化成每项都含有A和B原变量和反变量组成的表达式;由此可知：D0=0 D1=D D2= D3=1根据得到的表达式可画出逻辑图2、用八选一数据选择器T576实现函数F;解：由于八选一数据选择器的地址输入通道选择信号有：A2 A1 A0三个;因此将ABC三个变量做地址输入信号,而D作为数据输入;因而实现函数F的关键是根据函数式确定数据输入D0 ～D7求数据输入D0～D7可以采用代数法也可采用卡诺图来求本题采用卡诺图法来求：1．首先分别画出函数和选择器的卡诺图如图5a、b;图b为取A、B、C作地址选择画出的选择器卡诺图,当ABC由000～111变化,其相应的输出数据为D0～D7,因此反映在卡诺图上相应的方格分别填入D0～D7,其余的一个变量D可组成余函数;对照图5a和b可确定D0～D7,其方法是：图b中D i对应于图a中的方格内全为1,则此D i= 1；反之,若方格内全为0,则D i= 0; 图b中D i对应于图a中的方格内有0也有1,则D i应为1格对应的输入变量的积之和此积之和式中只能含余下变量D;由此得Di为D0=0 D1=1 D2=1 D3=0 D4=1 D5=1 D6=0 D7=1其逻辑图如图6所示;3、用四选一数据选择器及门电路实现一位二进制全减运算;S i=4、如图所示为由八选一数据选择器实现的函数F; 1试写出F的表达式;2用3-8译码器74LS138及与非门实现函数F;解:12 FABCD=m0,1,2,3,5,7,8,105.写出右图所示电路输出信号Y的逻辑表达式,并说明其功能; 7分6.用8选1数据选择器74HC151产生逻辑函数Z＝A C′ D＋A′ B′ C D＋BC＋BC′ D′7分7分7.用译码器74LS138实现逻辑函数FA,B,C＝(1,2,3,5,6)m9.试设计一个监视交通信号灯工作状态,逻辑电路正常工作时,任何时刻必须有一盏灯亮,而其它点亮状态时,电路发生故障,这时要求能发出故障信号,要求采用四选一数据选择器74153来实现信号灯为红R、黄A、绿G7分10.设输入变量A、B、C、D,输出为F;当A、B、C、D有三个或三个以上为1时,输出为1,输入为其它状态时,输出为0;试用与非门设计四变量的多数表决电路;7分11.设8421BCD码对应的十进制数为X,当X ≤2,或≥7时电路输出F为高电平,否则为低电平;试设计该电路,并用与非门实现之;1列出真值表； 2试写出输出信号的逻辑表达式； 3画出逻辑电路图;7分12.试用8选1数据选择器74LS151产生逻辑函数Y=AB+BC+AC,写出分析过程,画出逻辑电路图;7分13.分析组合逻辑电路功能图中门电路为与非门;7分1输出逻辑函数式；2真值表；3功能判断;14. 设计一个判断输入的3位代码能否被3整除的电路,用译码器74138实现,可适当加门电路;7分1逻辑抽象及真值表；2逻辑函数式；3形式变换;4逻辑电路图;15. 设计一个3人表决电路,A具有一票否决权,用2输入端四或非门7402实现;7分1逻辑抽象及真值表；2逻辑函数式；3形式变换;4逻辑电路图;16. 设计一个判断输入的4位代码能否被3整除的电路,用译码器74151实现;7分1逻辑抽象及真值表；2逻辑函数式；3形式变换;4逻辑电路图;17. 分析下图电路,写出输出Z 的逻辑函数式;74HC151为8选1数据选择器,输出的逻辑函数式为+''+'+''+''+'''=)()()()()(01240123012201210120A A A D A A A D A A A D A A A D A A A D Y )()()(012701260125A A A D A A A D A A A D +'+';18. 试画出用3线－8线译码器74HC138和门电路产生如下多输出逻辑函数的逻辑图;⎩⎨⎧'+''==CAB C B Y AC Y 2119. 试用4选1数据选择器74HC153产生逻辑函数BC C A C B A Y +''+''=;20. 试用8选1数据选择器74HC151产生逻辑函数C B A C B A AC Y ''+''+=;21．试用3线—8线译码器74LS138和门电路实现下列函数;8分ZA 、B 、C=AB+A C解：Z A 、B 、C =AB +A C =ABC +C +A CB +B=ABC +AB C +A BC +A B C = m1+ m3+ m6+ m7=7 6 3 1 m m m m •••22、用如图所示的8选1数据选择器74LS151实现下列函数;8分 YA,B,C,D=Σm1,5,6,7,9,11,12,13,14ST AY 7 Y 5Y 6Y 4 Y 3 Y 2 Y 1 Y 0 ST CST B A 0A 1 A 274LS138 ST AY 7Y 5Y 6Y 4 Y 3Y 2Y 1 Y 0 ST CST BA 0A 1 A 2 74LS138 CB A“1”&Z解：23．有一水箱,由大、小两台水泵M L 和M S 供水,如图所示;水箱中设置了3个水位检测元件A 、B 、C;水面低于检测元件时,检测元件给出高电平；水面高于检测元件时,检测元件给出低电平;现要求当水位超过C 点时水泵停止工作；水位低于C 点而高于B 点时M S 单独工作；水位低于B 点而高于A 点时M L 单独工作；水位低于A 点时M L 和M S 同时工作;试用74LS138加上适当的逻辑门电路控制两台水泵的运行;74LS138的逻辑功能表输入输出S 1 32S SA 2 A 1 A 0 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7Y0 X X X X 1 1 1 1 1 1 1 1 X 1 X X X 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 01 1 11 1 1 1 1 1 1 01．解：1输入A 、B 、C 按题中设定,并设输出M L ＝1时,开小水泵 M L ＝0时,关小水泵 M S ＝1时,开大水泵 M S ＝1时,关大水泵； 2根据题意列出真值表：A B C M L M S 0 0 0 0 0 0 0 1 0 1 0 1 0 × × 0 1 1 1 0 1 0 0 × × 1 0 1 × × 1 1 0 × × 111113由真值表化简整理得到：ABC C AB BC A C B A B M L +++==76327632m m m m m m m m M L •••=+++=C B A ABC C AB C B A C B A C B A M S ++++=+=7654176541m m m m m m m m m m M S ••••=++++=4令A=A,B=B,C=C,画出电路图：1“0101” “1111” “1111” 2“0110”时复位24．分析如下74LS153数据选择器构成电路的输出逻辑函数式;4分解：A AB B A F =+=25．试用图示3线－8线译码器74LS138和必要的门电路产生如下多输出逻辑函数;要求：1写出表达式的转换过程6分；2在给定的逻辑符号图上完成最终电路图;6分⎪⎩⎪⎨⎧+=++=+=C B A C B Y BC C B A C B A Y BC AC Y 321 解：FA BYD 0 D 1 D 2 D 3A 1 A 0 5403743127531m m m Y m m m m Y m m m Y ••=•••=••=。

数字电子技术基础(第4版)课后习题答案详解

(9)Y = BC + AD + AD
1.9 (a) Y = ABC + BC
(10)Y = AC + AD + AEF + BDE + BDE (b) Y = ABC + ABC
(c) Y1 = AB + AC D,Y2 = AB + AC D + ACD + ACD
(d) Y1 = AB + AC + BC,Y2 = ABC + ABC + ABC + ABC 1.10 求下列函数的反函数并化简为最简与或式
(1)Y = AC + BC
(2)Y = A + C + D
(3)Y = (A + B)( A + C)AC + BC 解：Y = ( A + B)(A + C)AC + BC = [( A + B)( A + C) + AC]⋅ BC = ( AB + AC + BC + AC)(B + C) = B + C
= 0.05mA <
I
，
B
∴
T饱和，
v o＝0.2V
(0
~
0.3V都行）
2.3 解：
s 闭合时，输入低电平，此时
VIL = R2 × 5I I′L ≤ 0.4V
R2
≤
0.4 5I I′L
=
0.4V 2mA
= 200Ω
s 断开时，输入为高电平，此时
R2的最大允许值为200Ω
VIH = Vcc − (R1 + R2 ) × 5I IH ≥ 4V ∴ R1最大允许值为10K－R 2

数字电子技术基础(第4版)课后习题答案详解

0 (INH=1) (C) Y=
AB + CD (INH = 0)
2．18 (a) Ya = ABCDE
(b) Yb = A + B + C + D + E
(c) Yc = ABC + DEF
(d ) Yd = A + B + C • D + E + F
2．19 不能。会使低电平变高，高电平变低。 2.20 解：
(5)Y =1
2
Y = ABC + ABC + ABC
(2)Y = CD + ACD (4)Y = BC + B D
(2)Y = B + AD + AC (4)Y = A + B D (6)Y = CD + B D + AC

数字电路习题答案（第二章）
第二章
2.1 解:
(4)Y = ABCD+ ABCD+ ABCD+ ABC D+ ABCD + ABCD + ABCD + ABCD (5)Y = LM N + LMN + LMN + LMN + L M N + LMN
1.12 将下列各函数式化为最大项之积的形式 (1)Y = ( A + B + C )( A + B + C)( A + B + C )
静态功耗：PS = I DD ⋅VDD = 0.02mW
动态功耗：PD = PC + PT
PT = 0 (不计上升下降时间)
(4)Y = A + B + C

数字电路课后题参考答案

习题参考答案注：参考答案，并不是唯一答案或不一定是最好答案。

仅供大家参考。

第一章习题2. C B A D B A C B A F ⋅⋅+⋅⋅+⋅⋅=3. 设：逻辑变量A 、B 、C 、D 分别表示占有40%、30%、20%、10%股份的四个股东，各变量取值为1表示该股东投赞成票；F 表示表决结果，F =1表示表决通过。

F =AB +AC +BCD4. 设：A 、B 开关接至上方为1，接至下方为0；F 灯亮为1，灯灭为0。

F =A ⊙B5. 设：10kW 、15kW 、25kW 三台用电设备分别为A 、B 、C ，设15kW 和25kW 两台发电机组分别为Y 和Z ，且均用“0”表示不工作，用“1”表示工作。

C AB Z BA B A Y ⋅=⋅=6.输入为余3码，用A 、B 、C 、D 表示，输出为8421BCD 码，用Y 0、Y 1、Y 2、Y 3表示。

D C A B A Y CB DC BD B Y DC Y DY ⋅⋅+⋅=⋅+⋅⋅+⋅=⊕==32107. 设：红、绿、黄灯分别用A 、B 、C 表示，灯亮时为1，灯灭时为0；输出用F 表示，灯正常工作时为0，灯出现故障时为1。

C A B A C B A F ⋅+⋅+⋅⋅=8. D C B D A H DC B AD C B A D C B A D C B A G DC B AD C A B A F DC B A E ⋅⋅+⋅=⋅⋅⋅+⋅⋅⋅+⋅⋅⋅+⋅⋅⋅=⋅⋅⋅+⋅⋅+⋅=⋅⋅⋅=第二章习题1. 设：红、绿、黄灯分别用A 、B 、C 表示，灯亮时其值为1，灯灭时其值为0；输出报警信号用Y 表示，灯正常工作时其值为0，灯出现故障时其值为1。

AC AB C B A Y ⋅⋅=2. 设：烟、温度和有害气体三种不同类型的探测器的输出信号用A 、B 、C 表示，作为报警信号电路的输入，有火灾探测信号时用1表示，没有时用0表示。

报警信号电路的书躇用Y 表示，有报警信号时用1表示，没有时用0表示。

数字电路第五版(康华光)课后答案

T —1 X
11 1
k
11 11 1
r
1■
1
H1 1 ■
1
1
1 ,'I .
.1 1 -
h
2.1.1 用真值表证明下列恒等式
第二章逻辑代数习题解答
解：真值表如下
(3) A® =B AB AB+ (A® B) =AB+AB
A
B
A®B
AB
0
0
0
1
0
1
1
0
1
0
1
0
1
1
0
0
由最右边 2 栏可知，A®B 与 AB+AB 的真值表完全相同。
解：(a)为与非，(b)为同或非,
E 即异或
1 1 1 1 - 11 ; 1 1 ■
1 1 1 1 ''
11
r
h
i1
11
11
:1 —l—
1 I
1 1
1 1 1L
A
1
1
1
-------- \ -------- £
:! 1 1 :
p
1
1
h
i
11
1
r 1h
--- --11 __ tt
_______ 1 -- 1 1 1 1 :1
L = AB + BC + AC = AB BC AC?
4＞由已知函数的与非-与非表达式画出逻辑图
◎
6
第二章习题
3.1 MOS 逻辑门电路
3.1.1 根据表题 3.1.1 所列的三种逻辑门电路的技术参数，试选择一环境种最合适工作在高噪声下的门电路。

数字逻辑电路(王秀敏主编)课后习题答案第二章

第1章概述检测题一、填空题1. 在时间和数值上都是连续变化的信号是_______信号；在时间和数值上是离散和量化的信号是_______信号。

2. 表示逻辑函数常用的方法有４种，它们是_______，________，________，_______。

3. 正逻辑体制高电平用逻辑_____表示，低电平用逻辑_____表示。

4. 任何进位计数制，数值的表示都包含两个基本的要素：_______和_______。

5. 102816(96.75)( )( )( )===二、请完成下列题的进制转换１．210(1011001)( )=810(736.4)( )=1610(34)( )F C =２．112(30)( )=102(16.6875)( )= ３．28(1011101)( )=28(1010010.11010)( )=４．82(127.65)( )=162(9.16)( )A = ５．216(1110101100)( )=216(1111.001)( )=三、选择题１．在下列各数中，最小的数是（）(a) 2(101001) (b) 8(52) (c) 16(2)B (d) 10(96)2． 8421(100110000110)( )BCD 余3BCD(Ａ)100110001001 (B)100110001000 (Ｃ)110010000110 (Ｄ）101100001100四、简述题１．为什么在数字系统中通常采用二进制/2．何为进位计数制? 何为码制? 何为正、负逻辑?3．算术运算、逻辑运算和关系运算的区别?检测题答案一、填空题1. 答案：模拟，数字2. 答案：真值表，逻辑函数式，逻辑图，卡诺图。

3. 答案：１，０；０，１4. 答案：基数，位数5. 答案：1100000.11，140.6，60.0二、请完成下列题的进制转换1. 89； 478.5； 80122. 11110； 10000.10113. 135； 122.624. 1010111.110101； 10011010.000101105. 3AC ； F.2三、选择题１．答案：Ａ2．答案：Ａ四、简述题答案：略习题[题1.1] 将下列十进制数转换为二进制数。

数字电路课后习题答案第二章

(完整版)数字电路与逻辑设计课后习题答案蔡良伟(第三版)

数字集成电路分析与设计 第二章答案

数电阎石第五版习题答案_第二章、第四章

《数字电路-分析与设计》第二章习题及解答 北京理工大学出版社

数电习题解答_杨志忠_第二章练习题_部分

数字电子技术(高吉祥) 课后答案2

数字电路习题-第二章

数字电子技术基础第三版第二章答案

数字电子技术基础第三版第二章答案

数电新习题集(第二章解答)

数字电路与数字电子技术 课后答案第二章

数字逻辑电路__刘常澍主编____第二章习题答案

数电第二章习题

数字电子技术基础(第4版)课后习题答案详解

数字电子技术基础(第4版)课后习题答案详解

数字电路课后题参考答案

数字电路第五版(康华光)课后答案

数字逻辑电路(王秀敏主编)课后习题答案第二章

数字集成电路分析与设计第二章答案

《数字电路-分析与设计》第二章习题及解答北京理工大学出版社

数字电路与数字电子技术课后答案第二章

数字逻辑电路刘常澍主编__第二章习题答案