郑州大学计算机组成原理期末考试试题及答案
2022年郑州大学计算机网络技术专业《计算机组成原理》科目期末试卷B(有答案)
2022年郑州大学计算机网络技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、主存与Cache间采用全相联映射方式，Cache容量4MB，分为4块，每块lMB，主存容量256MB。
若主存读/写时间为30ms，Cache的读/写时间为3ns，平均读/写时间为3.27ms，则Cache的命中率为（）。
A.90%B.95%C.97%D.99%2、根据存储内容来进行存取的存储器称为（）。
A.双端口存储器B.相联存储器C.交叉存储器D.串行存储器3、组成一个运算器需要多个部件，但下面所列（）不是组成运算器的部件。
A.通用寄存器组B.数据总线C.ALUD.地址寄存器4、在C语言程序中，下列表达式中值为True的有（）。
I.123456789=（int）（float）l23456789Ⅱ.123456==（int）（float）1234561Ⅲ.123456789-（int（double）123456789A.仅I、ⅡB. 仅I、ⅢC.仅Ⅱ、ⅢD. I、Ⅱ、Ⅲ、5、某机字长8位，含一位数符，采用原码表示，则定点小数所能表示的非零最小正数为（）A.2-9B.2-8C.2-7D.2-66、下列有关总线定时的叙述中，错误的是（）。
A.异步通信方式中，全互锁协议最慢B.异步通信方式中，非互锁协议的可靠性最差C.同步通信方式中，同步时钟信号可由各设备提供D.半同步通信方式中，握手信号的采样由同步时钟控制7、关于同步控制说法正确的是（）。
A.采用握手信号B.由统一时序电路控制的方式C.允许速度差别较大的设备一起接入工作D.B和C8、下列关于配备32位微处理器的计算机的说法中，正确的是（）。
该机器的通用寄存器一般为32位Ⅱ.该机器的地址总线宽度为32位Ⅲ.该机器能支持64位操作系统IV.一般来说，64位微处理器的性能比32位微处理器的高A.I、ⅡB.I、ⅢC.I、ⅣD.I、IⅡ、Ⅳ9、在计算机系统中，作为硬件与应用软件之间的界面是（）。
2021年郑州大学软件工程专业《计算机组成原理》科目期末试卷A(有答案)
2021年郑州大学软件工程专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、采用指令Cache与数据Cache分离的主要目的是（）。
A.降低Cache的缺失损失B.提高Cache的命中率C.降低CPU平均访存时间D.减少指令流水线资源冲突2、某计算机使用4体交叉编址存储器，假定在存储器总线上出现的主存地址（十进制）序列为8005，8006，8007，8008，8001，8002，8003，8004，8000，则可能发生访存冲突的地址对是（）。
A.8004和8008B.8002和8007C.8001和8008D.8000和80043、ALU属于（）。
A.时序电路B.控制器C.组合逻辑电路D.寄存器4、假定变量i、f、d的数据类型分别为int、float、double（int用补码表示，float 和double用IEEE754标准中的单精度和双精度浮点数据格式表示），已知i=785，f-l.5678e3，d=1.5el00，若在32位机器中执行下列关系表达式，则结果为真的是（）。
I.i==（int）（float）i Ⅱ.f==（float）（int）fIⅡ.f==（float）（double）f Ⅳ.（d+f）-d=fA.仅I、ⅡB.仅I、ⅢC.仅Ⅱ、ⅢD.仅Ⅲ、Ⅳ5、浮点数加/减运算过程一般包括对阶、尾数运算、规格化、舍入和判断溢出等步骤。
设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含两位符号位）。
若有两个数，即x=2×29/32，y=25×5/8，则用浮点数加法计算xty的最终结果是（）。
A.001111100010B.001110100010C.010*********D.发生溢出6、内部总线（又称片内总线）是指（）。
A.CPU内部连接各寄存器及运算部件之间的总线B.CPU和计算机系统的其他高速功能部件之间互相连接的总线C.多个计算机系统之间互相连接的总线D.计算机系统和其他系统之间互相连接的总线7、某同步总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。
计算机组成原理期末试卷及答案(1-6套)
本科生期末试卷一一．选择题(每小题1分，共10分)1．计算机系统中的存贮器系统是指______。
A RAM存贮器B ROM存贮器C 主存贮器D cache、主存贮器和外存贮器2．某机字长32位，其中1位符号位，31位表示尾数。
若用定点小数表示，则最大正小数为______。
A +（1 – 2-32）B +（1 – 2-31）C 2-32D 2-313．算术/ 逻辑运算单元74181ALU可完成______。
A 16种算术运算功能B 16种逻辑运算功能C 16种算术运算功能和16种逻辑运算功能D 4位乘法运算和除法运算功能4．存储单元是指______。
A 存放一个二进制信息位的存贮元B 存放一个机器字的所有存贮元集合C 存放一个字节的所有存贮元集合D 存放两个字节的所有存贮元集合；5．相联存贮器是按______进行寻址的存贮器。
A 地址方式B 堆栈方式C 容指定方式D 地址方式与堆栈方式6．变址寻址方式中，操作数的有效地址等于______。
A 基值寄存器容加上形式地址（位移量）B 堆栈指示器容加上形式地址（位移量）C 变址寄存器容加上形式地址（位移量）D 程序记数器容加上形式地址（位移量）7．以下叙述中正确描述的句子是：______。
A 同一个CPU周期中，可以并行执行的微操作叫相容性微操作B 同一个CPU周期中，不可以并行执行的微操作叫相容性微操作C 同一个CPU周期中，可以并行执行的微操作叫相斥性微操作D 同一个CPU周期中，不可以并行执行的微操作叫相斥性微操作8．计算机使用总线结构的主要优点是便于实现积木化，同时______。
A 减少了信息传输量B 提高了信息传输的速度C 减少了信息传输线的条数D 加重了CPU的工作量9．带有处理器的设备一般称为______设备。
A 智能化B 交互式C 远程通信D 过程控制10.某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数据，并将其保存到主存缓冲区。
大学计算机组成原理期末考试试卷-附答案!..
大学计算机组成原理期末考试试卷-附答案!..大学计算机组成原理期末考试试卷-附答案!(最新)..————————————————————————————————作者：————————————————————————————————日期：一、单项选择题1.运算器和控制器合称为( )A.主机B.外设C.ALUD.CPU4.补码加法运算是指( )A.操作数用补码表示，符号位单独处理B.操作数用补码表示，连同符号位一起相加C.操作数用补码表示，将加数变补，然后相加D.操作数用补码表示，将被加数变补，然后相加5.动态RAM存储信息依靠的是( )A.电容B.双稳态触发器C.晶体管D.磁场6.下列存储器中，属于半导体存储器的是( )A.硬盘B.动态存储器C.软盘D.光盘7.对于容量为8KB的存储器，寻址所需最小地址位数为( )A.2B.3C.12D.138.一条机器指令中通常包含的信息有( )A.操作码、控制码B.操作码、立即数C.地址码、寄存器号D.操作码、地址码9.下列指令助记符中表示减法操作的是( )A.ADDB.SUBC.ANDD.NEG10.从主存中取回到CPU中的指令存放位置是( )A.指令寄存器B.状态寄存器C.程序计数器D.数据寄存器11.指令执行所需的操作数不会．．来自( )A.指令本身B.主存C.寄存器D.控制器12.微程序控制器将微程序存放在( )A.主存中B.寄存器中C.ROM中D.RAM中13.在一个串行传输系统中，每秒可传输12个字节的数据，其比特率是( )A.8bpsB.12bpsC.96bpsD.任意14.并行接口是指( )A.仅接口与外围设备之间采取并行传送B.仅接口与系统总线之间采取并行传送C.接口的两侧均采取并行传送D.接口内部只能并行传送15.在磁盘中实现输入输出的数据传送方式()A.只采取程序查询等待方式B.只采取程序中断方式C.只采取DMA方式D.既有DMA方式，也有中断方式1.定点小数的补码表示范围是( )A.-1+2-n≤X≤1-2-nB.-1+2-n≤X≤1+2-nC.-1≤X≤1-2-nD.-1≤X≤1+2-n3.在计算机中磁盘存储器一般用作( C )A.主存B.高速缓存C.辅存D.只读存储器4.为了减少指令中的地址个数，采用的有效办法是( D )A.寄存器寻址B.立即寻址C.变址寻址D.隐地址5.组合逻辑控制器与微程序控制器相比( B )A.组合逻辑控制器的时序系统比较简单B.微程序控制器的时序系统比较简单C.两者的时序系统复杂程度相同D.微程序控制器的硬件设计比较复杂8.二进制补码定点小数1.101表示的十进制数是( C )A.+1.625B.-0.101C.-0.375D.-0.6259.用1K×4的存储芯片组成4KB存储器，需要几片这样的芯片?( A )A.8片B.4片C.2片D.1片10.一地址指令是指( C )A.只能对单操作数进行加工处理B.只能对双操作数进行加工处理C.既能处理单操作数也能处理双操作数D.必须隐含提供另一个操作数11.微程序存放在( C )A.堆栈存储器中B.主存储器中C.控制存储器中D.辅助存储器中12.CPU响应DMA请求的时间是( B )A.必须在一条指令执行完毕时B.必须在一个总线周期结束时C.可在任一时钟周期结束时D.在判明没有中断请求之后13.在同步控制方式中( A )A.每个时钟周期长度固定B.各指令的时钟周期数不变C.每个工作周期长度固定D.各指令的工作周期数不变14.CPU响应中断请求( C )A.可在任一时钟周期结束时B.可在任一总线周期结束时C.可在一条指令结束时D.必须在一段程序结束时14．CPU响应中断请求是在( A )A．一个时钟周期结束时B．一个总线周期结束时C．一条指令结束时D．一段程序结束时15.串行接口是指( B )A.接口与系统总线之间为串行传送B.接口与外设之间为串行传送C.接口的两侧都为串行传送D.接口内部只能串行传送3．若16进制数为13F，则其对应的八进制数为( B )A．377 B．477C．577 D．6774．在下列存储器中，属于顺序存取存储器的是( D )A．U盘B．光盘C．磁盘D．磁带5．在下列浮点数的表示中，属于规格化编码的是( A )A．1.101l×2-3B．1.001l×23C．0.0101×2-3D．0.001l×237．在下列磁盘数据记录方式中，不具有．．．自同步能力的方式是( C )A．FM B．PMC．NRZl D．MFM8．寄存器堆栈初始化时堆栈指针SP的值为( A )A．0B．1C．栈顶地址D．最大地址9．采用直接寻址方式的操作数存放在( B )A．某个寄存器中B．某个存储器单元中C．指令中D．输入／输出端口中11．比较硬连线控制器和微程序控制器，下列说法正确的是( A ) A．硬连线控制器结构简单规整B．硬连线控制器执行速度慢C．微程序控制器执行速度快D．微程序控制器容易实现复杂指令控制13．下列总线或接口中不属于．．．串行方式的是( D )A．PCI B．RS232C．UART D．USB15．控制DMA数据传送的是( A )A．DMA控制器B．CPUC．外设D．主存3.n+l位定点小数的反码表示范围是（ A ）A.-1+2-n≤X≤1-2-nB.-2n+1≤X≤2n-1C.-1-2n≤X≤1+2nD.-2n≤X≤-2n+15.若地址总线为A15（高位）～A0（低位），若用4KB的存储芯片组成8KB存储器，则加在各存储芯片上的地址线是（D ）A.A11～A0B.A10～A0C.A9～A0D.A8～A07.在存储器堆栈结构中，在栈底为最大地址的堆栈操作中压栈是指（ D ）A.先使SP减1，再将数据存入SP所指单元B.先使SP加l，再将数据存入SP所指单元C.先将数据存入SP所指单元，再将SP减lD.先将数据存入SP所指单元，再将SP加18.下列寻址方式中，执行速度最快的是（ A ）A.寄存器寻址B.相对寻址C.直接寻址D.存储器间接寻址9.采用微序控制的主要目的是（ B ）A.提高速度B.简化控制器设计与结构C.使功能很简单的控制器能降低成本D.不再需要机器语言10.采用异步控制的目的是（ A ）A.提高执行速度B.简化控制时序C.降低控制器成本D.支持微程序控制方式12.外部设备接口是指（ C ）A.CPU与系统总线之间的逻辑部件B.系统总线与外部设备之间的逻辑部件C.主存与外围设备之间的逻辑部件D.运算器与外围设备之间的逻辑部件13.在磁盘中实现输入输出数据传送的方式（ C ）A.只采取程序查询等待方式B.只采取程序中断方式C.只采取DMA方式D.既有DMA方式，也有中断方式14.在CPU中，指令寄存器IR用来存放（ A ）A.正在执行的指令B.即将执行的指令C.已执行的指令D.指令地址15.中断屏蔽字的作用是（ B ）A.暂停外设对主存的访问B.暂停对某些中断的响应C.暂停对一切中断的响应D.暂停CPU对主存的访问4.在下列存储器中，属于挥发性的存储器是（ D ）A.ROMB.光盘C.磁盘D.RAM7.一地址指令是指（ B ）A.只能对单操作数进行加工处理B.只能对双操作数进行加工处理C.既能处理单操作数也能处理双操作数D.必须隐含提供另一个操作数8.下列寻址方式中，执行速度最快的是（ A ）A.立即寻址B.寄存器间接寻址C.直接寻址D.相对寻址9.在微程序控制中，机器指令和微指令的关系是（ B ）A.每一条机器指令由一条微指令来解释执行B.每一条机器指令由一段微指令序列来解释执行C.一段机器指令组成的工作程序，可由一条微指令来解释执行D.一条微指令由若干条机器指令组成10.同步控制方式是指（ C ）A.各指令的执行时间相同B.各指令占用的节拍数相同C.由统一的时序信号进行定时控制D.必须采用微程序控制方式11.CPU可直接访问的存储器是（ D ）A.虚拟存储器B.磁盘存储器C.磁带存储器D.主存储器14.在CPU中，程序计数器PC用来存放（ D ）A.现行指令B.下条指令C.操作数的地址D.下条指令的地址15.在磁盘的各磁道中（ B ）A.最外圈磁道的位密度最大B.最内圈磁道的位密度最大C.中间磁道的位密度最大D.所有磁道的位密度一样大7．零地址指令可选的寻址方式是（C）A．立即寻址B．间接寻址C．堆栈寻址D．寄存器寻址8．为了减少指令中的地址数，可以采用（B）A．直接寻址B．隐含寻址C．相对寻址D．变址寻址9．程序计数器是指（D）A．可存放指令的寄存器B．可存放程序状态字的寄存器C．本身具有计数逻辑与移位逻辑的寄存器D．存放下一条指令地址的寄存器10．在同步控制方式中（A）A．每个机器周期长度固定B．每个机器周期长度不固定C．每个工作周期长度固定D．各指令的机器周期数不变11．作为主要的控制方式，异步控制常用于（A）A．单总线结构中B．微型计算机中的CPU控制中C．组合逻辑控制器中D．微程序控制器中12．存放微程序的存储器是（D）A．主存B．硬盘C．随机存储器D．只读存储器13．并行接口是指（C）A．仅接口与系统总线之间采取并行传送B．仅接口与外围设备之间采取并行传送C．接口的两侧均采取并行传送D．接口内部只能并行传送14．主设备通常指（D）A．发送信息的设备B．接收信息的设备C．主要的设备D．申请并获取总线控制权的设备15．在磁盘数据记录方式中，用调频制记录数据“1”时，电流的变化方向是（C）A．0次B．1次C．2次D．无任何变化17．为了实现输入输出操作，指令中（D）A．必须指明外围设备的设备号B．必须指明外围接口中寄存器的地址码C．必须同时指明外围设备号与接口中寄存器的总线地址D．对单独编址方式，可以指明设备号或端口地址；对统一编址方式，可以指明寄存器的总线地址19．CPU响应中断的时机是（C）A．可在任一机器周期结束时B．可在任一工作周期结束时C．必须在一条指令执行完毕时D．必须在执行完当前程序段时20．在写磁盘过程中，适配器向主机发出DMA请求是在（B）A．扇区缓冲器满时B．扇区缓冲器空时C．寻道完成时D．启动磁盘时3．n+1位定点小数的补码表示范围是（ B ）A．1≤X≤1-2n B．-2n≤X≤2n-1C．1≤X≤1+2n D．2n≤X≤-2n +14．在下列存储器中，不属于．．．磁表面存储器的是（ D ）A．磁带B．磁盘C．磁鼓D．光盘7．在存储器堆栈结构中，堆栈指针SP的内容是（ A ）A．栈顶单元地址B．栈底单元地址C．栈顶单元内容D．栈底单元内容10．采用同步控制的目的是（ C ）A．提高执行速度B．简化控制时序C．满足不同操作对时间安排的需要D．满足不同设备对时间安排的需要14．在CPU中，数据寄存器DR是指（ D ）A．可存放指令的寄存器B．可存放程序状态字的寄存器C．本身具有计数逻辑与移位逻辑的寄存器D．可编程指定多种功能的寄存器15．在磁盘的各磁道中（ D ）A．最外圈磁道的道容量最大B．最内圈磁道的道容量最大C．中间磁道的道容量最大D．所有磁道的道容量一样大4.定点小数的补码表示范围是（C）A.-1＜x＜1B.-1＜x≤1C.-1≤x＜1D.-1≤x≤17.动态RAM的特点是（C）A.工作中存储内容会产生变化B.工作中需要动态地改变访存地址C.每次读出后，需根据原存内容重写一次D.每隔一定时间，需要根据原存内容重写一遍8.下列存储器中可在线改写的只读存储器是（B）A.EEPROMB.EPROMC.ROMD.RAM9.在计算机的层次化存储器结构中，虚拟存储器是指（C）A.将主存储器当作高速缓存使用B.将高速缓存当作主存储器使用C.将辅助存储器当作主存储器使用D.将主存储器当作辅助存储器使用10.单地址指令（D）A.只能对单操作数进行加工处理B.只能对双操作数进行加工处理C.既能对单操作数进行加工处理，也能对双操作数进行运算D.无处理双操作数的功能12.在同步控制方式中（A）A.各指令的执行时间相同B.各指令占用的机器周期数相同C.由统一的时序信号进行定时控制D. CPU必须采用微程序控制方式13.CPU响应DMA请求的时间是（C）A.必须在一条指令执行完毕B.必须在一个总线周期结束C.可在任一时钟周期结束D.在判明设有中断请求之后14.在微程序控制中，机器指令和微指令的关系是（A）A.每一条机器指令由一条微指令来解释执行B.每一条机器指令由一段微程序来解释执行C.一段机器指令组成的工作程序，可由一条微指令来解释执行D.一条微指令由若干条机器指令组成16.下列设备中，适合通过DMA方式与主机进行信息交换的是（B）A.键盘B.电传输入机C.针式打印机D.磁盘17.串行接口是指（C）A.接口与系统总线之间采取串行传送B.接口与外围设备之间采取串行传送。
计算机组成原理期末考试试题及答案
计算机组成原理期末考试试题及答案一、选择题（每题2分，共20分）1. 计算机硬件系统主要由哪两部分组成？A. 控制器和运算器B. 输入设备和输出设备C. 中央处理器和外部设备D. 存储器和输入输出设备答案：C2. 下面哪个不是计算机的五大组成部分？A. 控制器B. 运算器C. 输入设备D. 电源答案：D3. 下面哪个寄存器用于存放将要执行的下一条指令的地址？A. 指令寄存器B. 程序计数器C. 地址寄存器D. 数据寄存器答案：B4. 下面哪个不是计算机的数据表示方法？A. 二进制B. 十进制C. 八进制D. 十六进制答案：B5. 下面哪个不是计算机的存储器层次结构？A. 寄存器B. 高速缓存C. 主存储器D. 硬盘答案：D6. 下面哪个不是计算机的输入设备？A. 鼠标B. 键盘C. 扫描仪D. 显示器答案：D7. 下面哪个不是计算机的输出设备？A. 显示器B. 打印机C. 扬声器D. 键盘答案：D8. 下面哪个不是计算机的总线类型？A. 数据总线B. 地址总线C. 控制总线D. 通信总线答案：D9. 下面哪个不是计算机的指令类型？A. 数据传输指令B. 算术运算指令C. 逻辑运算指令D. 中断指令答案：D10. 下面哪个不是计算机的并行计算技术？A. 流水线技术B. 向量处理技术C. 多线程技术D. 分布式计算技术答案：D二、填空题（每题2分，共20分）1. 计算机硬件系统主要由______和______组成。
答案：中央处理器，外部设备2. 计算机的五大组成部分包括：控制器、运算器、______、______和______。
答案：存储器，输入设备，输出设备3. 计算机的数据表示方法有：二进制、八进制、十六进制等，其中计算机内部使用的是______。
答案：二进制4. 计算机的存储器层次结构包括：寄存器、高速缓存、______和______。
答案：主存储器，硬盘5. 计算机的指令分为：数据传输指令、算术运算指令、逻辑运算指令和______。
2021年郑州商学院计算机应用技术专业《计算机组成原理》科目期末试卷B(有答案)
2021年郑州商学院计算机应用技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、容量为64块的Cache采用组相联映射方式，字块大小为128个字，每4块为一组。
如果主存为4K块，且按字编址，那么主存地址和主存标记的位数分别为（）。
A.16，6B.17，6C.18，8 D .19，82、某一计算机采用主存Cache存储层次结构，主存容量有8个块，Cache容量有4个块，采取直接映射方式。
若主存块地址流为0，1，2，5，4，6，4，7，1，2，4，1，3，7，2，一开始Cache为空，此期间Cache的命中率为（）。
A.13.3%B.20%C.26.7%D.33.3%3、在C语言程序中，下列表达式中值为True的有（）。
I.123456789=（int）（float）l23456789Ⅱ.123456==（int）（float）1234561Ⅲ.123456789-（int（double）123456789A.仅I、ⅡB. 仅I、ⅢC.仅Ⅱ、ⅢD. I、Ⅱ、Ⅲ、4、假设寄存器的内容为00000000，若它等于-128，则该机器采用了（）。
A.原码B.补码C.反码D.移码5、下列为8位移码机器数[x]移，当求[-x]移时，（）将会发生溢出。
A.11111111B.00000000C.10000000D.011l1l116、下列关于多总线结构的叙述中，错误的是（）。
A.靠近CPU的总线速度较快B.存储器总线可支持突发传送方式C.总线之间需通过桥接器相连D.PCI-Expressx16采用并行传输方式7、总线的数据传输速率可按公式Q=Wf/N计算，其中Q为总线数据传输速率，W为总线数据宽度（总线位宽/8），f为总线时钟频率，N为完成一次数据传送所需的总线时钟周期个数。
若总线位宽为16位，总线时钟频率为8MHz，完成一次数据传送需2个总线时钟周期，则总线数据传输速率Q为（）。
A.16Mbit/sB.8Mbit/sC.16MB/sD.8MB/s8、指令寄存器的位数取决（）。
2021年郑州大学计算机应用技术专业《计算机组成原理》科目期末试卷B(有答案)
2021年郑州大学计算机应用技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、某机器字长32位，存储容量64MB，若按字编址，它的寻址范围是（）。
A.8MB.16MBC.16MD.8MB2、关于Cache的3种基本映射方式，下面叙述中错误的是（）。
A.Cache的地址映射有全相联、直接和多路组相联3种基本映射方式B.全相联映射方式，即主存单元与Cache单元随意对应，线路过于复杂，成本太高C.多路组相联映射是全相联映射和直接映射的一种折中方案，有利于提高命中率D.直接映射是全相联映射和组相联映射的一种折中方案，有利于提高命中率3、当定点运算发生溢出时，应（）。
A.向左规格化B.向右规格化C.舍入处理D.发出出错信息4、某计算机字长为32位，按字节编址，采用小端（Litle Endian）方式存放数据。
假定有一个double型变量，其机器数表示为1122334455667788H，存放在00008040H开始的连续存储单元中，则存储单元00008046H中存放的是（）。
A.22HB.33HC.66HD.77H5、在补码加减交替除法中，参加操作的数和商符分别是（）。
A.绝对值的补码在形成商值的过程中自动形成B.补码在形成商值的过程中自动形成C.补码由两数符号位“异或”形成D.绝对值的补码由两数符号位“异或”形成6、总线宽度与下列（）有关。
A.控制线根数B.数据线根数C.地址线根数D.以上都不对7、某机器I/O设备采用异步串行传送方式传送字符信息，字符信息格式为1位起始位、8位数据位、1位校验位和1位停止位。
若要求每秒传送640个字符，那么该设备的有效数据传输率应为（）。
A.640b/sB.640B/sC.6400B/sD.6400b/s8、已知计算机A的时钟频率为800MHz，假定某程序在计算机A上运行需要12s。
现在硬件设计人员想设计计算机B，希望该程序在B上的运行时间能缩短为8s，使用新技术后可使B的时钟频率大幅度提高，但在B上运行该程序所需要的时钟周期数为在A上的1.5倍。
2021年郑州大学计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)
2021年郑州大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、假设某指令的一个操作数采用变址寻址方式，变址寄存器中的值为007CH，地址007CH中的内容为0124H，指令中给出的形式地址为B000H，地址B000H中的内容为C000H，则该操作数的有效地址为（）。
A.B124HB.Cl24HC.B07CHD.CO7CH2、下列寻址方式中，最适合按下标顺序访问一维数组的是（）。
A.相对寻址B.寄存器寻址C.直接寻址D.变址寻址3、某机器字长为8位，采用原码表示法（其中一位为符号位），则机器数所能表示的范围是（）。
A.-127~+127B.-127~+128C.-128~+127D.-128~+1284、在C语言程序中，以下程序段最终的f值为（）。
Float f=2.5+1e10；f=f-1e10；A.2.5B.250C.0D.3.55、下列关于定点数原码一位乘算法的描述正确的是（）。
I.符号位不参加运算，根据数值位的乘法运算结果确定结果的符号位II.在原码一位乘算法过程中，所有移位均是算术移位操作Ⅲ.假设两个n位数进行原码一位乘，部分积至少需要使用n位奇存器A.II，III C.只有IIIB.只有Ⅲ D.全错6、采用指令Cache与数据Cache分离的主要目的是（）。
A.降低Cache的缺失损失B.提高Cache的命中率C.降低CPU平均访存时间D.减少指令流水线资源冲突7、某存储器容量为64KB，按字节编址，地址4000H~5FFFH为ROM区，其余为RAM 区。
若采用8K×4位的SRAM芯片进行设计，则需要该芯片的数量是（）。
A.7B.8C.14D.168、只有当程序要执行时，它才会去将源程序翻译成机器语言，而且一次只能读取、翻译并执行源程序中的一行语句，此程序称为（）。
A.目标程序B.编译程序C.解释程序D.汇编程序9、下列描述中，正确的是（）。
A.控制器能理解、解释并执行所有指令以及存储结果B.所有数据运算都在CPU的控制器中完成C.ALU可存放运算结果D.输入、输出装置以及外界的辅助存储器称为外部设备10、某同步总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。
计算机组成原理
计算机组成原理
⊙第六章中央处理器
6.1.1 中央处理器的功能与组成 (4/5)
五、CPU的组成
（1）指令部件 程序计数器(PC)、指令寄存器(IR)、指令译码器（ID）、程序状态寄存 器（PSW）和地址形成部件等。 （2）时序部件 时序部件就是用来产生各部件所需要的定时控制信号的部件。时序信号 一般由工作周期，工作节拍及工作时标脉冲三级时序信号构成。 （3）微操作控制线路 微操作是指计算机中最基本的操作；微操作控制逻辑，用来产生机器所 需的全部的微操作信号。微操作控制逻辑的作用是把操作码译码器输出 的控制电位，时序信号以及各种控制条件进行组合，按一定时间顺序产 生并发出一系列微操作控制信号，以完成指令规定的全部操作。 （4）中断控制逻辑 中断控制逻辑用来控制中断处理的硬件逻辑。
中央处理器的总体结构 指令的执行与时序产生器 微程序设计技术和微程序控制器 硬布线控制器与门陈列控制器
2013年8月3日
第5页
计算机组成原理
⊙第六章中央处理器
教学过程
6.1 中央处理器的总体结构 6.2 指令的执行与时序产生器 6.3 微程序设计技术与微程序控制器 6.4 硬布线控制器与门阵列控制器 6.5 CPU新技术
R0..R3,S,D,T
图6-3 模型计算机框图
2013年8月3日 第25页
计算机组成原理
⊙第六章中央处理器
6.2.1 指令周期 (11/18)
三、微操作序列 （1）“从主存中取出一个字”的微操作序列 ①R1out，0X，0Y，RY，ADD，Zin （把有效地址送入暂存器Z。） ②Zout，MARin，READ （将总线地址送入MAR，并发送读命令READ。） ③WMFC （控制器等待存储器发来的操作完成信号MFC。） ④MDRout，0X，Xin，0Y，ADD，Zin （控制器收到MFC后，将MDR中已读的代码送暂存器Z。） ⑤Zout，R2in （将取得的数据装入R2寄存器中。）
郑州大学计算机组成原理试卷
郑州大学计算机组成原理试卷郑州大学计算机组成原理课程试题（A卷）一、填空题：（每空1 分，共20 分）1. 第3代计算机的逻辑器件，采用的是___________。
以8086微处理器为CPU的微机是___________位的微计算机。
2. 对于码值FFH（单符号位，此处H代表16进制），若该编码表示真值127，则为_______码；若该编码表示真值-1（负数：-1），则为_______码。
3. 字符“A”的ASCII码为41H（16进制表示），若采用奇校验，则字符“F”的校验位是___________。
4. 若[X1]原=1110B，[X2]反=1110B，[X3]补=1110B，[X4]移=1110B，（均是单符号位，此处B 代表二进制）则在X1，X2，X3，X4中最小的是____________。
5. 在Cache容量相等的情况下，直接映像方式比组映像方式的命中率__________..6. 硬布线控制器中，时序信号采用________________三级体制；在微程序控制器中，一般采用________________二级体制。
7. RISC的三个基本要素是：一个有限的简单的指令集；CPU配备大量的通用寄存器；____________________。
8. 在下列常用术语后面，写出相应的中文名称：CISC________________________、BCD_______________________、DMA________________________、ROM_______________________。
9. CPU的基本功能包括四个方面：指令控制、____________________、_________________________、_________________________。
10. 某总线在一个总线周期中并行传送32位数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，则总线带宽是_________________________。
(完整word版)计算机组成原理期末试题及答案
第一章计算机系统概论计算机的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。
早起将运算器和控制器合在一起称为CPU（中央处理器）。
目前的CPU包含了存储器，因此称为中央处理器。
存储程序并按地址顺序执行，这是冯·诺依曼型计算机的工作原理，也是CPU自动工作的关键。
计算机系统是一个有硬件、软件组成的多级层次结构，它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。
习题：4冯·诺依曼型计算机的主要设计思想是什么？它包括那些主要组成部分？主要设计思想是：存储程序通用电子计算机方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备5什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？存储器所有存储单元的总数称为存储器的存储容量。
每个存储单元都有编号，称为单元地址。
如果某字代表要处理的数据，称为数据字。
如果某字为一条指令，称为指令字7指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序第二章运算方法和运算器按对阶操作。
直接使用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。
为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。
1第三章 内部存储器CPU 能直接访问内存（cache 、主存）双端口存储器和多模块交叉存储器属于并行存储器结构。
cache 是一种高速缓冲存储器，是为了解决CPU 和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级cache 体系，指令cache 与数据cache 分设体系。
要求cache 的命中率接近于1适度地兼顾了二者的优点又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。
习题： 1设有一个具有20位地址和32位字长的存储器，问：（1）该存储器能存储多少个字节的信息？（2）如果存储器由512K ×8位SRAM 芯片组成，需要多少片；（3）需要多少位地址做芯片选择？(1)字节M 4832*220= (2)片84*28*51232*1024==K K (3)1位地址作芯片选择 2 已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问：（1） 若每个内存条16M ×64位，共需几个内存条？（2）每个内存条共有多少DRAM 芯片？ （3）主存共需多少DRAM 芯片？CPU 如何选择各内存条？(1). 共需模块板数为m ：m=÷2^24=4(块)(2). 每个模块板内有DRAM 芯片数为32 (片)(3) 主存共需DRAM 芯片为：4*32=128 (片)每个模块板有32片DRAM 芯片，容量为16M ×64位，需24根地址线(A23~A0) 完成模块板内存储单元寻址。
2022年郑州大学计算机科学与技术专业《计算机组成原理》科目期末试卷A(有答案)
2022年郑州大学计算机科学与技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、若单译码方式的地址输入线为6，则译码输出线有（）根，那么双译码方式有输出线（）根。
A.64，16B.64，32C.32，16D.16，642、主存储器主要性能指标有（）。
1.存储周期Ⅱ.存储容量Ⅲ.存取时间Ⅳ.存储器带宽A.I、IⅡB.I、IⅡ、IVC. I、Ⅲ、lVD.全部都是3、用海明码对长度为8位的数据进行检/纠错时，若能纠正一位错，则校验位数至少为（）。
A.2B.3C.4D.54、下列编码中，能检测出所有长度小于或等于校验位（检测位）长度的突发错的校验码是（）。
A.循环冗余校验码B.海明码C.奇校验码D.偶校验码5、并行加法器中，每位全和的形成除与本位相加两数数值位有关外，还与（）有A.低位数值大小B.低位数的全和C.高位数值大小D.低位数送来的进位6、总线宽度与下列（）有关。
A.控制线根数B.数据线根数C.地址线根数D.以上都不对7、下列关于总线设计的叙述中，错误的是（）。
A.并行总线传输比串行总线传输速度快B.采用信号线复用技术可减少信号线数量C.采用突发传输方式可提高总线数据传输率D.采用分离事务通信方式可提高总线利用率8、假定机器M的时钟频率为200MHz，程序P在机器M上的执行时间为12s。
对P优化时，将其所有乘4指令都换成了一条左移两位的指令，得到优化后的程序P。
若在M上乘法指令的CPl为102，左移指令的CPl为z，P的执行时间是P”执行时间的1.2倍，则P中的乘法指令条数为（）。
A.200万B.400万C.800万D.1600万9、冯·诺依曼型计算机的设计思想主要有（）。
1.存储程序Ⅱ.二进制表示Ⅲ.微程序方式Ⅳ.局部性原理A. I，ⅢB.Ⅱ，ⅢC.IⅡ，IⅣD.I，IⅡ10、下列选项中，用于提高RAID可靠性的措施有（）。
I.磁盘镜像II.条带化III.奇偶校验IV.增加Cache机制A.仅I，IIB.仅I，IIIC.仅I，III，IVD.仅II.、III，IV11、若磁盘转速为7200r/min，平均寻道时间为8ms，每个磁道包含1000个扇区，则访问一个扇区的平均存取时间大约是（）。