集成电路实验4指导书
模拟集成电路实验实验四报告
单级电流源负载共源放大器设计集成电路设计与分析实验B（四）一、实验目的1.熟练掌握使用Cadence Virtuoso ADE5.1.41软件进行原理图的编辑2.使用器件设计参数表格的数据进行电路设计3.掌握电流源负载的共源放大器的设计方法二、实验软件：Cadence IC Virtuoso ADE 5.1.41三、实验要求：实验前请做好预习工作，实验后请做好练习，较熟练地使用Virtuoso软件对原理图进行编辑并熟练掌握常用的几种低频模拟电路的分析方法。
华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University）1单级电流源负载共源放大器设计华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University ）2 第一部分 单级共源放大器设计已知：VDD=3.3V ， I=100uA 要求：Av>30dB , 输出摆幅>2V1.1 单级共源放大器设计一、参数估算1.根据输出摆幅的要求，分配NMOS 和PMOS 的过驱动电压，电路如图1所示，1.30.35,0.5onN onP onP V V V V V V +<⇒==onN 可以取V2.估算共源放大器增益111211(||)()()v mN oN oP G thN n p onN n p I A g r r V V I V λλλλ===-++由此可知，电流源负载的共源放大器小信号增益只和过驱动电压和放大级的沟道长度调制系数有关，选择合理的过驱动电压和沟道长度调制系数使其满足设计要求。
选择的输入管的过驱动电压为0.35V ，L 取1um 时即可满足设计要求。
2.估算静态工作电压：共源放大器的输入电压0.350.350.550.9G thN V V =+=+=3.30.50.75 2.05Vbp =--=单级电流源负载共源放大器设计华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University ）3 输出节点的静态工作点(0.35 2.8)/2 1.575+= 3.验证增益是否满足设计要求：查表1.2可知，此时NMOS 的0.03n λ=，PMOS 0.11p λ=2200/0.35571/mN onNIg uA V uA V V === 11171.4()(0.030.11)100out n p D R k I V uAλλ-===Ω++⨯ 571/71.440.7v m out A g R uA V k ==⨯Ω=4.估算器件宽长比，查表1可知：92,43n p K K ==221(/)/()100/(920.35)8.8799/1MN n onN W L I K V u u =⨯=⨯=≈=221(/)/()100/(430.5)9.39.59.5/1MP p onP W L I K V u u =⨯=⨯=≈=二、仿真验证：1.静态工作点仿真结果如图所示，仿真结果显示单级电流源负载共源放大器设计华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University ）4 2．输出电压摆幅仿真结果如图所示：设置仿真时不需要从0扫到VDD ，只需要在静态工作点附近3.跨导m GSdIg dV，所以可以先扫描出I-VG 曲线然后在Tools 中选择Calculator …工具（计算器）点击wave 然后在显示的波形中选择你需要进行数学处理的曲线，如 选择后计算器中会有显示如本例中（IS(“M0/D ””/home/hww/…”)）接着对该曲线进行处理，需要对其微分，在计算器中Special Functions 下拉菜单中选择Deriv单级电流源负载共源放大器设计华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University ）5 选择完成后，最终需要将其显示出来： 在ADE 中OUTPUTs 选择Setup …选择Get Expression选择OK 后，该波形将进行数学处理显示出来： 点击Plot Outputs 将显示处理完的波形，如下所示：输入为900mV 时跨导约为320uA/V 。
集成电路设计与制造技术作业指导书
集成电路设计与制造技术作业指导书第1章集成电路设计基础 (3)1.1 集成电路概述 (3)1.1.1 集成电路的定义与分类 (3)1.1.2 集成电路的发展历程 (3)1.2 集成电路设计流程 (4)1.2.1 设计需求分析 (4)1.2.2 设计方案制定 (4)1.2.3 电路设计与仿真 (4)1.2.4 布局与布线 (4)1.2.5 版图绘制与验证 (4)1.2.6 生产与测试 (4)1.3 设计规范与工艺限制 (4)1.3.1 设计规范 (4)1.3.2 工艺限制 (4)第2章基本晶体管与MOSFET理论 (5)2.1 双极型晶体管 (5)2.1.1 结构与工作原理 (5)2.1.2 基本特性 (5)2.1.3 基本应用 (5)2.2 MOSFET晶体管 (5)2.2.1 结构与工作原理 (5)2.2.2 基本特性 (5)2.2.3 基本应用 (5)2.3 晶体管的小信号模型 (5)2.3.1 BJT小信号模型 (6)2.3.2 MOSFET小信号模型 (6)2.3.3 小信号模型的应用 (6)第3章数字集成电路设计 (6)3.1 逻辑门设计 (6)3.1.1 基本逻辑门 (6)3.1.2 复合逻辑门 (6)3.1.3 传输门 (6)3.2 组合逻辑电路设计 (6)3.2.1 组合逻辑电路概述 (6)3.2.2 编码器与译码器 (6)3.2.3 多路选择器与多路分配器 (6)3.2.4 算术逻辑单元（ALU） (7)3.3 时序逻辑电路设计 (7)3.3.1 时序逻辑电路概述 (7)3.3.2 触发器 (7)3.3.3 计数器 (7)3.3.5 数字时钟管理电路 (7)第4章集成电路模拟设计 (7)4.1 放大器设计 (7)4.1.1 放大器原理 (7)4.1.2 放大器电路拓扑 (7)4.1.3 放大器设计方法 (8)4.1.4 放大器设计实例 (8)4.2 滤波器设计 (8)4.2.1 滤波器原理 (8)4.2.2 滤波器电路拓扑 (8)4.2.3 滤波器设计方法 (8)4.2.4 滤波器设计实例 (8)4.3 模拟集成电路设计实例 (8)4.3.1 集成运算放大器设计 (8)4.3.2 集成电压比较器设计 (8)4.3.3 集成模拟开关设计 (8)4.3.4 集成模拟信号处理电路设计 (8)第5章集成电路制造工艺 (9)5.1 制造工艺概述 (9)5.2 光刻工艺 (9)5.3 蚀刻工艺与清洗技术 (9)第6章硅衬底制备技术 (10)6.1 硅材料的制备 (10)6.1.1 硅的提取与净化 (10)6.1.2 高纯硅的制备 (10)6.2 外延生长技术 (10)6.2.1 外延生长原理 (10)6.2.2 外延生长设备与工艺 (10)6.2.3 外延生长硅衬底的应用 (10)6.3 硅片加工技术 (10)6.3.1 硅片切割技术 (10)6.3.2 硅片研磨与抛光技术 (10)6.3.3 硅片清洗与检验 (10)6.3.4 硅片加工技术的发展趋势 (11)第7章集成电路中的互连技术 (11)7.1 金属互连 (11)7.1.1 金属互连的基本原理 (11)7.1.2 金属互连的制备工艺 (11)7.1.3 金属互连的功能评价 (11)7.2 多层互连技术 (11)7.2.1 多层互连的原理与结构 (11)7.2.2 多层互连的制备工艺 (11)7.2.3 多层互连技术的挑战与发展 (11)7.3.1 铜互连技术 (12)7.3.2 低电阻率金属互连技术 (12)7.3.3 低电阻互连技术的发展趋势 (12)第8章集成电路封装与测试 (12)8.1 封装技术概述 (12)8.1.1 封装技术发展 (12)8.1.2 封装技术分类 (12)8.2 常见封装类型 (12)8.2.1 DIP封装 (12)8.2.2 QFP封装 (13)8.2.3 BGA封装 (13)8.3 集成电路测试方法 (13)8.3.1 功能测试 (13)8.3.2 参数测试 (13)8.3.3 可靠性测试 (13)8.3.4 系统级测试 (13)第9章集成电路可靠性分析 (13)9.1 失效机制 (13)9.2 热可靠性分析 (14)9.3 电可靠性分析 (14)第10章集成电路发展趋势与展望 (14)10.1 先进工艺技术 (14)10.2 封装技术的创新与发展 (14)10.3 集成电路设计方法学的进展 (15)10.4 未来集成电路的发展趋势与挑战 (15)第1章集成电路设计基础1.1 集成电路概述1.1.1 集成电路的定义与分类集成电路（Integrated Circuit，IC）是指在一个半导体衬底上，采用一定的工艺技术，将一个或多个电子电路的组成部分集成在一起，以实现电子器件和电路的功能。
实验4基本逻辑门电路参数测试
实验4基本逻辑门电路参数测试（学生用指导书）实验项目名称：基本逻辑门电路参数测试实验学时：2实验要求：必做实验类型：操作型要求：通过对74LS20芯片的低电平输出电源电流I CCL、高电平输出电源电流I CCH、低电平输入电流I iL、高电平输入电流I iH等电参数的测量，掌握主要参数的测试方法；掌握TTL 器件的使用规则；熟悉数字电路实验装置的结构，基本功能和使用方法。
重点：逻辑门电路参数测试方法。
难点：直流数字电压表、直流毫安表等工具的使用；元件参数测量。
一、实验目的1、掌握TTL集成与非门的逻辑功能和主要参数的测试方法；2、掌握TTL器件的使用规则；3、进一步熟悉数字电路实验装置的结构，基本功能和使用方法。
二、实验原理本实验采用四输入双与非门74LS20，即在一块集成块内含有两个互相独立的与非门，每个与非门有四个输入端。
其逻辑框图、符号及引脚排列如图4.1 74LS20逻辑框图、逻辑符号及引脚排列图 (a)、(b)、(c)所示。
(b)74LS20逻辑符号（a）74LS20逻辑框图(c) 74LS20引脚排列图4.1 74LS20逻辑框图、逻辑符号及引脚排列图1、与非门的逻辑功能与非门的逻辑功能是：当输入端中有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部为高电平时，输出端才是低电平（即有“0”得“1”，全“1”得“0”。
）其逻辑表达式为:2、TTL与非门的主要参数(1)低电平输出电源电流I CCL和高电平输出电源电流I CCH与非门处于不同的工作状态，电源提供的电流是不同的。
I CCL是指所有输入端悬空，输出端空载时，电源提供器件的电流。
I CCH是指输出端空截，每个门各有一个以上的输入端接地，其余输入端悬空，电源提供给器件的电流。
通常I CCL＞I CCH，它们的大小标志着器件静态功耗的大小。
器件的最大功耗为P CCL＝V CC*I CCL。
手册中提供的电源电流和功耗值是指整个器件总的电源电流和总的功耗。
模拟集成电路设计原理实验指导书
非理想对称差动放大器的设计与仿真 实验目的：（1）熟悉PSPICE 软件的使用方法；（2）运用PSPICE 软件对非理想差动放大器进行设计与仿真；实验内容：1 电路参数设置已知参数指标: K R C 51=，K R C 5.52=，,1001=F β,1102=F βA S 151105-⨯=I ，A S 152105.5-⨯=I , 3Q ,4Q 的100=F β, I A S 15105-⨯=。
晶体管的选择:根据分析，选用元件库中的晶体管Q2N2222和Ｑ2N3904。
输入电压的选择:根据分析，选用元件库中的VDC ，VSIN ，VSRC ，VSTIM 。
输入电阻的选择:根据分析，选用元件库中的Rbreak ，R 。
2 电路的直流分析的部分输出图1 设计电路图如上图1，差动放大电路中输入交流电压为1V ，-1V .在差动晶体管中由于配对晶体管参数失配和集电极负载电阻C R 失配使差动放大电路的性能变差，主要表现为：当输入加差模信号时输出会产生共模分量，当输入加共模信号时会产生差模分量.如果下一级也是差动放大电路，这种差模输入－共模输出或共模输入－差模输出的转换对整个放大电路的性能将产生十分不利的影响。
以下通过电路来分析讨论这一问题。
图2 差分放大电路直流工作点各个晶体管直流工作点见附录2，其上半部分为三极管的直流偏置情况。
IC 行列出了四个晶体管的工作电流分别为10.405CQ I MA =,20.444CQ I MA =, 30.861CQ I MA =,40.983CQ I MA =。
而IB,VBE,VBCVCE 为三极管的其他直流工作点参数。
图3 直流传输特性图3是当输入信号V1由0.125+变化时，输出电压V01和V02的变--0.125化曲线。
利用直流扫描分析可以清楚地看到直流传输特性，为分析电路直流工作状态提供方便。
3 交流小信号分析图4 差模输出曲线如上图为输入差模信号时输出电压曲线。
集成电路分析与设计实验指导书
集成电路分析与设计实验指导书电子科学与技术实验中心2015.2本课程实验分为数字集成电路设计实验与全定制设计实验两部分。
实验1—4为基于Cadence的数字集成电路设计实验部分，主要内容为通过一个简单数字低通滤波器的设计、综合、仿真，让学生熟悉数字集成电路前段实际设计流程，以培养学生实际设计集成电路的能力。
具体为：实验1Matlab 实现数字低通滤波器算法设计。
实验2Linux 环境下基本操作。
实验 3 RTL Compiler 对数字低通滤波器电路的综合。
实验4NC 对数字低通滤波器电路的仿真。
其中，实验 1 主要目的是为了展示算法分析的方法和重要性。
使用Matlab 实现数字滤波器的算法设计和HDL 代码生成。
由于Matlab 工具可以在Windows 环境下工作，而其他集成电路EDA 工具均需要在linux 下工作，故建议本实验在课堂演示和讲述，学生课下练习。
实验2 的主要目的是学习linux 下的基本操作。
包括目录管理、文件管理、文件编辑以及文件压缩等在使用集成电路EDA 工具时所需要的操作。
本实验是实验3 和实验4 的基础，建议在实验室完成。
实验3 的主要目的是学习综合工具RTL Compiler 的使用。
其中包括RTL Compiler 命令行模式启动，设计读入，IP 库引入，设计约束设定，设计综合，综合结果报表及分析，综合结果输出等完整综合过程。
通过实验学习利用综合工具对设计（本实验中为数字滤波器）时序、面积、功耗的权衡及优化。
实验 4 的主要目的是学习仿真工具NClaunch 的使用。
主要完成目标滤波器功能仿真（RTL 级，即仿真HDL 代码）、综合后仿真（门级，即仿真门级网表，由sdf 文件反标电路延迟信息）。
通过实验学习数字电路的仿真方法。
实验5—6为基于Empyrean的全定制集成电路设计实验。
实验5为基础设计实验，以反相器设计为例学习由电路设计——仿真——版图设计——电路与版图一致性验证的整个全定制集成电路设计流程。
百科融创EDAIV实验指导书
目录目录.............................................................................. 第一部分 EDA（CPLD/FPGA）技术概述.. 0第三部分 QUARTUSII 开发工具的基本操作 (14)第四部分：基础实验 (30)【实验01】组合电路 (30)【实验02】扫描显示电路实验 (35)【实验03】七人表决器 (38)【实验04】格雷码变换 (39)【实验05】四位全加器 (41)【实验06】多路选择器 (43)【实验07】四位并行乘法器 (44)【实验08】设计基本触发器 (45)【实验09】触发器功能模拟 (47)【实验10】设计74LS169计数器功能模块 (50)【实验11】步长可变的加减计数器 (52)【实验12】计数器及时序电路 (53)【实验13】数控分频器 (58)【实验14】可控脉冲发生器 (62)【实验15】正负脉宽数控调制信号发生器 (64)【实验16】四位并行流水乘法器 (65)第五部分：综合实验 (67)【实验01】矩阵键盘控制接口设计实验 (67)【实验02】电子色子游戏机设计实验 (70)【实验03】数字时钟设计实验 (72)【实验04】秒表设计实验 (75)【实验05】VGA显示接口设计实验（VGA彩条信号发生器） (78)【实验06】PS/2键盘接口设计实验 (81)【实验07】16×16点阵汉字显示设计实验 (84)【实验08】液晶显示与应用设计实验 (87)【实验09】串行AD数据采集与显示设计实验 (89)【实验10】数字电压表设计实验（并行AD数据采集与显示） (91)【实验11】简易函数信号发生器设计实验(并行DA转换) (94)【实验12】波形发生与扫频信号发生器设计实验（串行DA） (96)【实验13】硬件电子琴电路设计实验 (99)【实验14】乐曲自动演奏与硬件电子琴设计实验 (102)附录 I——核心板硬件资源连接 (104)第一部分 EDA（CPLD/FPGA）技术概述电子设计自动化（EDA）技术是以计算机科学和微电子技术发展为先导，汇集了计算机图形学、拓扑逻辑学、微电子工艺与结构、计算数学等多种计算机应用学科的最新技术成果，在先进的计算机工作平台上开发出来的一整套电子系统设计的软件工具。
集成运算电路实验指导书
实验五集成运算电路一、实验目的应用集成运算放大器分别组成比例、加法和积分运算电路，并验证其运算功能。
二、实验器材1．1台编号为RTMD－4 的模拟电路实验箱2．1块编号为UT70A 的数字万用表3．1台编号为SS-7802A 的双踪示波器4．1台编号为GFG-8255A 的函数信号发生器5．1块编号为LM358 的集成块三、实验内容1．反相比例运算2．同相比例运算3．反相加法运算4．反相积分运算四、实验原理集成运算放大器是一种具有高开环电压放大倍数的直接耦合多级放大电路，当在其外部接入由不同的线性或非线性元、器件组成的输入和负反馈电路时，可以在输入信号与输出信号之间灵活地实现各种特定的函数运算关系。
运算放大器应用在信号的运算方面，可以组成比例、加法、积分等模拟信号运算电路。
图7－1反相比例运算电路原理图图7－2同相比例运算电路原理图图7－3 反相加法运算电路原理图 图7－4 反相积分运算电路原理图五、实验过程1. 实验准备(a) 熟悉编号为LM358 的集成块： LM358内部含有两个运算放大器，其管脚定义如图7－5所示， 第8号管脚是正电源管脚，应连接 +10V 电源；第4 号管脚是负电源管脚，应连接 －10V 电源。
(b) 为了方便电路连线，对原理图中每个信号均进行管脚编号。
例如：在图7－1中，输出信号U o 的编号为1，表示 U o 对应集成块LM358的第1号管脚。
(c) 打开模拟电路实验箱的盖子，接好实验箱的电源线，断开电源开关，在实验箱上放好集成运算电路扩展面板，在扩展面板上配好1片LM358 。
+U CCU OU +–U –图7－5 双运算放大器 LM358 的管脚图2. 反相比例运算的实验过程（1）按照图7－1连线(a) 在图7—1中，用到了1个运算放大器，需要1片编号为LM358的集成块，用导线将LM358的第8 管脚和+10 V 电源相连，第4 管脚和－10 V 电源相连，再用导线将实验箱的地线与实验电路板的地线相连，做到共地连接。
《集成电路设计实践》指导书(精)
《集成电路设计实践》指导书一、设计目的与要求1、全面掌握《半导体集成电路》、《集成电路工艺原理》与《集成电路设计技术》等课程的内容,加深对 CMOS 集成电路的设计及其制造工艺的理解,学会利用专业理论知识,实现半定制集成电路设计。
2、学会利用 Tanner 软件完成给定功能的集成电路原理设计与特性模拟,按版图规则完成版图设计, 并确定相应的制造工艺流程; 掌握版图布局规划、单元设计和布线规划的知识。
3、培养学生独立分析和设计的在综合实践能力。
4、培养学生的创新意识、严肃认真的治学态度和求真务实的工作作风。
二、设计任务要求根据给定集成电路的功能要求, 确定设计方法和电路基本单元类型, 完成逻辑电路原理设计,模拟分析电路特性,根据版图规则完成光刻版图设计,确定工艺流程,完成版图参数提取与 LVS 分析。
具体设计任务详见《集成电路设计实践任务书》。
三、基本格式规范要求1、设计报告可采用统一规范的稿纸书写,也可以用 16k 纸按照撰写规范单面打印,并装订成册(顶部装订。
内容包括:1 封面(包括题目、院系、专业班级、学生学号、学生姓名、指导教师姓名、职称、起止时间等2 报告正文(即设计过程说明书2、封面格式(第一页2、正文格式 *版图信息表格电路单元类型晶体管数目版图尺寸(不含 PAD版图尺寸(含 PAD设计结构 (层次化 or Flatten备注四、考核考核方法与评分标准按以下三个方面要求 (评分标准按 5分制或百分制记, 总分 5分制 : 1、设计报告(30分 ,分值分布参考如下:1 电路设计方案 (5分2 电路特性仿真及分析(5分3 版图布局及单元设计、工艺流程图(15分 ;4 总结、设计汇总(5分。
2、验收答辩、特性模拟结果、版图检查与回答问题(60分。
3、平时考勤和答疑时的提问情况(10分。
附录:一、0.35μm CMOS工艺版图设计规则说明Tanner 软件使用简介 Tanner 软件含 Ledit 版图编辑工具、Sedit 原理图编辑工具和 Tspice 电路特性模拟工具，LVS 版图原理图验证工具和版图参数提取工具都在 Ledit 文件夹中。
TPE-GP4高频4综合实验箱指导书(天大)
TPE-GP4高频4综合实验箱指导书(天大)集成电路(压控振荡器)构成的频率调制器于I0为恒流源，V7线性斜升，升至VSP时V0跳变为高电平，V0高电平时控制S2闭合，S1断开，恒流源I0全部流入A支路，即I6=I0，于电流转发器的特性，B支路电流I7应等于I6，所以I7=I0，该电流C放电电流提供，因此V7线性斜降，V7降至VSM时V0跳变为低电平,如此周而复始循环下去，I7及V0波形如图9-2。
566输出的方波及三角波的载波频率(或称中心频率)可用外加电阻R和外加电容C来确定。
f(V8V5)RCV8(Hz)其中: R 为时基电阻 C 为时基电容V8 是566管脚⑧至地的电压V5 是566管脚⑤至地的电压五、实验内容及步骤图2实验电路见图3+5V-5VC1201L1201GNDGNDGNDU1201-8P1211C1204P1210U120 1-12200P12JP1201SW1201R1207R1208C1203U1201-1L1203GN DMP1201P1201OUT1P1202OUT2MP1202MP1234566U1XX765R120 1R1203Rp12 图3 566构成的调频器321 40集成电路(压控振荡器)构成的频率调制器1. 按图接线，观察R、C1204对频率的影响(其中R=R1203+RP1201)1）短接JP1201,将C1204接入566管脚⑦，短接JP1202的1-2端，使RP1202及C1205接至566管脚⑤；接通电源(±5V)。
2）调Rp1202，使566⑤脚电压V5=，将频率计接至M1201，改变RP1201, 观察方波输出信号频率，记录当R为最大和最小值时的输出频率。
当R分别为Rmax和Rmin及C1=2200时，计算这二种情况下的频率，并与实际测量值进行比较。
用双踪示波器观察并记录R=Rmin时方波及三角波的输出波形。
2. 观察输入电压对输出频率的影响1）直流电压控制：先调RP1201至最大，然后改变RP1202调整输入电压，测当V5在～变化时输出频率f 的变化，V5按递增。
厚膜集成电路制备工艺-实验指导书
厚膜集成电路制备工艺一、实验目的1．了解厚膜集成电路的制备方法和流程。
2．掌握选择制备厚膜电路所需的仪器、基片、浆料、丝网等材料的思路和方法。
3. 掌握厚膜电路制备过程中关键工艺的主要参数。
4. 了解厚膜集成电路的特点和应用。
二、实验器材RSK3007Z网带式烧结炉，HGL600红外干燥炉，精密丝网印刷机，丝网，浆料，基片，刮刀。
三、实验说明1．干燥炉设置网带速度为220mm/min,炉温150℃。
2．烧结炉网带速度为120mm/min。
进口气幕和出口气幕为25L/min，进气一为30L/min，进气二为40L/min,排气为15L/min。
各温区温度根据所选浆料的烧结曲线设置。
四、实验内容和步骤1.准备试验材料，包括基片、浆料、丝网等。
2.固定对准。
将制作好的丝网装入丝网印刷机，固定。
打开真空泵，将陶瓷基片用镊子放到丝网印刷机平台中央，使之于平台吸合。
放下丝网到水平位置，调节平台高度使基片与丝网刚好接触，调节平台水平位置使丝网图形与基片精确对准，用紧固螺钉固定平台。
3.丝网印刷。
取适量电阻浆料放在丝网一端，用刮板将浆料刮过丝网图形。
注意用力适当，速度均匀，保证印出的图形完整，厚度均匀。
将印好的基片取下，水平放置约5分钟，使图形流平。
4.干燥。
将印刷有浆料图形的基片放入干燥炉干燥。
注意调节干燥的温度为150℃，时间约10min。
5.烧结。
将干燥后冷却的基片放入烧结炉，烧结过程中需要设置烧结温度为800℃，带速设置为100mm/min。
五、实验报告要求1．小结实验心得体会。
2．回答思考题a)基片的功能是什么？有哪些基本要求？b)浆料的基本成分有哪些？c)厚膜电路相对PCB电路和半导体集成电路有哪些特点？列举典型应用。
d)根据实验步骤考虑多层厚膜电路的制造流程和方法。
e)和基本的厚膜工艺相比，共烧陶瓷工艺有什么特点，简述基本方法和流程。
集成电路工艺基础_实验指导书
实验指导书教学单位：电子信息学院课程名称：集成电路工艺基础面向专业：电子科学与技术电子科技大学中山学院2013年9月实验指导书实验名称：实验一使用ATHENA软件仿真MOS管工艺学时安排：4学时实验类别：综合性实验要求：必做￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣一、实验目的和任务随着IT产业的迅猛发展，微电子集成电路在通讯、计算机及其他消费类电子产品中的重要地位日益突出，而IC的生产和设计技术水平是决定IC芯片性能的两大要素。
本实验是IC生产中工艺设计的利用计算机辅助仿真的环节，是基于微电子技术应用背景和《集成电路工艺基础》课程设置及其特点而设置的。
其目的在于：通过本实验使学生能基本掌握IC工艺的通用流程，熟悉各单项工艺的基础知识；学习并掌握国际流行的工艺仿真软件A THENA的使用方法，加深对课程知识的认识。
二、实验原理介绍ATHENA是Silvaco公司开发的一种很优秀的半导体工艺模拟软件，最大的特点是可用于任何个人计算机(PC机)。
Silvaco拥有包括芯片厂、晶圆厂、IC设计企业、IC材料业者、ASIC业者、大学和研究中心等在内的庞大的国内外用户群。
许多世界知名Foundry包括台积电、联电、Jazz和X-FAB都和Silvaco 有PDK的合作。
ATHENA是Silvaco TCAD中的工艺仿真组件，除此之外，这些组件还包括交互式工具DeckBuild和Tonyplot，器件仿真工具ATLAS和器件编辑器DevEdit。
三、实验设备介绍1.工作站或微机终端一台2.局域网3.ATHENA仿真软件 1套四、实验内容和步骤1. 仿真流程DeckBuild是一个交互式、图形化的实时运行环境，在工艺和器件仿真中作为仿真平台。
DeckBuild 有仿真输入和编辑的窗口，也有仿真输出和控制的窗口。
实验中所用软件为绿色版，在目录\Silvaco\lib\Deckbuild\3.0.1.R\x86-NT中直接运行Deckbld.exe即可。
专用集成电路试验指导书-32页word资料
实验一EDA软件实验实验性质：验证性实验级别：必做开课单位：信息与通信工程学院通信工程系学时：4学时一、实验目的：1、了解Xilinx ISE 6.2软件的功能。
2、掌握Xilinx ISE 6.2的VHDL输入方法。
3、掌握Xilinx ISE 6.2的原理图文件输入和元件库的调用方法。
4、掌握Xilinx ISE 6.2软件元件的生成方法和调用方法。
5、掌握Xilinx ISE 6.2编译、功能仿真和时序仿真。
6、掌握Xilinx ISE 6.2原理图设计、管脚分配、综合与实现、数据流下载方法。
7、了解所编电路器件资源的消耗情况。
二、实验器材：计算机、Quartus II软件或xilinx ISE三、实验内容：1、本实验以三线八线译码器（LS74138）为例，在Xilinx ISE 6.2软件平台上完成设计电路的VHDL文本输入、语法检查、编译、仿真、管脚分配和编程下载等操作。
下载芯片选择Xilinx公司的CoolRunner II系列XC2C256-7PQ208作为目标仿真芯片。
2、用1中所设计的的三线八线译码器（LS74138）生成一个LS74138元件，在Xilinx ISE 6.2软件原理图设计平台上完成LS74138元件的调用，用原理图的方法设计三线八线译码器（LS74138），实现编译，仿真，管脚分配和编程下载等操作。
四、实验步骤：4.1 Xilinx ISE 6.2环境1、三线八线译码器（74LS138）VHDL电路设计（1）、三线八线译码器（74LS138）的VHDL源程序的输入打开Xilinx ISE 6.2编程环境软件Project Navigator，执行“file”菜单中的【New Project】命令，为三线八线译码器（74LS138）建立设计项目。
项目名称【Project Name】为“Shiyan”,工程建立路径为“C:\Xilinx\bin\Shiyan”，其中“顶层模块类型（Top-Level Module Type）”为硬件描述语言（HDL），如图1所示。
《集成电路测试》 实验指导书
《集成电路测试》实验指导书南通大学集成电路重点实验室2009年6月实验一 测试图形生成及验证一、实验目的熟悉对被测电路给定故障生成测试图形的过程，掌握异或法和D 算法的具体运用。
二、实验原理参考教材P74 4.2.1 异或法， P82 4.4 D 算法三、实验内容abcd(1) 用异或法对5/0故障生成测试图形；(2) 用D 算法对6/0故障生成测试图形；(3) 对以上所产生的测试图形进行验证；（在Quartus II 中进行验证）四、实验报告写出测试图形生成的具体过程，给出整个实验的原理图和运行结果，分析实验结果的正确性。
f实验二伪随机序列生成一、实验目的了解随机测试和伪随机测试的基本概念；掌握LFSR的基本结构和M序列的基本特性。
二、实验原理基于故障的确定性测试方法是指用专门的算法对给定的故障生成测试图形，优点是生成的测试图形长度短，但生成过程比较复杂，测试施加比较困难。
由微处理器的测试软件算法或者专用的测试电路可容易生成随机的或伪随机的测试图形，并具有较高的故障覆盖率，因此在集成电路测试中得以广泛应用。
如果一个序列，一方面它是可以预先确定的，并且是可以重复地生产和复制的；一方面它又具有某种随机序列的随机特性（即统计特性），我们便称这种序列为伪随机序列。
因此可以说，伪随机序列是具有某种随机特性的确定的序列。
它们是由移位寄存器产生确定序列，然而他们却具有某种随机序列的随机特性。
因为同样具有随机特性，无法从一个已经产生的序列的特性中判断是真随机序列还是伪随机序列，只能根据序列的产生办法来判断。
伪随机序列系列具有良好的随机性和接近于白噪声的相关函数，并且有预先的可确定性和可重复性。
伪随机序列的电路为一个反馈移位寄存器，它可分为线性反馈移位寄存器（简称LFSR 计数器）和非线性反馈移位寄存器，由线性反馈移位寄存器（LFSR）产生的周期最长的二进制数字序列称为最大长度线性反馈移位寄存器序列，通常简称为M序列。
集成电路原理实验指导书
电子科技大学微电子与固体电子学院实验指导书课程名称：集成电路原理电子科技大学教务处制表实验一集成运算放大器参数的测试一、实验目的与意义运算放大器是一种直接耦合的高增益放大器，在外接不同反馈网络后，就组成不同的运算功能。
运算放大器除了可对输入信号进行加、减、乘、除、微分、等数学运算外，还在自动控制、测量技术、仪器仪表等各个领域得到广泛应用。
为了更好地使用运算放大器，必须对它的各种参数有一个较为全面的了解。
运算放大器结构十分复杂，参数很多，测试方法各异，需要分别进行测量。
本实验正是基于如上的技术应用背景和《集成电路原理与设计》课程设置及其特点而设置，目的在于：（1）了解集成电路测试的常用仪器仪表使用方法及注意事项。
（2）学习集成运算放大器主要参数的测试原理，掌握这些主要参数的测试方法。
通过该实验，使学生了解运算放大器测试结构和方法，加深感性认识，增强学生的实验与综合分析能力，进而为今后从事科研、开发工作打下良好基础。
二、实验原理运算放大器符号如图1所示，有两个输入端。
一个是反相输入端用“-”表示，另一个是同相输入端用“+”表示。
可以是单端输入，也可是双端输入。
若把输入信号接在“-”输入端，而“+”端接地，或通过电阻接地，则输出信号与输入信号反相，反之则同相。
若两个输入端同时输入信号电压为V- 和V+时，其差动输入信号为VID = V-- V+。
开环输出电压V=AVOVID。
AVO为开环电压放大倍数。
运算放大器在实际使用中，为了改善电路的性能，在输入端和输出端之间总是接有不同的反馈网络。
通常是接在输出端和反相输入端之间。
图1 运算放大器符号1、开环电压增益开环电压增益是指放大器在无反馈时的差模电压增益，其值为输出端电压变化量∆V 0和输入电压变化量o oV IV A V ∆=∆ （1） 由于A V 0很大，输入信号V I 很小，加之输入电压与输出电压之间有相位差，从而引人了较大的测试误差，实际测试中难以实现。
集成电路实验指导书
Henan University of Science and T echnology集成电路实验指导书河南科技大学电子信息工程学院集成电路实验指导书王丽萍、徐丹旸 主 编齐晶晶 副主编电工电子实验教学中心2007年9月前言随着微电子技术的不断发展和半导体工艺水平的不断提高，电子产品始终朝着速度快、体积小、重量轻的方向发展，近年来电子产品的更新换代速度更可谓日新月异。
为适应这种现状，进一步缩短电子产品的设计研发周期、降低开发成本，日趋进步和完善的EDA/ASIC 技术正在逐步取代传统的电子设计方法而成为现代电子设计技术的核心；而掌握与可编程逻辑器件、大规模集成电路（VLSI）、专用集成电路（ASIC）及电子设计自动化紧密结合的EDA/SOPC设计技术也已成为现代电子信息系统设计工程师的必备技能。
本实验指导书分为大规模集成电路实验、专用集成电路实验两大部分，围绕课程的主要内容使学生对当前集成电路设计技术以及EDA/SOPC技术有一个比较全面和准确的掌握和认识。
目录第一部分 大规模集成电路实验 (1)实验一EDA工具（Tanner Pro）的使用 (2)实验二四位加法器电路的设计与SPICE模拟 (14)实验三CMOS反相器的版图设计及其功能验证 (24)附录Tanner Pro简介 (39)第二部分 专用集成电路实验 (44)实验一 用OrCAD软件进行电路原理图的设计输入 (45)实验二 用PSpice软件进行电路模拟 (56)实验三 数字电路的FPGA实现 (66)第一部分大规模集成电路实验实验一EDA工具（Tanner Pro）的使用一、实验目的1、初步了解VLSI设计过程；2、了解VLSI设计软件系统Tanner Pro的运行；3、掌握系统基本操作方法。
二、实验环境本指导书中的所有实验均在Tanner Pro系统中完成。
三、预习要求初步了解VLSI设计过程，了解Tanner Pro系统所集成软件S-Edit，T-Spice，L-Edit与LVS的作用及相互关系。
实验指导书
《集成电路原理》课程实验指导书目录目录 (1)实验一集成电路基本单元反相器的仿真 (2)一、目的与要求 (2)二、实验内容 (2)三、实验步骤 (2)实验二基本集成电路的功能仿真 (4)一、目的与要求 (4)二、实验内容 (4)三、实验步骤 (5)实验三基本集成电路的时序和驱动特性仿真 (6)一、目的与要求 (6)二、实验内容 (7)三、实验步骤 (7)实验四基本集成电路的参数确定和温度、功耗特性仿真 (10)一、目的与要求 (10)二、实验内容 (10)三、实验步骤 (10)实验一集成电路基本单元反相器的仿真一、目的与要求1．学习设置和运行Hspice。
2．学习使用Hspice进行功能仿真。
3．熟悉Hspice软件，使用MetaWaves 浏览波形。
二、实验内容本实验通过设计一个四个反相器构成的输出电路，学习设置和运行Hspice，学习使用Hspice进行功能仿真，熟悉Hspice软件，使用MetaWaves 浏览波形。
三、实验步骤写出反相器构成的输出电路Hspice仿真的详细步骤1.选用1.2um CMOS工艺level II模型(Models.sp)MODEL NMOS NMOS LEVEL=2 LD=0.15U TOX=200.0E-10 VTO=0.74 KP=8.0E-05+NSUB=5.37E+15 GAMMA=0.54 PHI=0.6 U0=656 UEXP=0.157 UCRIT=31444+DELTA=2.34 VMAX=55261 XJ=0.25U LAMBDA=0.037 NFS=1E+12 NEFF=1.001+NSS=1E+11 TPG=1.0 RSH=70.00 PB=0.58+CGDO=4.3E-10 CGSO=4.3E-10 CJ=0.0003 MJ=0.66 CJSW=8.0E-10 MJSW=0.24 .MODEL PMOS PMOS LEVEL=2 LD=0.15U TOX=200.0E-10 VTO=-0.74 KP=2.70E-05 +NSUB=4.33E+15 GAMMA=0.58 PHI=0.6 U0=262 UEXP=0.324 UCRIT=65720+DELTA=1.79 VMAX=25694 XJ=0.25U LAMBDA=0.061 NFS=1E+12 NEFF=1.001+NSS=1E+11 TPG=-1.0 RSH=121.00 PB=0.64+CGDO=4.3E-10 CGSO=4.3E-10 CJ=0.0005 MJ=0.51 CJSW=1.35E-10 MJSW=0.242.设计基本反相器单元根据模型参数、设计要求设定管子尺寸写出反相器网单。
集成电路原理与设计实验指导书
《集成电路原理与设计》实验指导书河北工业大学信息工程学院集成电路原理与设计课程组0000 年00月随着微电子的迅速发展，集成电路作为微电子的核心已经发展到65nm技术，单个芯片上能够集成多达七十亿个元器件，半导体技术正在进入将整个系统整合在单一晶片上的时代。
目前各种电子产品的极大丰富使得集成电路的设计和制造成为研究的重点，因此了解集成电路的原理与设计也就成为大学生学习的关键。
集成电路原理与设计课程主要介绍双极性集成电路（包括TTL电路、ECL电路、I2L电路）和MOS集成电路（包括NMOS、PMOS、CMOS）的组成特点、工作原理以及逻辑扩展方面的知识，借助计算机辅助设计软件，并遵循各项流程规则及参数规定进行仿真练习。
Tanner Tools Pro提供完整的集成电路设计环境，可在PC 机上运行，能够帮助学生进入VLSI设计领域。
它从电路图设计、电路分析与仿真到电路布局环境一应俱全。
学生通过仿真实验能够进一步深化对集成电路原理、半导体工艺等方面知识的理解和掌握，将电子科学与技术专业的基础知识融会贯通。
实验一使用S—Edit设计简单逻辑电路----------------------------------------------------------------4 实验二简单逻辑电路的瞬时分析和直流分析----------------------------------------------------------10 实验三全加器电路设计与瞬时分析----------------------------------------------------------------------23 实验四四位加法器电路设计与仿真----------------------------------------------------------------------28 实验五使用L—Edit画PMOS布局图-------------------------------------------------------------------33 实验六使用L—Edit画反相器布局图------------------------------------------------------------------43 实验七四位加法器标准原件自动配置与绕线--------------------------------------------------------55实验一使用S—Edit设计简单逻辑电路（2学时）一、实验目的1.熟悉S—Edit电路图编辑环境2.熟悉S—Edit中模块的编辑和引用3.掌握S—Edit菜单中各项的意义和使用方法4.掌握反相器和与非门两种电路图的编辑方法二、实验内容实验内容包括两个部分，首先利用S—Edit编辑反相器和与非门。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验四版图设计（L-EDIT）----使用L-Edit画PMOS布
局图
集成电路设计通常需要经历三个阶段：系统设计、电路设计和版图设计。
在每个设计阶段中利用相关的计算机辅助设计软件，如：MAX+plus II、PSpice、Ledit等软件，按照集成电路设计流程，选择恰当的设计方法，设计出一个电路或电子元件，最后形成版图。
版图设计是IC设计的重要一环，这也是IC设计的最后一个环节。
版图编辑一般只能在大型计算机和工作站上进行，因而硬件造价高，操作复杂，维护困难。
当然对于规模不是很大的电路，也有一些微机版的版图编辑软件可以采用。
在微机上使用最为普通的是Tanner Tools中的L-Edit。
其设计结果的输出格式通常为标准的CIF格式，版图可以人工布局布线，也可以根据电路设计完成后生成的EDIF格式网表和利用标准单元库自动完成布局布线。
本实验就是利用版图编辑软件L-Edit来完成集成电路的版图设计与编辑，使学生能够掌握集成电路版图设计与编辑的基本知识与技能。
本实验涉及的课程的知识点有：VLSI设计方法；集成电路的设计过程；MOS 器件与电路设计基础；Ledit开发平台的操作和应用。
一、实验目的
1. 熟悉半导体集成电路制造的基本工艺流程；
2. 熟悉集成电路版图的设计与编辑；
3. 掌握基本的集成电路版图设计原理与方法；
4. 能够熟练使用Ledit编辑集成电路版图。
二、实验内容（见有关实验资料）
1. 使用L-Edit画出PMOS版图
2. 进行DRC检查，了解设计规则
3. 进行截面观察
注意：在L-Edit11.1版本中，画PMOS版图时，
1. 一定要取代设定（即执行file/replace setup），文件在L-Edit 11.1/samples/spr/example1/lights.tdb
2. 执行tools/DRC setup/edit来查看或改变设计规则（Rule set）
三、实验报告要求
1. 绘制PMOS版图的步骤
2. 绘制的最终版图
1。