浅析元器件可靠性

消除 H2 中低温（小于 500℃）退火 900℃Ar 气退火
高温
氧化中通氯气，使杂 质远离（如 BPSG）
参考标准：
JEDEC Standard JESD35A；JESD35-1；JESD35-2
测试时机：
测试时机分为以下三个阶段： 1、 新技术新工艺开发阶段的栅氧质量鉴定 2、 工艺变更时栅氧质量的评估
3、 炉管、湿槽、Wafer 供应商的 Monitor
测试结构：
至少包含 Bulk，Poly Edge，Field Edge 三种结构，有的 FAB 厂还有 Field corner 结构
3
注：本文件内容仅仅是个人学习总结，仅供参考，谢谢！
Baidu Nhomakorabea
（1）Bulk 评估大面积电容缺陷密度
（2）Ploy Edge 评估 Poly 梳状电容缺陷密度， 如：Poly etcher 对 oxide 造成的损伤
3.2 项目介绍 ...............................................................2
3.2.1 GOI ...................................................................3 3.2.2 TDDB ..................................................................8 3.2.3 HCI ...................................................................9 3.2.4 Vt stability .........................................................13 3.2.5 NBTI .................................................................14 3.2.6 EM ...................................................................15 3.2.7 SM ...................................................................20
其中 i 为失效数，即（A＋B）数，N 为总测试样品数，At 为测试结构的栅氧面积 2、J-ramp （1）规格：
目前业界普遍使用的规格为： Qbd ≧ 0.1C/cm2 @ 0.1% per lot
（2）统计方法： 在 J-Ramp 测试中，测试出来的数据仅仅是单点击穿时的 Qbd 值； 因此需对数据进行 weibull 分布统计： F=1-exp(-(Qbd/η)m) 其中：η＝Qbd63.2％ 转换成线性关系为： ln(-ln(1-F)=-mlnη+mlnQbd 通过 Qbd 的测试数据拟和成线性关系可求出 m 及η 故 ln(-ln(1-F)=-mlnη+mlnQbd 的任意其它点的 Qbd 都可求出 如：Qbd0.1％＝ηexp(-6.91/m)
一般从比较小的电流值开始指数增加，直到氧化层被击穿为止； （3）Constant current (Bounded J-ramp)：
是电流从较小的值增加到指定的值后，在此电流下待氧化层被击穿为止； 1、V-ramp （1）Pre-test：即加电压(一般等于 Vuse)测试电流,若测试电流大于 Iinit，则定义为 Initial Fail，
浅析元器件可靠性
第三章 浅析工艺可靠性测试 ...................................................1 3.1 设备介绍 ...............................................................1
3.1.1 WLR 测试系统 ..........................................................1
其系统构成图及实体图如下：
1
注：本文件内容仅仅是个人学习总结，仅供参考，谢谢！
3.2 项目介绍
序号 测试项目
1
GOI
2
TDDB
3
HCI
4 Vt stability
5
NBTI
6
EM
7
SM
全称
Gate Oxide Integrity 栅氧完整性
Time Dependent Dielectric breakdown
值可用以下公式计算：
Slopeprev
=
abs(ln(abs(I (n −1))) − ln(abs(I (n V (n −1) − V (n − 2)
−
2))))
其中 I(n-1)、I(n-2)、V(n-1)、V(n-2)分别代表前两次测量的电流电压值；
当前的斜率值可用以下公式计算：
Slopenew
5
注：本文件内容仅仅是个人学习总结，仅供参考，谢谢！
Breakdown 的判定标准为： 当前测试的电压值和上一个测试的电压值满足一下关系，则认为发生击穿：
Vmeas < 0.85×Vprev
数据统计：
1、V-ramp （1）规格：
缺陷密度 Do 的规格判定方法为： 泊松良品率模型：
Do＝－(lnY)/Ac 其中 Y 为良率，Ac 为电路中栅氧面积。 假如 FMIC 0.5CMOS 的良率目标为 93％，GOI 测试面积 At＝0.04cm2 则 Do=1.81/cm2 （2）统计方法： V-Ramp 测试过程中，针对每个测试点有以下三种失效模式：
25MV/cm Square root of10，FMIC 为 1.259
0.1－0.5A/cm2, FMIC 为 1mA
7
注：本文件内容仅仅是个人学习总结，仅供参考，谢谢！
3.2.2 TDDB
1、 TDDB 测试是用温度和电压加速模型来模拟栅氧的本征击穿的技术； 2、 失效时间 tBD 与电压、温度及测试面积成反比例关系； 3、 至少有三种栅氧击穿的缺陷发生机理得到验证：碰撞游离化，阳极空穴注入，陷阱电荷；
注：本文件内容仅仅是个人学习总结，仅供参考，谢谢！
第三章 浅析工艺可靠性测试
3.1.1 WLR 测试系统
3.1 设备介绍
PDQ-WLR 系统平台 软件：PDQ-WLR，含 WLR 测试程序 硬件：4070 系列测试机＋探针台、4062UX/E 测试机＋探针台
测试系统硬件主要包括： （1）HP C3600或以上的工作站 （2）HP 3458A multimeter万用表 （3）HP 4084B switching martix control开关矩阵控制器及矩阵开关 （4）HP 4142 Modular DC souce/montor，即SMU电源 （5）HP 4274A Multi－Frequence LCR meter，电容电感测试单元
经时击穿效应 Hot Carrier Induced
热载流子效应
Vt stability 阈值电压稳定性
Negative Bias Temperature Instability 负栅压温度不稳定性
ElectroMigration 电迁移
StressMigration 应力迁移
测试手段 WLR
测试目的 栅氧是 MOS 管的核心，相当 于电脑的 CPU，GOI 测试是评
Mode A: Vrdb<1.1* Vcc Mode B: 1.1Vcc< Vrdb<2.3*Vcc Mode C: Vrdb> 2.3*Vcc 测试完成并归类后，进行统计计算缺陷密度 Do，查看其是否满足规格。 计算方法为：
Do=－[ln(1－(i－0.3)/(N+0.4))]/At
6
注：本文件内容仅仅是个人学习总结，仅供参考，谢谢！
WLR/PLR 表征 Al 及 Cu 互联线的可靠性
2
注：本文件内容仅仅是个人学习总结，仅供参考，谢谢！
3.2.1 GOI
栅氧要求：
缺陷和缺陷密度小 漏电小 抗击穿强度和稳定性 与硅有良好的界面特性 低的界面态密度 介电常数大
电荷来源：
表格 1 氧化层中电荷的来源 界面态电荷
固定电荷
陷阱电荷
晶格失配，悬挂键，吸附杂质，氧化杂质造成结构 缺陷引起的，可以
产生
辐射，断键引起的缺陷
的损伤，正电荷 俘获正‘负电荷
可移动电荷 碱性性离子
分布
硅和二氧化硅界面
在界面 2.5nm 范围
内部
内部
影响
Vth 不稳和载流子表面迁移率 降低，进而跨导降低
使 c-v 曲线向左移
漏电流
Vth 漂移
（3）FOX（STI）评估梳状电容缺陷密度， （4）Field corner 如：白带效应缺陷
样本大小：
每种氧化层类型： 至少 3 批，NMOS 及 PMOS 电容测试结构，至少 10cm2 的总测试面积。 如：
假设电容面积为 0.3mm2，则需要测试的 wafer 数为： 1000mm2/(2device types*35sites*0.3mm2*3lot)＝16 wafers per lot
若不大于 Iinit，则进入到下一步； （2）V-ramp test：在此过程中，一般从 Vuse 线性增加,同时测试电流,电压线性增加到
被判定为击穿的标准时,可进入到下一步； （3）Post-test：加 post test 电压(一般等于 Vuse)测试电流,其作用是确定氧化层的状态，以确
认氧化层是否被击穿；
测试方法：
在 NTOX（on pwell）的栅氧化层上加负应力；在 PTOX（on nwell）的栅氧化层上加正应力； 一般可分为以下三种测试方法： （1）Voltage ramp (V-ramp)：
一般从工作电压或低于工作电压的值线性增加，直到氧化层被击穿为止； （2）Current ramp (J-ramp)：
1 current decade/500ms
Maximum time between Voltage measurements Lesser of 50ms and once per current step
Maximum charge density
50C/cm2
Maximum field Maximum F-factor（F） Bounded current（Ibound）
4
注：本文件内容仅仅是个人学习总结，仅供参考，谢谢！
Breakdown 的判定标准为：
（1）电流绝对值法(Absolute current level)当电流的绝对值超过某一个值时，认为发生击穿。
典型值是 1uA.
（2）电流/电压的斜率变化法（Change in slope of oxide current versus voltage）前一个斜率
注意事项：
1、V-ramp （1）此测试在累积模式，室温下进行 （2）V-ramp 的开始电压 V-start 等与 Vuse （3）Ramp rate：1MV/cm-s； Step duration：0.1s （4）post－breakdown 测试是在 Vuse 下进行 2、J-ramp
Current ramp rate
=
abs(ln(abs(I (n))) − V (n) −V
ln(abs(I (n (n −1)
−1))))
其中 I(n)、I(n-1)、V(n)、V(n-1)分别代表最近两次测量的电流电压值； Breakdown 的判断：
Slopenew ≥ 3 Slope prev
2、J-ramp （1）Pre-test：即加一电流(目前公司采用的值为 1E-7A)测试电压,若测试电压小于 Vuse，
则定义为 Initial Fail,若不小于 Iinit,则进入到下一步； （2）J-ramp test：在此过程中，一般从 Istart(通常等于 Iinit)指数增加，同时测试电压，电流
指数增加到被判定为击穿的标准时，可进入到下一步； （3）Post-test：加 post test 电流(一般等于 Iinit)测试电压，其作用是确认氧化层是否被击穿；
估栅氧非本征击穿行为。
评估栅氧的本征击穿，并估计
WLR/PLR
其使用寿命
WLR/PLR WLR/PLR
评估沟道热载流子及衬底热 载流子诱生的 MOS 器件退化 确认在 wafer 工艺中引入的离 子污染水平不影响可靠性及
工艺参数控制
评估阈值电压在栅压及高温
WLR/PLR
下的退化情况。
WLR/PLR 表征 Al 及 Cu 互联线的可靠性