MEMS各种仿真软件的比较分析

《MEMS器件、仿真与系统集成》期中测验（三）

（占考试成绩的20%，中英文答题均可，5月30日交电子版。任课教师：陈剑鸣）

研究生：段海军（签字）

学号：

MEMS设计、仿真软件的综合比较。（占本课程的20%）。

具体要求：

1）用表格形式对MEMS常用的软件进行比较。比较的软件四大类：TannerPro

（主要是L-edit），HFSS,CoventorWare，IntelliSense，ANSYS

2）比较的内容：

✓公司、厂家；

✓软件的总体描述；

✓软件的模块关系（模块组成）；

✓按模块来阐述的主要用途；

✓按模块来阐述的性能参数；

✓软件所做的实例图（分模块）。

✓你对此软件（或者是具体模块）的看法和评价，不少于5个模块。

作业作答如下：由于制作表格不是很方便，每个软件包含的内容非常多，所

以我采用如下形式的方式来分析比较上面五个软件。

一TannerPro（主要是L-edit）

1.1公司、厂家：

TannerResearch公司

1.2软件的总体描述

Tanner集成电路设计软件是由TannerResearch公司开发的基于Windows平台的用于

集成电路设计的工具软件。该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。其中的L-Edit版图编辑器在国内应用广泛，具有很高知名度。

L-EditPro是TannerEDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件。L-EditPro包含IC设计编辑器(LayoutEditor)、自动布线系统(StandardCellPlace&Route)、线上设计规则检查器（DRC）、组件特性提取器（DeviceExtractor）、设计布局与电路netlist的比较器(LVS)、CMOSLibrary、MarcoLibrary，这些模块组成了一个完整的IC设计与验证解决方案。L-EditPro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。

TannerToolsPro是一套集成电路设计软件，包含以下几种工具：

S-Edit(编辑电路图)。

T-Spice（电路分析与模拟）。

W-Edit（显示T-Spice模拟结果）。

L-Edit（编辑布局图，自动布局布线，DRC，电路转化）。

LVS（版图和电路图对比）。

1.3软件的模块关系及其主要用途与实例图

S-Edit模块：可以继续在Core模块中继续寻找更低一级的模块，直至到MOS晶体管。

T-Spice模块：是电路仿真与分析的工具，文件内容除了有元件与节点的描述外，还必须加上其他的设定。有包含文件（includefile）、端点电压源设置、分析设定、输出设置。

L-Edit模块：是一个布局图的编辑环境功能包括设计导航、分析图层、截面观察、设计规则检查、转化等。

LVS模块：是用来比较布局图与电路图所描述的电路是否相同的工具，也就是说比较S-Edit绘制的电路图与L-Edit绘制的布局图是否一致。

图1S-Edit模块界面图

图2S-Edit实例图

图3（a）T-Spice模块等效电路图（b）模拟仿真结果

1.4TannerPro软件的设计流程

TannerPro软件的设计流程可用如下图4所示；将要设计的电路先以S-Edit编辑出电路图，再将该电路图输出成SPICE文件。接着利用T-Spice将电路图模拟并输出成SPICE 文件，如果模拟结果有错误，N回S-Edit检查电路图，如果T-Spice模拟结果无误，则以L-Edit进行布局图设计。用L-Edit进行布局图设计后要以DRC功能做设计规则检查，若违反设计规则，再将布局图进行修改直到设计规则检查无误为止。将验证过的布局图转化成SPICE文件，再利用T-Spice模拟，若有错误，再回到L-Edit修改布局图。最后利用

LVS将电路图输出地SPICE文件与布局图转化的SPICE文件进行对比，若对比结果不相等，则回去修改L-Edit或S-Edit的图；直到验证无误后，将L-Edit设计好的布局图输出成GDSII文件类型，再交由工厂去制作半导体过程中需要的光罩。

如下是Tanner数字ASIC设计流程图：

图4Tanner数字ASIC设计流程图

1.5L-Edit模块介绍

（1）L-Edit画图布局详细步骤

1）打开L-Edit程序，保存新文件。

2）取代设定（File-ReplaceSetup）。

3）环境设定（Setup-Design）。

4）选取图层。

5）选择绘图形状绘制布局图。

6）设计规则设定（MOSIS/OPBIT2.OU）和设计规则检查（DRC）。

7）检查错误，修改（移动）对象。

8）再次进行设计规则检查。

（2）使用L-Edit画PMOS布局图

1)用到和图层包括NWell,Active,NSelect,PSelect,Poly,Metal1,Metal2,ActiveContact,Via。

2)绘制NWell图层：L-Edit编辑环境是预设在P型基板上，不需定义P型基板范围，要制作PMOS，首先要作出NWell区域。根据设计规则Well区电最小宽度的要求（10λ），可画出NWell区。

3）绘制Active图层：定义MOS管的范围。PMOS的Active图层要绘制在NWell图层之内。根据设计规则要求，Active的最小宽度为3λ。可在NWell中画出Active图层。

4）绘制PSelect图层：定义要布置P型杂质的范围。绘制前进行DRC可发现相应错误。绘制时注意遵守规则：NotSelectedActive。绘制时注意遵守规则：ActivetoP-SelectEdge最小2λ。同时还要注意pdiff层与NWell层要遵守5λ。

5）绘制Poly图层：定义成长多晶硅，最小宽度2λ。

6）绘制ActiveContact图层：源极、漏极接电极需要。标准宽度2λ。

7）绘制Metal1图层：最底层的金属线。

图5使用L-Edit画PMOS布局图

（3）使用L-Edit编辑标准逻辑元件

1）标准元件库中的标准元件的建立符合某些限制，包括高度、形状与连接端口的位置。标准元件分为逻辑元件与焊垫元件。

2）操作流程：进入L-Edit-建立新文件-环境设定-绘制接合端口-绘制多种图层形状-