微电子学概论复习题

第三章大规模集成电路基础1．集成电路制造流程、特征尺寸集成电路制造通常包括集成电路设计、工艺加工、测试、封装等工序。

集成电路设计是根据电路所要完成的功能、指标等首先设计出在集成电路工艺中现实可行的电路图，然后根据有关设计规则将电路图转换为制造集成电路所需要的版图，进而制成光刻掩模版。

完成设计以后，便可以利用光刻版按一定的工艺流程进行加工、测试，最终制造出符合原电路设计指标的集成电路。

特征尺寸通常指集成电路中半导体器件的最小尺度，这是衡量集成电路加工和设计水平的重要参数，特征尺寸越小，加工精度越高，可能达到的集成度也越大，性能越好。

2． CMOS集成电路特点CMOS集成电路具有功耗低、速度快、噪声容限大、可适应较宽的环境温度和电源电压、易集成、可按比例缩小等一系列优点。

CMOS是pMOSFET和nMOSFET串接起来的一种电路形式，为了在同一硅衬底上同时制作出p沟和n沟MOSFET，必须在同一硅衬底上分别形成n型和p型区域，并在n型区域上制作pMOSFET，在p型区域上制作nMOSFET。

如果选用n型衬底，则可在衬底上直接制作pMOSFET，但对于nMOSFET必须在硅衬底上形成p型扩散区（常称为p阱）以满足制备nMOSFET的需要。

3．MOS开关、CMOS传输门特性MOSFET处于大信号工作时，有导通和截止两种状态，因此可以作为电子开关。

如图所示（P69），MOS开关接在A、B两电路之间，用以控制其间的信号传递，通常称为传输门。

为了解决NMOS管在传输’1’电平、PMOS在传输’0’电平时的信号损失，通常采用CMOS传输门作为开关使用。

它是由一个N管和一个P管构成。

工作时，NMOS管的衬底接地，PMOS管的衬底接电源，且NMOS管栅压Vgn与PMOS管的栅压Vgp极性相反。

⑴Vgp=1，Vgn=0时：双管截止，相当于开关断开；⑵Vgp=0，vgn=1时：双管有下列三种工作状态：①Vi<Vgn+Vtn N管导通， Vi< Vgp+|Vtp| P管截止 Vi通过n管对Cl充电至：Vo=Vi②Vi<Vgn+Vtn N管导通，Vi>Vgp+|Vtp| P管导通 Vi通过双管对Cl充电至：Vo=Vi③Vi> Vgn+Vtn N管截止，Vi> Vgp+|Vtp| P管导通 Vi通过P管对Cl充电至：Vo=Vi通过上述分析，CMOS传输门是较理想的开关，它可将信号无损地传输到输出端。

4．CMOS反相器特性(电压传输特性、PMOS和NMOS工作区域)CMOS电压传输特性如下图：①0≤Vi<Vtn时： N管截止，P管线性（Vi<Vtn<Vo+Vtp），P管无损地将Vdd传送到输出端：Vo=Vdd，如图a－b段。

②Vtn≤Vi<Vo+Vtp时： N管饱和 P管线性，如图b—c段③Vo+Vtp≤Vi≤Vo+Vtn时： N管饱和 P管饱和，Vo与Vi无关(Vo与Vi的关系为一条垂直线)，称为CMOS反相器的阈值电压Vth，或转换电压，如图c—d段。

④Vo+Vtn<Vi≤Vdd+Vtp时： N管线性 P管饱和，如图d—e段。

⑤Vdd+Vtp<Vi≤Vdd时： N管线性 P管截止，Vo=0 如图e—f段。

5． CMOS组合逻辑：基本逻辑门、复合门基本逻辑门如图：复合门如图：6．反相器、二输入与非、或非门反相器是数字电路的最基本单元，逻辑“非”功能；按负载元件：电阻负载、增强负载、耗尽负载和互补负载。

按负载元件和驱动元件之间的关系：有比反相器和无比反相器。

CMOS与非门CMOS或非门7．闩锁效应起因？由于寄生的可控硅效应引起CMOS电路的电源和地之间的短路，使CMOS集成电路失效。

第四章集成电路制造工艺1．集成电路工艺主要分为哪几大类，每一类中包括哪些主要工艺，并简述各工艺的主要作用要制造一块集成电路，需要经过集成电路设计、掩膜版制造、原始材料制造、芯片加工、封装、测试等工序。

集成电路设计主要包括功能设计、逻辑设计、电路设计、掩膜版图设计、计算机仿真等，芯片加工包括图形转换、刻蚀、掺杂、制膜。

图形转换：将设计在掩膜版(类似于照相底片)上的图形转移到半导体单晶片上掺杂：根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等制膜：制作各种材料的薄膜2．简述光刻的工艺过程光刻工序：光刻胶的涂覆→爆光→显影→刻蚀→去胶。

光刻的基本要素是掩模板和光刻胶。

在光刻过程中将液态的光刻胶滴在高速旋转的硅片上；或者先把液态的光刻胶滴在硅片上，之后再高速旋转硅片。

其目的是在硅片表面上形成一层胶膜。

然后对硅片进行前烘，经过前烘的光刻胶称为牢固附着在硅片上的一层固态薄膜，经过曝光之后，使用特定的溶剂对光刻胶进行显影，部分区域的光刻胶将被溶解掉（对负胶，没曝光区域光刻胶被溶解，对正胶，曝光区域光刻胶被溶解），这样便将掩膜版上的图形转移到光刻胶上。

然后经过坚膜（后烘）和后续的刻蚀等工艺，再将光刻胶上的图形转移到硅片上。

最后进行去胶，从而完成整个光刻过程。

第五章集成电路设计1．层次化、结构化设计概念，集成电路设计域和设计层次集成电路在一个芯片上集成了数以万计的器件，这些器件既要求相互隔离又要求按一定功能相互连接，而且，还需要考虑设计提出、设计验证及设计实现过程中所包含的各方面因素。

因此，无论是功能设计、逻辑与电路设计还是版图设计，都不可能把几十万个以上的器件作为一个层次来处理，必须采用分层分级设计和模块化设计．即将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别，这个级别可以再分解到复杂性更低的设计级别；这样的分解一直继续到使最终的设计级别的复杂性足够低，也就是说，能相当容易地由这一级设计出的单元逐级组织起复杂的系统。

一般来说，级别越高，抽象程度越高；级别越低，细节越具体。

集成电路设计域一般分为五个设计层次，即系统级，算法级、寄存器传输级、逻辑级与电路级2．什么是集成电路设计？根据电路功能和性能的要求，在正确选择系统配置、电路形式、器件结构、工艺方案和设计规则的情况下，尽量减小芯片面积，降低设计成本，缩短设计周期，以保证全局优化，设计出满足要求的集成电路。

3．集成电路设计流程，三个设计步骤⏹系统功能设计 P157-P158⏹逻辑和电路设计 P158⏹版图设计 P1594．模拟电路和数字电路设计各自的特点和流程模拟电路：尚无良好的综合软件RTL级仿真通过后，根据设计经验进行电路设计原理图输入电路模拟与验证模拟单元库原理图输入工具：Composer(Cadence)、 ViewDraw(ViewLogic)、Sedit(Tanner)、电路模拟工具：Hspice(Avanti/Synopsys)、 Spectre/Pspice(Cadence)、SmartSpice(Silvaco)、StarSim/Nanosim(Synopsys)数字电路：RTL级描述逻辑综合(Synopsys,Ambit) 逻辑网表逻辑模拟与验证，时序分析和优化难以综合的：人工设计后进行原理图输入，再进行逻辑模拟5．版图验证和检查包括哪些内容？如何实现？◆ D RC(Design Rule Check)：几何设计规则检查；对IC的版图做几何空间检查，保证能在特定的工艺条件下实现所设计的电路，并保证一定的成品率；◆ ERC(Electrical Rule Check)：电学规则检查；检查电源(power)/地(ground)的短路，浮空的器件和浮空的连线等指定的电气特性；◆ LVS(Loyout versus Schematic)：网表一致性检查；将版图提出的网表和原理图的网表进行比较，检查电路连接关系是否正确，MOS晶体管的长/宽尺寸是否匹配，电阻/电容值是否正确等；◆LPE(Layout Parameter Extraction)：版图寄生参数提取；从版图中提取晶体管的尺寸、结点的寄生电容、连线的寄生电阻等参数，并产生SPICE格式的网表，用于后仿真验证；◆ POSTSIM：后仿真，检查版图寄生参数对设计的影响；提取实际版图参数、电阻、电容，生成带寄生量的器件级网表，进行开关级逻辑模拟或电路模拟，以验证设计出的电路功能的正确性和时序性能等，并产生测试向量。

6．版图设计规则概念，为什么需要指定版图设计规则，版图设计规则主要内容以及表示方法。

版图设计规则概念：考虑器件在正常工作的条件下，根据实际工艺水平(包括光刻特性、刻蚀能力、对准容差等)和成品率要求，给出的一组同一工艺层及不同工艺层之间几何尺寸的限制，主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出它们的最小值，以防止掩膜图形的断裂、连接和一些不良物理效应的出现。

芯片上每个器件以及互连线都占有有限的面积。

它们的几何图形由电路设计者来确定，从图形如何精确地光刻到芯片上出发，可以确定一些对几何图形的最小尺寸限制规则，这些规则被称为设计规则。

指定版图设计规则原因：⑴设计规则是IC工程师和工艺工程师之间相互制约的手段，两者沟通的桥梁，通过设计规则，电路工程师不必了解工艺细节就可以成功的设计出电路；而工艺工程师也不需要了解电路内容就可以成功的制造出电路。

⑵设计规则是电路性能和成品率之间的折中，设计规则保守则成品率高，但电路面积大、性能差一些；设计规则激进，则电路性能好、面积小，但成品率低。

版图设计规则主要内容：Design Rule通常包括相同层和不同层之间的下列规定：最小线宽 Minimum Width 最小间距 Minimum Spacing最小延伸 Minimum Extension 最小包围 Minimum Enclosure最小覆盖 Minimum Overlay设计规则的两种表示方法⑴以入为单位：把大多数尺寸（覆盖，出头等等）约定为入的倍数入与工艺线所具有的工艺分辨率有关，线宽偏离理想特征尺寸的上限以及掩膜版之间的最大套准偏差，一般等于栅长度的一半。

优点：版图设计独立于工艺和实际尺寸举例：见书P135⑵以微米为单位：每个尺寸之间没有必然的比例关系，提高每一尺寸的合理度；简化度不高举例：见书P137。