第3章 组合逻辑电路习题解答
第三章 组合逻辑电路的分析与设计答案
3-1 写 出 逻 辑 表 达
输入
式:Si=Ai ⊕ Bi ⊕ Ci-1 Ai Ci=Ai • Bi+( Ai ⊕ Bi)Ci-1 根据逻辑表达式列出真值表： 0 0 0 根据真值表所得， 这是一个全 加器，其中 Ai 是加数，Bi 是 被加数，Ci-1 是来自低位的进
位，Si 是本位和，Ci 是向高位的 进位。
3-3
逻辑表达式 Y= ABC+ABD+ACD+BCD
画出与非门逻辑图 3-5 3-6 在每 2S 内闪烁一次；占空比越大，七段数码管越亮。 电路设计图如下：
3-7
电路图如下所示：
3-8
电路如图所示
3-9
逻辑功能：最小值选择器
输出 Ci-1 0 1 0 1 0 1 0 1 Ci 0 0 0 1 0 1 1 1 Si 0 1 1 0 1 0 0 1
Bi 0 0 1 1 0 0 1 1
ห้องสมุดไป่ตู้
0 1 1 1 1
3-2 列真值表： 输入 C 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1 输出 X 0 1 0 1 0 0 1 1 Y 0 0 1 1 0 1 0 1 写出逻辑表达式： X= ABC + ABC + ABC + ABC Y= ABC + ABC + ABC + ABC 写成与非表达式： X= ABC • ABC • ABC • ABC Y= ABC • ABC • ABC • ABC
数字电子技术第三章(组合逻辑电路)作业与答案解析
第三章（组合逻辑电路）作业及答案1、写出图3-1所示组合逻辑电路中输入输出的逻辑关系式和真值表。
图3-1 :组合逻辑电路逻辑图解：(1)Y j AB AC A A C(2)Y2 AB ACD BD D A( B CD ) A B CD A BC BD2、试分析图3-2所示组合逻辑电路，写出其逻辑函数表达式。
若设 S 1、S o 为功能控制信号，A 、B 为输入信号，L 为输出，说明当S 1、S o 取不同信号值时， 电路所实现的逻辑功能。
ABLSS o图3-2 :组合逻辑电路逻辑图答秦：L = (A^SiXB^Si)®SB-SjSt =00. L = A+B ; S]S t =01* L = A^B i S l S t =lOr L = AB ・ S|S 0 =11, L = AB3、试用与门、或门和非门，或者与门、或门和非门的组合来实现如下各逻辑函数关 系，画出相应的逻辑电路图(1) 丫1AB BC (2) 丫2A(C B )(3) 丫3ABC B(EF G )4、试用门电路设计4线-2线优先编码器，输入、输出信号都是高电平有效， 要求任一按键按下时，G S 为1，否则G S =0 ;还要求没有按键按下时，E O 信号 为1，否则为0。
A B C A B C E F G丫2得到」A\ = D^~DC= D + CAQ-DCB + D-D + C£^GS=D十C+3+月-谨铝电路如下图和示■丁A5、试用逻辑门电路设计一个2选1数据选择器，输入信号为A、B，选择信号为S,输出信号为丫，要求写出真值表、逻辑函数表达式和画出逻辑电路图解：若是输入信号尢負、B「选择信号为匕输出信号为丫，则有：・y二动+如用门电路实现如下’亠6、某公司3条装配线各需要100kW 电力，采用两台发电动机供电，一台100kW，另外台是200kW，3条装配线不同时开工，试设计个发电动机控制电路，可以按照需求启动发电动机以达到节电的目的讷：设C. E-岂代表三K机「代表：00kW 电机…扎匚叽C200rW卩222D-O H P Ov2322:QjU-1[k w1-21-pGV^ = CBA+CBA^-CBA ICBA^C '^A \ BA)I I BA) \-=C (BA4- BA)-C(^A+ BA)=Ce.G2CHI= M-CA^rCB^有逻辑图如下：屮7、图3-3是由3线/8线译码器74LS138和与非门构成的组合逻辑电路，试写出P l和P2的逻辑表达式，并列出真值表，说明其逻辑功能CEA图3-3 组合逻辑电路图8、试用3线-8线译码器74LS138和与非门实现以下多输出函数：BIN/OCT374LS138 4h（A, B, C）AB BC AC F 2(A, B, C)m (2,4,5,7)W ：.罕儿岛 C')=AB-^C + 月C="=ABC^ABC+ABC+ABC-6謬6"一融”亦”玮 石卫9、图3-4是由八选一数据选择器74LS151构成的组合逻辑电路，试写出当G i G o 为各种不同取值时输出丫与输入A 、B 的逻辑函数表达式。
(完整)3组合逻辑电路习题解答
(完整)3组合逻辑电路习题解答自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ,与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。
输入输出均为低电平有效。
当输入7I 6I 5I …0I 为11010101时，输出2Y 1Y 0Y 为 010 .4．3线—8线译码器74HC138处于译码状态时,当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器,输入信号为两个要比较的一位二进制数,用A 、B 表示，输出信号为比较结果：Y (A ＞B )、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B ）的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。
9．多位加法器采用超前进位的目的是简化电路结构 × 。
(√，× ） 10．组合逻辑电路中的冒险是由于 引起的。
A ．电路未达到最简 B ．电路有多个输出C ．电路中的时延D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？ A ．在输出级加正取样脉冲 B ．在输入级加正取样脉冲 C ．在输出级加负取样脉冲 D ．在输入级加负取样脉冲12．当二输入与非门输入为 变化时，输出可能有竞争冒险。
A ．01→10B ．00→10C ．10→11D ．11→01 13．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。
A ．011 B ．100 C ．101 D ．01014．数据分配器和 有着相同的基本电路结构形式。
第3章--作业解答
（3）C1C2=10时， F A B
（4）C1C2=11时， F AB
试设计符合上述要求旳逻辑电路（器件不限）。
解：题目中要求控制信号对不同功能进行选择， 故选用数据选择器实现，分析设计要求，得到 逻辑体现式：
F C1C 2( A B ) C C1 2( AB ) C1C 2( A B ) C1C2( AB )
1
0
1
1
0
1
0
0
0
1
1
1
1
0
0
0
0
0
1
1
1
10
0
1
1
习题3.19 用8选1数据选择器设计一种组合逻
辑电路。该电路有3个输入逻辑变量A、B、C 和1个工作状态控制变量M。当M=0时电路实 现“意见一致”功能（A、B、C状态一致时输出 为1，不然输出为0），而M=1时电路实现“多 数表决”功能，即输出与A、B、C中多数旳状
B1B0 A1A0
00
01
11
10
00 1 0 0
0
B1 B0
01 1
10
0
A B0 1 11 1
1
11
10 1 1 0 1
A1 B1
A1 A0
A1 B0
F1 A1 B1 B1 B0 A1 A0 A1B0 A0 B1
（3）卡诺图化简函数，得到最简与或式
F1 A1 B1 B1 B0 A1 A0 A1B0 A0 B1
outp(0)<='1' WHEN inp="000" ELSE '0'; outp(1)<='1' WHEN inp="001" ELSE '0'; outp(2)<='1' WHEN inp="010" ELSE '0'; outp(3)<='1' WHEN inp="011" ELSE '0'; outp(4)<='1' WHEN inp="100" ELSE '0'; outp(5)<='1' WHEN inp="101" ELSE '0'; outp(6)<='1' WHEN inp="110" ELSE '0'; outp(7)<='1' WHEN inp="111" ELSE '0'; END behave;
第3章组合逻辑电路习题答案
第 3 章 组合逻辑电路3.1 试分析图 3.59 所示组合逻辑电路的逻辑功能，写出逻辑函数式，列出真值表，说明电路完成的逻辑功能。
A =1 =1L 1A1 ≥1L 1A =1B BC≥1=1L&&L 2C =1L 2≥1&B1L 3D(a) (b) (c)图 3.59题 3.1图解：由逻辑电路图写出逻辑函数表达式： 图 a ： L A BC D图 b ：L 1A B CL 2( )(A B )ABCA BAB C图 c ： L 1ABABL 2ABABABABL 3ABAB由逻辑函数表达式列写真值表：A B C D L 0 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 00 1 1 0 0A BC L 1 L 20 1 1 1 10 0 0 0 01 0 0 0 11 0 0 1 0 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 A B L 1 L2 L 31 0 1 1 10110 11 0 0 1 0 0 0 0 1 0 1 1 0 0 01 1 0 1 1 1 0 1 0 1 0 1 0 0 1 11 1 0 1 1 1 0 0 1 1 0 1 0 01111111 11111由真值表可知：图 a 为判奇电路，输入奇数个 1 时输出为 1；图 b 为全加器 L 1 为和，L 2 为进位；图 c 为比较器 L 1 为 1 表示 A>B ， L 2 为 1 表示 A=B, L 3 为 1 表示 A<B.3.3 设有四种组合逻辑电路，它们的输入波形（ A 、 B 、 C 、D ）如图 3.61 所示，其对应的输出波形分别为 W 、 X 、 Y 、 Z ，试分别写出它们逻辑表达式并化简。
输入ABCD输出WXYZ图 3.61题 3.3图解：BACBABABADC ABAD C B 0111100001111000011110DC00DC DC0010011001101111DC A0111CBA0111 DCB CB 1111111111110111DC A1011101DC A D B1W DC A C B DC A CBA X D B B A DC A CBA Y DC B DCB DC A 输入ABCD输出WXYZW( DCBA )(3,4,5,6,8,10,11,12,13) DC A DC A CBA C BBA00011110DC0001111DCB 11111CA DBA 1011DBA Z DCB CA DBA D BAX ( DCBA )(0,2,4,7,8,9,12,13,15) BA DB CBA DC AY(DCBA )(0,1,6,7,8,10) DCB DCB DC AZ (DCBA )(5,6,7,8,11,12,13,15)CA DBA DBA DCB3.4X 、Y 均为四位二进制数，它们分别是一个逻辑电路的输入和输出。
3组合逻辑电路习题解答.
3组合逻辑电路习题解答 33自我检测题1．组合逻辑电路任何时辰的输出信号，与该时辰的输入信号有关，与以前的输入信号没关。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现刹时搅乱窄脉冲的现象称为竞争冒险。
3． 8线— 3线优先编码器 74LS148 的优先编码序次是I 7 、I 6 、I5 、⋯、I 0 ，输出为Y Y1 Y0 。
输入输出均为低电平有效。
当输入I 7 I 6 I5 ⋯I 0为11010101时，输出Y2 Y1 Y0 为2010 。
4．3线— 8线译码器 74HC138处于译码状态时，当输入 A2A1A0=001时，输出Y7 ~ Y0 = 11111101 。
5．实现将公共数据上的数字信号按要求分配到不相同电路中去的电路叫数据分配器。
6．依照需要选择一路信号送到公共数据线上的电路叫数据选择器。
7．一位数值比较器，输入信号为两个要比较的一位二进制数，用 A、B 表示，输出信号为比较结果： Y( A ＝B)和 Y(A＜B) ，那么Y(A＞B)的逻辑表达式为AB 。
＞B) 、Y(A8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为全加器。
9．多位加法器采用超前进位的目的是简化电路结构×。
〔√，×〕10．组合逻辑电路中的冒险是由于引起的。
A ．电路未到达最简B．电路有多个输出C．电路中的时延 D．逻辑门种类不相同11．用取样法除掉两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？A ．在输出级加正取样脉冲 B．在输入级加正取样脉冲C．在输出级加负取样脉冲 D．在输入级加负取样脉冲12．当二输入与非门输入为变化时，输出可能有竞争冒险。
A ．01→10 B．00→10 C．10→11 D．11→0113．译码器 74HC138 的使能端E1 E2 E3 取值为时，处于赞成译码状态。
A ．011 B．100 C．101 D．01014．数据分配器和有着相同的根本电路结构形式。
数字电子技术基础第三版第三章答案样本
第三章组合逻辑电路第一节重点与难点一、重点:1.组合电路的基本概念组合电路的信号特点、电路结构特点以及逻辑功能特点。
2.组合电路的分析与设计组合电路分析是根据已知逻辑图说明电路实现的逻辑功能。
组合电路设计是根据给定设计要求及选用的器件进行设计, 画出逻辑图。
如果选用小规模集成电路SSI, 设计方法比较规范且容易理解, 用SSI设计是读者应掌握的最基本设计方法。
由于设计电路由门电路组成, 因此使用门的数量较多, 集成度低。
若用中规模集成电路MSI进行设计, 没有固定的规则, 方法较灵活。
无论是用SSI或MSI设计电路, 关键是将实际的设计要求转换为一个逻辑问题, 即将文字描述的要求变成一个逻辑函数表示式。
3.常见中规模集成电路的应用常见中规模集成电路有加法器、比较器、编码器、译码器、数据选择器和数据分配器等, 重要的是理解外部引脚功能, 能在电路设计时灵活应用。
4.竞争冒险现象竞争冒险现象的产生原因、判断是否存在竞争冒险现象以及如何消除。
二、难点:1.组合电路设计无论是用SSI还是用MSI设计电路, 首先碰到的是如何将设计要求转换为逻辑问题, 得到明确的真值表, 这一步既是重点又是难点。
总结解决这一难点的方法如下:( 1) 分析设计问题的因果关系, 分别确定输入变量、输出变量的个数及其名称。
( 2) 定义逻辑变量0、 1信号的含义。
无论输入变量、输出变量均有两个状态0、 1, 这两个状态代表的含义由设计者自己定义。
( 3) 再根据设计问题的因果关系以及变量定义, 列出真值表。
2.常见组合电路模块的灵活应用同样的设计要求, 用MSI设计完成后, 所得的逻辑电路不但与所选芯片有关, 而且还与设计者对芯片的理解及灵活应用能力有关。
读者可在下面的例题和习题中体会。
3.硬件描述语言VHDL的应用VHDL的应用非常灵活, 同一个电路问题能够有不同的描述方法, 初学者能够先仔细阅读已有的程序实例, 再自行设计。
3组合逻辑电路习题解答
自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。
输入输出均为低电平有效。
当输入7I 6I 5I …0I 为时，输出2Y 1Y 0Y 为 010 。
4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。
9．多位加法器采用超前进位的目的是简化电路结构 × 。
（√，× ） 10．组合逻辑电路中的冒险是由于 引起的。
A ．电路未达到最简 B ．电路有多个输出 C ．电路中的时延 D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？A ．在输出级加正取样脉冲B ．在输入级加正取样脉冲C ．在输出级加负取样脉冲D ．在输入级加负取样脉冲 12．当二输入与非门输入为 变化时，输出可能有竞争冒险。
A ．01→10B ．00→10C ．10→11D ．11→01 13．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。
A ．011 B ．100 C ．101 D ．010 14．数据分配器和 有着相同的基本电路结构形式。
3组合逻辑电路习题解答(同名23071)
3组合逻辑电路习题解答(同名23071)D3组合逻辑电路习题解答 333组合逻辑电路习题解答 333组合逻辑电路习题解答 333组合逻辑电路习题解答 33A ．01→10B ．00→10C ．10→11D ．11→0113．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。
A ．011B ．100C ．101D ．01014．数据分配器和 有着相同的基本电路结构形式。
A ．加法器B ．编码器C ．数据选择器D ．译码器15．在二进制译码器中，若输入有4位代码，则输出有 个信号。
A ．2B ．4C ．8D ．1616．比较两位二进制数A=A 1A 0和B=B 1B 0，当A ＞B 时输出F =1，则F 表达式是。
B A F = B ．011B B A A F ++=D ．0011B A B A F ++= 17．集成4位数值比较器74LS85级联输入3组合逻辑电路习题解答 34I A ＜B 、I A=B 、I A ＞B 分别接001，当输入二个相等的4位数据时，输出F A ＜B 、F A=B 、F A＞B分别为 。
A ．010B ．001C ．100D ．01118．实现两个四位二进制数相乘的组合电B ．9C ．10D ．1119．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要 个异或门。
A ．2B ．3C ．4D ．520．在图T3.20中，能实现函数C B B A F +=的电路为 。
A B FCB AC F（a ） （b ） （c ）图T3.203组合逻辑电路习题解答 35A ．电路 （a ）B ．电路（b ）C ．电路（c ）D ．都不是习 题1．分析图P3.1所示组合逻辑电路的功能，要求写出与-或逻辑表达式，列出其真值表，并说明电路的逻辑功能。
AB CS图P3.1解： CO =AB +BC +ACACBC AB C B A ABC CO C B A ABC S +++++=+++=）（）（ACBC AB C B A ABC ）（+++=AC BC AB C AC BC AB B AC BC AB A ABC +++= A B AB C AC C A B C BC B A ABC +++=CB AC B A C B A ABC +++=3组合逻辑电路习题解答 36真值表电路功能：一位全加器，A 、B 为两个加数，C 为来自低位的进位，S 是相加的和，CO 是进位。
数字电路与数字逻辑3组合逻辑电路习题解答
3 33习 题1．解： CO =AB +BC +ACAC BC AB C B A ABC CO C B A ABC S +++++=+++=）（）（AC BC AB C B A ABC ）（+++=AC BC AB C AC BC AB B AC BC AB A ABC +++= A B AB C AC C A B C BC B A ABC +++= C B A C B A C B A ABC +++=真值表A B C S CO A B C S CO 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 1 0 0 1 011111111电路功能：一位全加器，A 、B 为两个加数，C 为来自低位的进位，S 是相加的和，CO 是进位。
2．解：处于工作状态的译码器C 、D 应输入的状态C D ① 0 0 ② 0 1 ③ 1 0 ④11逻辑功能：由74LS139构成的4线—16线译码器3．解：由图可见，74HC138的功能扩展输入端必须满足E 1＝1、032==E E 才能正常译码，因此E 1＝A 3＝1；542A A E =，即A 4＝1，A 5＝1； 0763=+=A A E ，即A 6＝0，A 7＝0。
所以，该地址译码器的译码地址范围为A 7A 6A 5A 4A 3A 2A 1A 0＝00111A 2A 1A 0＝00111000～3 3400111111，用十六进制表示即为38H ～3FH 。
输入、输出真值表如表P3.3-1所示。
表3.3-1 地址译码器的真值表4．解：由图写出逻辑函数并化简，得02460246L Y Y Y Y Y Y Y Y A BC ABC ABC ABC C ==+++=+++=5． 解：F AB B C A B C AB C ABC ABC =+=+++3 359．解：4选1数据选择器的逻辑表达式为： 301201101001D A A D A A D A A D A A Y +++=将A 1=A ，A 0=B ，D 0=1，D 1=C ，C D =2，D 3=C 代入得 ABC C B A BC A C B A C B A ABC C B A BC A B A Y ++++=+++=根据表达式可画出波形图：C ABL10．解：（1）写出逻辑函数表达式： C AB C B A BC A C B A C B A L ++++=（2）用卡诺图化简3 3611．解：567m m m ABC C B A ABC C AB AC AB L ++=+++=+=13． 解：D C B D C D D C A D C B D C C A F +++=++=)(0⋅+++=+++=CD D C D C A D C AB D C B D C D C A D C A令A 1=C ，A 0=D ，AB D =0，A D =1，D 2=1，D 3=0 连线图：14． 解：3 371。
3组合逻辑电路习题解答
自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。
输入输出均为低电平有效。
当输入7I 6I 5I …0I 为时，输出2Y 1Y 0Y 为 010 。
4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。
9．多位加法器采用超前进位的目的是简化电路结构 × 。
（√，× ） 10．组合逻辑电路中的冒险是由于 引起的。
A ．电路未达到最简 B ．电路有多个输出C ．电路中的时延D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的A ．在输出级加正取样脉冲B ．在输入级加正取样脉冲C ．在输出级加负取样脉冲D ．在输入级加负取样脉冲12．当二输入与非门输入为 变化时，输出可能有竞争冒险。
A ．01→10B ．00→10C ．10→11D ．11→0113．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。
A ．011 B ．100 C ．101 D ．01014．数据分配器和 有着相同的基本电路结构形式。
3组合逻辑电路习题解答79304
自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。
输入输出均为低电平有效。
当输入7I 6I 5I …0I 为11010101时，输出2Y 1Y 0Y 为010 。
4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。
9．多位加法器采用超前进位的目的是简化电路结构 × 。
（√，× ） 10．组合逻辑电路中的冒险是由于 引起的。
A ．电路未达到最简 B ．电路有多个输出C ．电路中的时延D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？A ．在输出级加正取样脉冲B ．在输入级加正取样脉冲C ．在输出级加负取样脉冲D ．在输入级加负取样脉冲12．当二输入与非门输入为 变化时，输出可能有竞争冒险。
A ．01→10B ．00→10C ．10→11D ．11→0113．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。
A ．011 B ．100 C ．101 D ．01014．数据分配器和 有着相同的基本电路结构形式。
组合逻辑电路练习题及问题详解.
第三章 组合逻辑电路练习题及答案[3.1] 分析图P3.1电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
[解]BCAC AB Y BC AC AB C B A ABC Y ++=+++++=21)(真值表： A B C Y 1 Y 2 000 0 0 00 1 1 0 010 1 0 01 1 0 1 100 1 0 10 1 0 1 110 0 111 1 1 1B 、C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。
[3.2] 图P3.2是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。
[解]（1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。
3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++=（2）COMP=0、Z=0时，Y 1=A 1， Y 2=A 2， Y 3=A 3， Y 4=A 4。
COMP =0、Z=0的真值表从略。
[3.3] 用与非门设计四变量的多数表决电路。
当输入变量A 、B 、C 、D 有3个或3个以上为1时输出为1，输入为其他状态时输出为0。
[解] 题3.3的真值表如表A3.3所示，逻辑图如图A3.3所示。
ABCD D ABC D C AB CD B A BCD A Y ++++=BCD ACD ABC ABC +++=十进制数A 4A 3A 2A 1 Y 4Y 3Y 2 Y 1 十进制数 A 4 A 3 A 2 A 1Y 4 Y 3 Y 2 Y 1 0 0 0 0 0 100 1 8 1000 000 1 1 000 1 1000 9 100 10000 2 0010 011 1 伪码 1010 011 1 3 001 1 0110 101 1 0110 4 0100 010 1 1100 010 1 5 010 1 0100 110 1 0100 6 0110 001 1 1110001 1 7 011 1 0010111 10010A B C D Y A B C D Y 0 0 0 0 0 1000 0 000 1 0 100 1 0 0010 0 1010 0 001 1 0 101 1 1 0100 0 1100 0 010 1 0 110 1 1 0110 0 1110 1011 1 1 111 1 1BCD ACD ABD ABC ⋅⋅⋅=[3.4] 有一水箱由大、小两台泵M L 和M S 供水，如图P3.4所示。
3组合逻辑电路习题解答
自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。
输入输出均为低电平有效。
当输入7I 6I 5I …0I 为时，输出2Y 1Y 0Y 为 010 。
4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。
9．多位加法器采用超前进位的目的是简化电路结构 × 。
（√，× ） 10．组合逻辑电路中的冒险是由于 引起的。
A ．电路未达到最简 B ．电路有多个输出C ．电路中的时延D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？A ．在输出级加正取样脉冲B ．在输入级加正取样脉冲C ．在输出级加负取样脉冲D ．在输入级加负取样脉冲12．当二输入与非门输入为 变化时，输出可能有竞争冒险。
A ．01→10B ．00→10C ．10→11D ．11→0113．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。
A ．011 B ．100 C ．101 D ．01014．数据分配器和 有着相同的基本电路结构形式。
第3章 组合逻辑电路习题解答
复习思考题3-1 组合逻辑电路的特点？ 从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。
任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。
3-2 什么是半加？什么是全加？区别是什么？若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。
两个同位的加数和来自低位的进位三者相加，称为全加。
半加是两个1位二进制数相加，全加是三个1位二进制数相加。
3-3 编码器与译码器的工作特点？ 编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。
译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。
3-4 用中规模组合电路实现组合逻辑函数是应注意什么问题？中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。
3-5 什么是竞争-冒险？产生竞争-冒险的原因是什么？如何消除竞争-冒险？在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。
门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。
消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。
习 题3-1试分析图3.55所示各组合逻辑电路的逻辑功能。
解： (a)图 (1) 由逻辑图逐级写出表达式：)()(D C B A Y ⊕⊕⊕=(2) 化简与变换：令DC Y B A Y ⊕=⊕=21则 21Y Y Y ⊕=(4)分析逻辑功能：由真值表可知，该电路所能完成的逻辑功能是：判断四个输入端输入1的情况，当输入奇数个1时，输出为1，否则输出为0。
(b)图 (1) 由逻辑图逐级写出表达式：B A B A Y ⊕⊕⊕=(2) 化简与变换：Y=1 由此可见，无论输入是什么状态，输出均为13-2 试分析图3.56所示各组合逻辑电路的逻辑功能，写出函数表达式。
3组合逻辑电路习题解答71436
自我检测题1. 组合逻借电路任何时刻的输出信号，与该时刻的输入信号 有关，与以前的输入 信号无关。
2. 在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的 现象称为竞争冒险。
3. 8线一3线优先编码器74LS148的优先编码顺序是7；、拆、人、…、斤，输出为 可斤石。
输入输出均为低电平有效。
当输入7? 7；斤…石为时，输出可斤石为010 °4.3线一8线译码器74HC138处于译码状态时，当输入 ^p4o=OOl 时，输出石~石=_c5. 实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫超遐缠矍。
6. 根据需要选择一路信号送到公共数据线上的电路叫数据选择器。
7. 一位数值比较器，输入信号为两个要比较的一位二进制数，用人、3表示，输出信 号为比较结果:如).冷询和X ，则幺询的逻辑表达式为A 苑&能完成两个一位二进制数相加.并考虑到低位进位的器件称为 全加器。
9.多位加法器采用超前进位的目的是简化电路结构一 X °(V, X )10・组合逻辑电路中的冒险是由于 _________ 引起的。
11.的12・当二输入与非门输入为 _______ 变化时，输出可能有竞争冒险。
A. 01-*10B. 00—10C ・ 10—11D ・ 11-*0113.译码器74HC138的使能端E^E ；取值为 _____________ 时，处于允许译码状态。
A. OilB. 100C. 101D ・ 01014 •数据分配器和 _________ 有着相同的基本电路结构形式。
A.加法器B.编码器C.数据选择器D.译码器A.在输岀级加正取样脉冲C.在输出级加负取样脉冲 B.在输入级加正取样脉冲D.在输入级加负取样脉冲15.在二进制译码器中，若输入有4位代码，则输出有___________ 个信号。
A. 2B. 4 C・ 8 D・ 1616•比较两位二进制数从4風和当A>B时输出则F表达式是A ・ F =州 B]B ・ F =州 A 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
复习思考题
3-1 组合逻辑电路的特点 从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。
任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。
3-2 什么是半加什么是全加区别是什么
若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。
两个同位的加数和来自低位的进位三者相加，称为全加。
半加是两个1位二进制数相加，全加是三个1位二进制数相加。
3-3 编码器与译码器的工作特点 编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。
译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。
3-4 用中规模组合电路实现组合逻辑函数是应注意什么问题
中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。
3-5 什么是竞争-冒险产生竞争-冒险的原因是什么如何消除竞争-冒险 {
在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。
门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。
消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。
习 题
3-1试分析图所示各组合逻辑电路的逻辑功能。
解： (a)图 (1) 由逻辑图逐级写出表达式：)()(D C B A Y ⊕⊕⊕=
(2) 化简与变换：
令
D
C Y B A Y ⊕=⊕=21
则 21Y Y Y ⊕=
(4)分析逻辑功能：由真值表可知，该电路所能完成的逻辑功能是：判断四个输入端输入1的情况，当输入奇数个1时，输出为1，否则输出为0。
(b)图 (1) 由逻辑图逐级写出表达式：
B A B A Y ⊕⊕⊕=(2) 化简与变换：Y=1 由此可见，无论输入是什么状态，输出均为1
3-2 试分析图所示各组合逻辑电路的逻辑功能，写出函数表达式。
[
解： (a)图 CD C B AB Y ⊕⊕⊕=
(b)图
C
B A Y B
C C A B A Y ⊕⊕=++=21 全加器
3-3 采用与非门设计下列逻辑电路： (1) 三变量非一致电路；
(2) 三变量判奇电路(含1的个数)； (3) 三变量多数表决电路。
解：
输入 输出 —
输出 输出 A B C Y 1 Y 2 Y 3 0 0 0 0 0 1 0 1 0 0 1 1
?
1 0 0 1 0 1 1 1 0 1 1 1
0 1 1 1 1 1 % 1 0
0 1 1 0 1 0 0 1
— 0 0 0 1 0 1 1 1。
AC
BC AB Y ABC C B A C B A C B A Y C
A B A C B Y ++=++++=++=321 3-4 有一个车间， 有红、黄两个故障指示灯，用来表示三台设备的工作情况。
当有一台设备出现故障时，黄灯亮；若有两台设备出现故障时，红灯亮；若三台设备都出现故障时， 红灯、黄灯都亮。
试用与非门设计一个控制灯亮的逻辑电路。
解：有故障用1表示，无故障用0表示，灯亮用1表示，灭用0表示
C
B
A
Y AC
BC
AB
Y
⊕
⊕
=+
+
=
2
1
3-5 A、B、C和D四人在同一实验室工作，他们之间的工作关系是：
(1) A到实验室，就可以工作；
(2) B必须C到实验室后才有工作可做；
(3) D只有A在实验室才可以工作。
请将实验室中没人工作这一事件用逻辑表达式表达出来。
…
解：1表示在实验室，0表示不在实验室，1表示有人工作，0表示没人工作
BC A Y +=
*
3-6 设计用单刀双掷开关来控制楼梯照明灯的电路。
要求在楼下开灯后， 可在楼上关灯；同样也可在楼上开灯，而在楼下关灯。
用与非门实现上述逻辑功能。
解；A 表示楼上开关、B 表示楼下开关。
1表示开关闭合、0表示开关断开
B A B A Y +=
旅客列车分特快、直快、慢车等三种。
它们的优先顺序由高到低依次是特快、直快、慢车。
试设计一个列车从车站开出的逻辑电路。
解： A 表示特快、B 表示直快、C 表示慢车。
1表示开、0表示停
【
C
B A Y B A Y A Y
C B A === 3-8 用译码器实现下列逻辑函数，画出电路图。
(1) Y 1=∑m (3，4，5，6)
(2) Y 2=∑m (1，3，5，9，11)
(3) Y 3=∑m (2，6，9，12，13，14)
解：65431m m m m Y +++=
%
6
5436
5431Y Y Y Y m m m m Y ==
1195312m m m m m Y ++++=
5
432111
95312Y Y Y Y Y m m m m m Y ==
1413129623m m m m m m Y +++++=
14
131296214
13129623Y Y Y Y Y Y m m m m m m Y ==
3-9 用与非门设计一个七段显示译码器，要求能显示H 、F 、E 、L 四个符号。
解：输入A 、B ，00表示H 、01表示F 、10表示E 、11表示L
输出Ya,Yb,Yc,Yd,Ye,Yf,Yg 。
灯亮用1表示、灯灭用0表示
B A B A Y a += B A Y b = B A Y c = A Y d = 1==f e Y Y B A B A Y g +=
3-10 试用74LS151数据选择器实现逻辑函数: (1) Y (A ，B ，C ) =∑m (1，3，5，7) (2) ABC C AB BC A C B A Y +++=2 解： 75311m m m m Y +++=
76312m m m Y ++=
】
用译码器和门电路设计一个数据选择器。
解：四选一数据选择器
:
3-12 用集成二进制译码器和与非门实现下列逻辑函数，画出电路图。
(1) ∑
=
m
Y )6,5,4,3(1
(2) ∑=m
Y )10,8,6,2,0(2
3
32211003
01201101001D Y D Y D Y D Y D A A D A A D A A D A A Y +++=+++=33221100D Y D Y D Y D Y Y ⋅⋅⋅=3
3221100D Y D Y D Y D Y Y ⋅⋅⋅=
解： 65431m m m m Y +++=
6
5436
5431Y Y Y Y m m m m Y ==
1086201m m m m m Y ++++=
10
862010
86202Y Y Y Y Y m m m m m Y ==
3-13 画出用2片4位数值比较器组成8位数值比较器的电路图。
￥
3-14 用四选一数据选择器和译码器， 组成二十选一数据选择器。
3-15 仿照全加器的设计方法，试设计一个一个全减器。
解：全减器有三个输入变量：被减数An 、减数Bn 、低位向本位的借位Cn ；有两个输出变量：本位差Dn 、本位向高位的借位C n +1
全减器真值表
1 1 1 1 1
习题3-15图
3-16 判断下列逻辑函数是否存在冒险现象： (1) C B A C B C A AB Y +++=1 (2) ))()((2C A C B B A Y +++= 解： C B A C B C A AB Y +++=1
当B=C=1时 A A Y +=1 则存在0冒险
))()((2C A C B B A Y +++=
当A=0 C=1时 B B Y ⋅=1 则存在1冒险
n
n n n n n n n n n n n n n n n n n n n B A C A C B C C B A C B A C B A C B A D ++=+++=+1。