数字系统设计(扫盲篇)

显示 数字 0 1 2 3 4 5 6 7 8 9
其
他
无关项
14
第4章 组合逻辑电路
第二步：根据真值表写出逻辑式（可利用无关项化简）
a A C BD B D AC BDB D b B C D CD BC DCD c C B D C BD d A C D B D BC BC D AC D B D BC BC D e C D BD C DBD f A C D BC B D AC D BC B D g A BC BC C D ABC BC C D
2. 特性方程:
Qn+1=D
31
4. T 触发器与T 触发器
（1）T触发器 1. 特性表
保持
翻转
3. 状态转换图
2. 特性方程:
Q
n+1
T Q TQ
n
n
32
（2）T'触发器
T触发器的输入端接逻辑“1”时构成T触发器。 仅具有计数功能（翻转功能）。 T触发器特性方程
Q
n+1
T Q TQ
45
解法2：异步级联（串行进位方式）
两片的CTP、CTT都为1，均为计数状态，片(I)记 到9时的CO端输出为1，片(II)的CP为低，下一个 脉冲到达后，片(I)返回0，CO端产生上升沿，片 (II)计入1。
46
例6-7 设计一个串行数据检测器，要求在连续输 入三个或三个以上“1”时输出为1，其余情况下 输出为0。 1. 抽象、画出状态转换图
39
6.时序逻辑电路分类
3、按输出信号的特点分类：（即组合电路的繁简 程度） （1）Mealy（米里）型：输出信号取决于存储电 路与输入变量 （2）Moore（摩尔）型：输出仅仅取决于存储电 路的状态
注：有些电路没有组合逻辑电路；有些电路没有 输入信号。
40
同步十进制加法计数器
驱动方程：
输出方程： 状态方程：
CP
CP
同步型，高电平工作
主从型，下降沿触发
CP
CP
边沿型，上升沿触发
27
边沿型，下降沿触发
5.4 触发器的逻辑功能及相互转换
触发器还可按照逻辑功能的不同特点，把时钟 控制的触发器分为RS触发器、JK触发器、T触
发器、T´触发器和D触发器等几种类型。
触发器描述方法：特性表、特性方程、状态转 换图。
综合应用实例：药厂药片数量计数系统电路框
图。图中，工厂的产品（药片）通过漏斗装入
位于传送带上的药瓶之中，每瓶中药片的数量 可以预先设定，要求通过数码管显示所设每瓶 中药片数量 及若干瓶中药片总的数量。
第4章 组合逻辑电路
17
药片通过 漏斗装入 键盘设定 每瓶数量
第4章 组合逻辑电路
18
5.1 寄存器
数字系统设计(扫盲篇)
授课教材： 数字电子技术基础（第3版）李庆常主编，机械工业出 版社 参考教材：
数字电子技术基础（第5版）阎石主编，高等教育出版社
电子技术基础 数字部分（第5版）康华光主编，高等教 育出版社
1
目 录
10.1 数字系统概述

数字系统的组成
数字系统的研制过程
10.2 数字系统设计的一般方法
驱动方程:
J1 AQ0 , J 0 AQ1 ,
52
输出方程:
K1 A K0 1
F AQ1
5. 画逻辑图
J1 AQ0 , J 0 AQ1 , K1 A K0 1
n
n
T’特性方程
Q
n+1
Q
n
33
5.4.2 触发器逻辑功能的转换
将具有某种逻辑功能的触发器，在其输入端加 一转换电路（组合逻辑电路），可完成另一待 求FF的逻辑功能。通常采用触发器特性方程比 较的方法进行设计。
输入
转 换 电 路
已 有 触发器
Q Q 待求 触发器
CP
34
1. 从D触发器到JK触发器的转换
计数脉冲 上升沿计数 预置数输入端
清零端 低电平有效
44
例:用两片74160接成百进制计数器。 M=100,N1=N2=10,即用两片74160进行级联。
解法1：同步级联（并行进位方式） 片(I)记到9时CO端输出为1，下一个脉冲片(II)为计 数状态记入1，片(I)返回0。片(I)始终计数总有效。
28
1. RS 触发器 （具有置0、置1、保持功能） 1. 特性表 3. 状态转换图
2. 特性方程:
29
2. JK 触发器 （具有置0、置1、保持、翻转的全功能） 1. 特性表 3. 状态转换图
2. 特性方程:
Qn+1 J Qn KQn
30
3. D 触发器
1. 特性表 3. 状态转换图
ABCD
3.1 半导体二极管的开关特性

因为半导体二极管具有单向导电性，即外加正向
电压时导通，外加反向电压时截止，所以它相当 于一个受外加电压极性控制的开关。
7
箭头表示PN结 的正偏 方向
集电结
发射结
图3.9 双极型三极管的两种类型
8
3.2双极型三极管的开关电路
用NPN型三极管取代下图中的开关S，就得到了三
F ABCD ABCD ABC ABD ABC BCD
F AB BC BD ACD ABCD
CD AB
ACD
00 01 11 10 1
1 1 1 1 1 1 1 1
注意：
00 01
BD
AB
1.化简完成后要检查有 无多余圈。
BC
11 10
2.最简结果不唯一。
主触发器
从触发器
25
5.2.4 边沿触发器
为了进一步增强触发器的抗干扰能力，提高工
作的可靠性，希望触发器的次态仅仅取决于CP
的上升沿或下降沿到来时刻输入信号的状态， 而在此之前的或之后输入信号状态的任何变化 对触发器的次态都没有影响。
这种触发器即为边沿触发器。
26
第4章 4.2
5.3触发器逻辑符号比较
第4章 组合逻辑电路
12
七段显示译码器的设计
按照显示的要求（数字、字母等）及数码管的结 构（共阳极或共阴极），根据组合电路的设计方
法进行设计。
例：设计一个七段显示译码器，将 0000、0001、
0010· · · · · · 1001（8421BCD码），用共阴极接法的
半导体七段显示器依次显示为 0、1· · · · · · 9
++ +
b c
-b
c
电流控制电流源
e
e
NPN
++
d
PNP --
B s g
d B s
+
g
电压控制电流源
N沟道(增强型)
P沟道(增强型)
11
4 组合逻辑电路
常用组合逻辑电路 1、编码器；2、译码器；3、数据选择器； 4、加法器；5、数值比较器 组合逻辑电路的一般设计方法 1、列真值表；2、写表达式、变换；3、画逻辑图。 组合逻辑电路中的竞争—冒险现象
10.3 数字系统设计举例

数字波形合成器的设计
浮点频率计的设计
第10章 数字系统设计 2
1.数字电路的基本功能及其应用
典型的电子信息系统组成框图
第1章数字电路概述
3
1.数字电路的基本功能及其应用
某空调显示控制电路框图
第1章数字电路概述
4
2.1 门电路
第10章 数字系统设计
5
2.2 用卡诺图化简逻辑函数
0 1 1 0 0 1 0 1
0 保持 1 0 置‘0’ 0 1 置‘1’ 1 不定 1* 不定 1*
特性方程
Q n 1 S RQ n SR 0 约束条件
22
5.2.2 同步RS触发器
在一个较复杂的数字系统中，当采用多个触发
器时，往往要求各个触发器的翻转在时间上同
步，因此需引入一个公用的同步信号，使这些 触发器只有在同步信号到达时才按输入信号改 变输出状态。通常称此同步信号为时钟脉冲信 号，简称时钟，用CP表示。
48
3. 状态分配 M＝3，取触发器的个数n＝2，令S0＝00，
S1＝01， S2＝10，则得出编码后的状态转换图。
49
4. 确定触发器类型，求输出方程、状态方程、 和驱动方程。 选JK触发器，画出次态卡诺图。
50
拆分次态卡诺图
51
求各方程
状态方程:
n+1 Q1 AQ0Q1 AQ1 n+1 Q0 AQ1Q0 AQ1Q0 1Q0
CO=Q0 • Q3
41
状态转换图及时序图
同步十进制加法计数器
42
同步十进计数器 CT74160 功能表
CTP
CTT
CR
异步清零 同步预置
要求根据功能表，看出电路的逻辑功能、 功能端的有效电平、异步/同步作用端。
43
43
74160逻辑符号
计数控制端 高电平有效
状态输出端
进位输出端
预置端 低电平有效
第4章 组合逻辑电路
13
第一步：按照要求及数码管的结构，写出真值表
输 入 A B C D 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1 输 出
a b c d e f g
1 0 1 1 0 1 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 0 1 1 0 1 1 1 0 1 0 0 0 1 0 1 0 1 0 0 0 1 1 1 0 1 1 0 0 1 1 1 1 0 0 0 1
Y (t n1 ) G[W (t n ), Y (t n )]
其他功能描述方法： 状态转换真值表 状态转换图 时序图
38
6.时序逻辑电路分类
1. 按逻辑功能划分有：
计数器、寄存器、移位寄存器、读Βιβλιοθήκη Baidu写存储器、顺
序脉冲发生器等。
2、按动作特点分类：（即按触发器状态更新是否
受同一时钟脉冲控制分类）： （1）同步时序逻辑电路：同一CP （2）异步时序逻辑电路：不同CP
在数字系统中，不但要对数字信号进行算术运 算和逻辑运算，而且需要将数据和运算结果等 信息保存起来，这就需要具有记忆功能的逻辑 单元。
能够存储1位二进制数字信号的基本单元电路叫 做触发器。 触发器是构成各种复杂数字系统的基本逻辑单 元。
19
5.1 寄存器
触发器的分类 RS型触发器
JK型触发器
用A（1位）表示输入数据
用F（1位）表示输出（检测结果） ? 等价状态

S0：(初始状态)未输入 1. S1：输入了一个1. S2：连续输入了两个1. S3：连续输入了三个或三个以上1.
状态

47
2. 状态化简 （合并等价状态）
1/1
S2
0/0
S3
1/1
S3 S0
S0
S3
0/0
S2、S3合并为S2
第三步：根据逻辑式画逻辑图（略）
第4章 组合逻辑电路
15
典型的BCD-七段显示译码器（4线-7线译码器） 74LS47：输出低电平有效，用于共阳极数码管
74LS48：输出高电平有效，用于共阴极数码管
BCD码输入
测试输入 熄灭输入/灭0输出 灭0输入
第4章 组合逻辑电路
显示信号输出
16
4.5 组合电路的系统应用
2、存储电路的输出必须反馈到组合电路的输入端。
37
6.时序电路的功能描述方法
组合电路的输出 组合电路的输出 存储电路的输出 可以用三个方程组来描述
输出方程 驱动方程 状态方程
Z (t n ) F[ X (t n ), Y (t n )]
W (t n ) H [ X (t n ), Y (t n )]
极管开关电路。
9
3.2双极型三极管的开关电路

当vI为低电平时，三极管工作
在截止状态（截止区），输出 高电平vOVCC 。

当vI为高电平时，三极管工作 在饱和导通状态（饱和区）， 输出低电平vO0V（VCES ）。
三极管相当一个受vI控制的开关
深度饱和计算？
10
三极管、 MOS管的比较
比较两种触发器的特性方程:
Q
n+1
J Q KQ
n
n
Qn+1=D
D J Q KQ
n
n
35
6 时序电路概述
时序逻辑电路的特点：
由组合逻辑电路和存储电路构成，它在某一时
刻的输入状态不仅与该时刻输入信号有关，还
与电路原来的输出状态有关。
36
6.时序逻辑电路结构上的特点
1、 包含组合电路和存储电路两部分
功能分类： D型触发器 T型触发器 T 型触发器
20
5.1 寄存器
结构分类： 基本（RS) 同步（RS)
主从 (RS、JK)
边沿 (维持阻塞、CMOS边沿）
21
5.2.1 特性表、特性方程
特性表
SD RD Qn Qn+1
1 1 1 1 0 0 0 0
1 1 0 0 1 1 0 0
将具有时钟控制的触发器称为时钟触发器。
23
5.2.3 空翻现象
同一时钟脉冲作用期间，引起触发器发生两次以 致多次翻转的现象，叫空翻。
24
5.2.3 空翻现象
同步RS触发器存在空翻现象，为了提高抗干扰
能力，克服空翻，希望一个CP脉冲作用期间Q
只改变一次。
采用以下结构形式：主从型、边沿型。