实验三 译码器、数据选择器及应用
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
•
A• B
Y2= A • B
Y3= A • B
我们可以利用它实现逻辑函数: 如Y=B ⊙ A = A • B + A • B = A • B + A • B = Y 0 + Y 3 = Y 0 • Y 3 则A、B和Y之间构成了同或门逻辑。
E =0 A
2-4 译码
Y0
Y
Y3
B
实验三 译码器、数据选择器及应用 译码器、
在4选1中: Y = A • B • C 0 + A • B • C1 + A • B • C 2 + A • B • C 3 选 中 提示: 选 中的 中的1C0~1C3、2C0~2C3接0、1或公式中的输入 提示:4选1中的 ~ 、 ~ 接 、 或公式中的输入Ci-1或 Ci−1 。 或
1C3 2C3 2C2 2C1
输出 输入编码 C B A 1E 2E 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0
1Y0 1Y1 1Y2 1Y3 2Y0 2Y1 2Y2 2Y3
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0
实验三 译码器、数据选择器及应用 译码器、
实验内容
3. 译码器应用:作为逻辑函数产生器。 a) 利用74139译码器实现异或门电路。 b) 利用74139译码器实现3输入多数表决器。
异或门: 异或门: 多数表决器: 多数表决器:
Y = A • B + A • B = A • B • A • B = Y ?• Y ?
4选1 选择器
1Y
Y
实验三 译码器百度文库应用
实验内容
1. 测试74LS139的逻辑功能:按照表3-1的真值表测试2-4译码器。说明使能端E的作 用。什么时候2-4译码器成为4路分配器,输入和输出是否同相? 注意: 由于输入为编码,B为高位A为地位,B、A每一位所代表的值不同,如BA=10 时Y2为低电平,而BA=01时Y1为低电平。在接线时必须明确B、A输入与开关的 对应关系,输出Y0~Y3与指示灯的对应关系,为了便于观察,B、A开关和Y0~Y3 指示灯要有序排列。 输入 使能 选择 B A X 0 0 1 1 X 0 1 0 1 Y0 Y1 Y2 Y3 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 输出
我们可以利用它实现逻辑函数: 如
Y = A • B + A • B = A • B • 1 + A • B • 0 + A • B • 0 + A • B • 1 =A ⊙ B
通过在C0~C3处输入相应的值,A、B和Y之间构成了同或门逻辑。
1 0 0 1
1C3 1C2 1C1 1C0
1E = 0 A A B B
Y=C0 Y=C1 Y=C2 Y=C3
E
1 0 0 0 0 0 0 0 0
Y 0 0 1 0 1 0 1 0 1
1E A
B
4选1 选择器
1Y
Y
实验三 译码器、数据选择器及应用 译码器、
实验内容
5. 数据选择器应用:作为逻辑函数产生器。 a) b) 利用74153选择器实现异或门电路。 利用74153选择器实现3输入多数表决器。
Ci−1
C i −1
A
1C2 1C1 1C0
1E = 0
4选1 选择器
1Y
Si
2C0
B
A B
2E = 0 A
B
4选1 选择器
2Y
C i +1
接线错误查询
实验三 译码器、数据选择器及应用 译码器、
Y 0 0 1 0 1 0 1 0 1
Y=C0 Y=C1 Y=C2 Y=C3
实验三 译码器、数据选择器及应用 译码器、
实验原理
数据选择器常用来选择信号输入或输出,时分多路通信,空分信号交换等。还可以作 为函数发生器。根据数据选择器的原理,在4选1选择器中,
Y = A • B • C 0 + A • B • C1 + A • B • C 2 + A • B • C 3
实验原理
下图是74LS153集成块引脚图,内部有2个4选1数据选择器,其真值表为下表。A、B 的状态起着从4路输入数据中选择哪1路输出的作用。E为使能端,低电平有效,E =0时, 数据选择器工作;E =1时,电路被禁止,输出0。A、B地址在集成块中由2个4选1共用, 高位为B,低位为A。 注意:A、B的低、高位。C0~C3可以用脉冲或电平开关模拟。数据输入和选择输入的作 用不同。
输入 使能 选择 B A X 0 0 1 1 X 0 1 0 1
输出 Y0 Y1 Y2 Y3 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0
E
1 0 0 0 0
实验三 译码器、数据选择器及应用 译码器、
实验原理
• 利用译码器工作时,多个输出端中只有一个有效的特点,译码器可以作为 多路分配器,在数字系统中常为其它集成电路产生片选信号,在扫描显示 中用来产生扫描控制信号。 根据译码器的原理,在2-4译码器中,Y0~Y3与A、B的逻辑关系是: Y0= A • B Y1=
Y4 = A• B•C
Y2 = A• B•C
Y5 = A• B •C
Y3 = A• B •C
Y6 = A• B •C
Y7 = A• B •C
实验三 译码器、数据选择器及应用 译码器、
实验内容
4. 测试74LS153的逻辑功能:按照表2-2的真值表测试4选1译码器,数据输入端C0~C3 可接电平开关,也可分别接频率不同的脉冲源。说明选择输入和数据输入的区别。 为了便于观察,A、B开关和C0~C3开关要有序排列。 注意A、B如何控制Y与C0~C3之间关系。
地址 输入
B A X X 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1
数据输入
C0 C1 C2 C3 X 0 1 X X X X X X X X X 0 1 X X X X X X X X X 0 1 X X X X X X X X X 0 1
选 通
输 出
1C3 1C2 1C1 1C0
异 或 门:
Y = A• B + A• B
多数表决: 多数表决: Y = A • B • C + A • B • C + A • B 在4选1中: Y = A • B • C 0 + A • B • C1 + A • B • C 2 + A • B • C 3 选 中 提示: 选 中的 中的C0~ 接 、 或公式中的输入C。 提示:4选1中的 ~C3接0、1或公式中的输入 。
1C3 1C2 1C1 1C0
C
A
1E = 0
4选1 选择器
1Y
Y
B
A B
实验三 译码器、数据选择器及应用 译码器、
实验内容
5. 数据选择器应用:作为逻辑函数产生器。 c) 利用74153选择器构成1位全加器。
全加器: 全加器:
Si = A • B • C i −1 + A • B • C i −1 + A • B • C i −1 + A • B • C i −1 C i +1 = A • B • C i −1 + A • B • C i −1 + A • B
实验内容
• • • 测试74LS139的逻辑功能 译码器的扩展:将双2-4线译码器扩展成 3-8线译码器。 译码器应用:作为函数发生器。 a) b) • • 利用74139译码器实现异或门电路。★选做 利用74139译码器实现3输入多数表决器。
测试74LS153的逻辑功能 数据选择器应用:作为函数发生器。★a、b选1
Y0
Y1
2-4 译码
E
1 0 0 0 0
E A B
Y2
Y3
实验三 译码器、数据选择器及应用 译码器、
实验内容
2. 译码器的扩展:将双2-4线译码器74LS139加上门电路,扩展成 3-8线译码器。 实验过程:通过分析真值表分析、 实验过程:通过分析真值表分析、设计原理图
根据3-8译码器74138真值表,可以看作由两个2-4译码器组成,并且交替工作,由C的状 态控制。74139中的有两个2-4译码器,可以组成一个3-8译码器,并且由C输入端经一定的组 合逻辑,控制两个2-4译码器的使能端1E、2E分别有效实现。 注意:对C到E的不同接法,Y0~Y7与1Y0~1Y3、2Y0~2Y3之间有不同对应关系。
实验三 译码器、数据选择器及应用 译码器、
实验三 译码器、数据选择器及应用 译码器、
实验目的
• • • • • 熟悉集成译码器的逻辑功能和扩展。 学习利用译码器产生逻辑函数。 熟悉集成数据选择器的逻辑功能。 学习利用数据选择器产生逻辑函数。 学习实验中各种故障的检测、排除。
实验三 译码器、数据选择器及应用 译码器、
地址 输入
B A X X 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1
数据输入
C0 C1 C2 X 0 1 X X X X X X X X X 0 1 X X X X X X X X X 0 1 X X C3 X X X X X X X 0 1
选 通
输 出
E
1 0 0 0 0 0 0 0 0
Y = A• B •C + A• B •C + A• B •C + A• B •C
Y1 = A • B Y2 = A• B
Y3 = A• B
2-4译码器逻辑: Y 0 = A • B 译码器逻辑: 译码器逻辑 3-8译码器逻辑: Y 0 译码器逻辑: 译码器逻辑
= A• B •C
Y1 = A • B • C
a) b) c) 利用74153选择器实现异或门电路。 利用74153选择器实现3输入多数表决器。 利用74153选择器构成1位全加器。
实验三 译码器、数据选择器及应用 译码器、
实验原理
74LS139内有两个2-4译码器 。下图是74LS139集成块引脚图,右边是其中一个2—4译 码器真值表 。输入的2位二进制编码BA共表示4种状态,译码器将每种输入编码使4根输 出线Y0~Y4中的1根有效,Y0~Y1中输出低电平时有效。E 为使能端,低电平有效。