2.1 89C51单片机的内部结构解析
合集下载
第2章 89C51单片机硬件结构和原理 (单片机原理课件)
返回
单片机原理及接口技术
1、准双向 当I/O口作为输入时，应先向此口锁存器写入 全1， 此时该口引脚浮空，可作高阻抗输入。
17:43
返回
单片机原理及接口技术
2、P0口：
P0口可作为一个8位数据准双向输入/输出口；
在CPU访问片外存储器时，P0口为分时复用的
低8位地址总线和8位数据总线。
17:43
3、片内4KB程序存储器Flash ROM（4KB）: 用以存放程序、一些原始数据和表格。但有一些单片机内
部不带ROM/EPROM，如8031、8032、80C31等。
4、四个8位并行I/O（输入/输出）接口 P0~P3: 每个口可以用作输入，也可以用作输出。
17:43
返回
单片机原理及接口技术
5、两个或三个定时/计数器: 每个定时/计数器都可以设置成计数方式，用以对外部 事件进行计数，也可以设置成定时方式，并可以根据 计数或定时的结果 实现计算机控制。 6、一个全双工UART的串行I/O口: 可实现单片机与单片机或其它微机之间串行通信。 7、片内振荡器和时钟产生电路: 但需外接晶振和电容。 8、五个中断源的中断控制系统。 9、具有节电工作方式：
（3）8位程序状态寄存器PSW： （4）8位寄存器B：
（5）布尔处理器： （6）2个8位暂存器：
17:43
返回
单片机原理及接口技术
1）运算器 （1）8位的ALU： 可对4位、8位、16位数据进行操作。
17:43
返回
单片机原理及接口技术
（2）8位累加器ACC（A）： • 它经常作为一个运算数经暂存器2进入ALU 的输入端，与另一个来自暂存器1的运算数 进行运算，运算结果又送回ACC。
17:43
89C51单片机的结构及原理解析
第二节主要组成
CPU的结构 存储器 I/O口的口结构
CPU的结构
CPU是单片机的核心部分。 功能：读取指令，分析指令，产生控制信号控制数据的传 送，对输入数据进行算术逻辑运算以及位操作等操作。 构成： 1、运算器 2、控制器
1、运算器
运算器：算术逻辑单元ALU 、累加器ACC 、暂存器TMP1 和TMP2 、程序状态字寄存器PSW （Program Status Word） 、BCD码运算调整电路和布尔处理器等。为了提 高数据处理和位操作能力，片内还增加了一个通用寄存器B 和一些专用寄存器。
PSW中的进位位C可以作为位累加器使用，整个位操作系 统构成了一个布尔处理器。
算术逻辑单元ALU
算术逻辑单元是由加法器和逻辑电路组成，主要完成二进 制数的四则运算，以及布尔代数的逻辑运算。 通过对运算结果的判断，决定程序状态字PSW的相关状态 标志位的变化。
累加器ACC
ACC是一个8位累加器，通过暂存器和算术逻辑单元相连。 ACC是CPU中最繁忙的寄存器。 在指令系统中， A作为累加器的助记符。 累加器ACC可以按位来操作，如果按位操作，必须写成
ACC.0、ACC.1，一直到ACC.7，而不能A.0、A.1到A.7。 PUSH ACC, POP ACC
程序状态字PSW
程序状态字PSW是8位寄存器，7位有效： 用作程序运行的状态标志，如算术运算、逻辑运算或移
位操作时，如果结果会影响到标志位的时候，PSW相关 位就会做出相应反应，进行清零或置1。 其中有两位用作工作寄存器选择位。 PSW字节地址是D0H。
3、管脚分配
P1口 P1口它是一个内部带上拉电阻的8位准双向I/O口，每位
可以驱动4个LS型的TTL负载。 P1口是用户随意使用的端口。
89C51单片机硬件结构与基本原理
89C51单片机硬件结构和 基本的原理
1. 89C51单片机结构框图
Flash ROM
bus
89C51
89C5189C51单片机硬件结构和 基本的原理
8位CPU
256字节RAM
4KB Flash ROM
4个8位I/O口
2个定时/计数器
5个中断源
1个全双工串行口
片内振荡器和时钟 产生电路（最高允 许振荡频率为 24MHz）
EA ALE PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0
1、电源线：VCC(+5V)、VSS(地) 2、振荡电路：XTAL1、XTAL2 3、复位引脚：RST 4、并行口：P0、P1、P2、P3 5、EA：访问程序存储控制信号 6、PSEN：外部ROM读选通信号 7、ALE：地址锁存控制信号
振荡器及时钟电路：提供片内时钟
89C51单片机硬件结构和 基本的原理
2.2 89C51单片机的引脚及功能
89C51单片机硬件结构和 基本的原理
MCS-51单片机信号引脚简介
P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7
RST RXD/ P3.0 TXD/ P3.1 INT0/ P3.2 INT1/ P3.3 T0/ P3.4
片内RAM：
① 低128B片内RAM ② 高128B片内RAM
0000-007FH 0080-00FFH
SFR：特殊功能寄存器区
89C51单片机硬件结构和 基本的原理
PSW位地址
数据存储器
FFFFH
CY AC F0 RS1 RS0 OV F1 P
1 1 第3区 1 0 第2区 0 1 第1区 0 0 第0区 RS1 RS0 寄存器区
1. 89C51单片机结构框图
Flash ROM
bus
89C51
89C5189C51单片机硬件结构和 基本的原理
8位CPU
256字节RAM
4KB Flash ROM
4个8位I/O口
2个定时/计数器
5个中断源
1个全双工串行口
片内振荡器和时钟 产生电路（最高允 许振荡频率为 24MHz）
EA ALE PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0
1、电源线：VCC(+5V)、VSS(地) 2、振荡电路：XTAL1、XTAL2 3、复位引脚：RST 4、并行口：P0、P1、P2、P3 5、EA：访问程序存储控制信号 6、PSEN：外部ROM读选通信号 7、ALE：地址锁存控制信号
振荡器及时钟电路：提供片内时钟
89C51单片机硬件结构和 基本的原理
2.2 89C51单片机的引脚及功能
89C51单片机硬件结构和 基本的原理
MCS-51单片机信号引脚简介
P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7
RST RXD/ P3.0 TXD/ P3.1 INT0/ P3.2 INT1/ P3.3 T0/ P3.4
片内RAM：
① 低128B片内RAM ② 高128B片内RAM
0000-007FH 0080-00FFH
SFR：特殊功能寄存器区
89C51单片机硬件结构和 基本的原理
PSW位地址
数据存储器
FFFFH
CY AC F0 RS1 RS0 OV F1 P
1 1 第3区 1 0 第2区 0 1 第1区 0 0 第0区 RS1 RS0 寄存器区
第2章 89C51单片机硬件结构和原理
二、 89C51单片机 内部结构图
RAM地 址寄存器 128B RAM
P0.0-P0.7 P0驱动器
P2.0-P2.7
P2驱动器
P0锁存器
P2锁存器
4KB Flash ROM
程序地址 寄存器 B寄存器
暂存器1
暂存器2
ACC
SP
缓冲器
ALU PSEN ALE EA RST 定 时 控 制 指 令 译 码 器 OSC XTAL1 XTAL2 指 令 寄 存 器
0003H~000AH
000BH~0012H
外部中断0
定时器0溢出中断
0013H~001AH
001BH~0022H
外部中断1
定时器1溢出中断
0023H~002AH
002BH
串行口中断
定时器2中断（89C52才有）
0003H～002AH单元：均分为五段，用作五个中断服务程序的 入口。中断矢量地址表如表2-3所示。
ROM中取指令。 当 EA=”0”时：片内ROM不起作用，CPU只能从片外
ROM/EPROM中取指令。可以从 0000H 开始寻址。
片内ROM和片外ROM取指的速度相同。
程序存储器的保留存储单元。如表2-2所示。
保留的存储单元 存储单元 0000H~0002H 保留目的 复位后初始化引导程序地址
第2章
学习目的及要求
89C51单片机硬件结构和原理
熟悉89C51芯片内部结构；
掌握89C51的存储器配置及特点；
熟练掌握21个特殊功能寄存器的功能；
了解并行I/0端口内部结构；
掌握各个引脚的功能，达到会应用的目的； 了解89C51CPU的时序及单片机的工作过程； 熟悉89C51的复位电路及复位功能； 熟练掌握堆栈的概念。
2.1 89C51单片机的内部结构
4. 数据存储器 (1) 功能： 用于存放运算的中间结果、数据暂存和缓冲、 标志位等。
(2) 编址：
FFH 52子系列才有 FFH
SFR分布在 80H-FFH
其中11个可 位寻址
的RAM区
80H 7FH 80H
普通RAM区
89C51 128字节
30H 2FH 20H 1FH 00H
位寻址区 工作寄存器区
片内RAM前32个单元是工作寄存器区(00H—1FH)
FFH 52子系列才有 的RAM区 1FH 18H 17H 10H 0FH 08H 07H 06H 05H 04H 03H 02H 01H 00H
工作寄存器区3
工作寄存器区2
工作寄存器区1
R7 R6 R5 R4 R3 R2 R1 R0
80H 7FH
2
15
1
5
2/3
32
1
5/6
3. 程序存储器 (1) 功能： 用于存放编好的程序和表格常数。 (2) 编址：
0FFFFH
外部 ROM
1000H 0FFFH 内部 ROM 0000H (EA=1) 外部 ROM (EA=0) 0000H 0FFFH
片内ROM和片外ROM取指的速度相同
0000H 0003H 000BH 0013H 001BH 0023H 002BH
51系列单片机的存储器分为数据存储器和程序存储 器，其地址空间，存取指令和控制信号各有一套。
1. 物理结构
片内程序存储器
程序存储器ROM
89C51存储器
片外程序存储器 片内数据存储器 片外数据存储器
数据存储器ROM
2. 逻辑结构
FFH 特 殊 功 能 寄 存 器 80H 7FH 通用 RAM区 位寻址区 30H 2FH 20H 1FH 0FFFH 工作寄 存器区 0000H 0000H 1000H F0H E0H D0H B8H B0H A8H A0H 98H 90H 88H 80H 特 殊 FFFFH 功 能 寄 存 器 中 位 寻 址 F移位功能；位操作。
第2章 89C51单片机的结构及原理PPT课件
11
2. 数据存储器
FF
80
SFR RAM
30
位寻址区
20
工作 寄存器 0-3组
FFFF RAM
外部 RAM
00
0000
12
表 2.2 寄存器与RAM 地址对照表
13
表 2.3 RAM中的位寻址区地址表
14
内部数据存储器高128单元
（特殊功能寄存器区）
程序计数器PC 累加器A 寄存器B 状态字寄存器PSW
4
2.3 89C51系列单片机的引脚功能
2.3.1 89C51系列单片机引脚功能 2.3.2 三总线结构
5
图2-3（a）89C51系列单片机的引脚 6
表2.1 P3口的第二功能表
7
2.3.2 三总线结构
图2-3（b）89C51系列单片机功能引脚分类
(总线结构图）
8
2.4 89C51系列单片机的主要组成部分
外部 ROM EA=0
0000
FF
SFR 80 RAM
30 位寻址区
20
工作 寄存器 0-3组
00
FFFF RAM
外部 RAM
0000
10
1. 程序存储器
在程序存储器中有6个单元具有特殊功能： 0000H～0002H：是所有执行程序的入口
地址，89C51复位后，CPU总是从0000H单 元开始执行程序。 0003H：外部中断0入口。 000BH：定时器0溢出中断入口。 0013H：外部中断1入口。 001BH：定时器1溢出中断入口。 0023H：串行口中断入口。
0
1
3组
18H~1FH
R0~R7
堆栈指针SP：按照先进后出、后进先出 的原则存取RAM区域。
2. 数据存储器
FF
80
SFR RAM
30
位寻址区
20
工作 寄存器 0-3组
FFFF RAM
外部 RAM
00
0000
12
表 2.2 寄存器与RAM 地址对照表
13
表 2.3 RAM中的位寻址区地址表
14
内部数据存储器高128单元
（特殊功能寄存器区）
程序计数器PC 累加器A 寄存器B 状态字寄存器PSW
4
2.3 89C51系列单片机的引脚功能
2.3.1 89C51系列单片机引脚功能 2.3.2 三总线结构
5
图2-3（a）89C51系列单片机的引脚 6
表2.1 P3口的第二功能表
7
2.3.2 三总线结构
图2-3（b）89C51系列单片机功能引脚分类
(总线结构图）
8
2.4 89C51系列单片机的主要组成部分
外部 ROM EA=0
0000
FF
SFR 80 RAM
30 位寻址区
20
工作 寄存器 0-3组
00
FFFF RAM
外部 RAM
0000
10
1. 程序存储器
在程序存储器中有6个单元具有特殊功能： 0000H～0002H：是所有执行程序的入口
地址，89C51复位后，CPU总是从0000H单 元开始执行程序。 0003H：外部中断0入口。 000BH：定时器0溢出中断入口。 0013H：外部中断1入口。 001BH：定时器1溢出中断入口。 0023H：串行口中断入口。
0
1
3组
18H~1FH
R0~R7
堆栈指针SP：按照先进后出、后进先出 的原则存取RAM区域。
89C51单片机的硬件结构
第2章 89C51单片机硬件结构和原理
2.2 89C51的引脚及其功能
40只引脚双列直插封装 44只引脚方形封装方式
第2章 89C51单片机硬件结构和原理
89C51的引脚逻辑图
并行I/O口引脚 电 源 及 时 钟 引 脚
控 制 引 脚
X1 X2 EA PSEN ALE RST VCC GND
P0 P1
2.2.2
控制信号引脚（RST/VPD， ALE/ PROG 、PSEN和EA）
（1）RST/VPD（I，9）——多功能引脚，复位/备用电源。 RST 复位信号，高电平有效。 VPD 备用电源输入端。当Vcc发生故障(掉电等 ),降低到低 电平的规定值时，可由该端子为片内RAM提供电源。 复位电路有上电复位、按键兼上电复位两种： 在RST端加入“1”，且维持两个机器周期（24个振荡周期）， 则CPU复位。复位时 PC＝0000H。 ① 上电复位（右图）
片内RAM ① 低128字节RAM 00H～7FH 均可用作一般的RAM单元外,其中某些部分还可以 以其它形式使用。 通用Reg.区 4个，00H～1FH (4×8=32)， 指令 比一般RAM更丰富、简洁、快捷。 位地址区 20H～2FH 以位寻址方式使用时，地址从 00H～7FH。
第2章 89C51单片机硬件结构和原理
XTAL2（I,18）：振荡器反向放大器输出端。
当外接晶体时，接晶体和微调电容的一端。 当采用外部时钟时，此脚悬空。
第2章 89C51单片机硬件结构和原理
VCC 89C51 5.1K
X1
C 30PF
X1
外时钟信号 X2 89c51
6MHZ
C 30PF
X2
振荡电路的频率为晶体固有频率
89C51单片机硬件结构和原理
缓冲器
ALU PSEN ALE EA RET 定 时 控 制 指 令 译 码 器 OSC XTAL1 XTAL2 指 令 寄 存 器
PC增1 中断、串行口和定时器
PSW PC DPTR P1锁存器 P1驱动器 P1.0-P1.7 P3锁存器 P3驱动器 P3.0-P3.7
第2 章
89C51单片机硬件结构和原理
VPP：用于在对89c51的片内Flash ROM编程时，施加 (12V～21V）高压的输入端。
4. I/O端口 P0～P3
（1） P0口（P0.0～P0.7，39～32pin，I/O） 是漏极开路的8位准双向 I/O 端口。
G
D S
准双向
当I/O口作为输入时，应先向此口锁存器写入全1， 此时该口引脚浮空，可作高阻抗输入。
第2 章
89C51单片机硬件结构和原理
（3） P2口（P2.0～P2.7，21－28，I/O)
带内部上拉电阻的8位 准双向I/O端口。 ① 当有外部存贮器时，用作高8 位地址总线。 ② 当无外部存贮器时，可用作一般I/O线。输出输入时的情 况同P1口。
（4） P3口（P3.0～P3.7，10～17pin，I/O） 双功能口。 带内部上拉电阻的8位准双向I/O端口。 每位能驱动4个LS型TTL负载。 P3口除作为一般I/O口外，每个引脚都有第二功能。 第一功能：一般I/O口，准双向，输出输入时的情况同P1口。 第二功能：系统控制信号，定义如下：
第2 章
89C51单片机硬件结构和原理
第2 章
89C51单片机硬件结构和原理
与8051相比，89C51具有两种用软件选择的节电工作方式——
空闲方式：CPU停止工作，RAM、定时/计数器、中断系统等继续工作。
ALU PSEN ALE EA RET 定 时 控 制 指 令 译 码 器 OSC XTAL1 XTAL2 指 令 寄 存 器
PC增1 中断、串行口和定时器
PSW PC DPTR P1锁存器 P1驱动器 P1.0-P1.7 P3锁存器 P3驱动器 P3.0-P3.7
第2 章
89C51单片机硬件结构和原理
VPP：用于在对89c51的片内Flash ROM编程时，施加 (12V～21V）高压的输入端。
4. I/O端口 P0～P3
（1） P0口（P0.0～P0.7，39～32pin，I/O） 是漏极开路的8位准双向 I/O 端口。
G
D S
准双向
当I/O口作为输入时，应先向此口锁存器写入全1， 此时该口引脚浮空，可作高阻抗输入。
第2 章
89C51单片机硬件结构和原理
（3） P2口（P2.0～P2.7，21－28，I/O)
带内部上拉电阻的8位 准双向I/O端口。 ① 当有外部存贮器时，用作高8 位地址总线。 ② 当无外部存贮器时，可用作一般I/O线。输出输入时的情 况同P1口。
（4） P3口（P3.0～P3.7，10～17pin，I/O） 双功能口。 带内部上拉电阻的8位准双向I/O端口。 每位能驱动4个LS型TTL负载。 P3口除作为一般I/O口外，每个引脚都有第二功能。 第一功能：一般I/O口，准双向，输出输入时的情况同P1口。 第二功能：系统控制信号，定义如下：
第2 章
89C51单片机硬件结构和原理
第2 章
89C51单片机硬件结构和原理
与8051相比，89C51具有两种用软件选择的节电工作方式——
空闲方式：CPU停止工作，RAM、定时/计数器、中断系统等继续工作。
2.1 89C51单片机的内部结构.
总结特点：总结特点：口可作通用I 口使用，◇P0口可作通用 / O口使用，又可作地址数据总口可作通用口使用又可作地址/数据总线口；线口；作通用I 口使用时，是准双向口。
◇P0作通用 / O 口使用时，是准双向口。
且输出作通用时是开漏输出；时是开漏输出；作地址/数据总线口时◇P0作地址数据总线口时，是一真正双向口；作地址数据总线口时，是一真正双向口； VCC 2. P1口口读锁存器 R P1.n T 内部总线写锁存器读引脚 D Q P1口引脚 CLK Q P1口只能作通用 / O 口，是一个准双向口。
口只能作通用I 是一个准双向口。
口只能作通用3. P2口口读锁存器内部总线写锁存器读引脚 D Q 地址控制 VCC R P2.n T P2口引脚 CLK Q MUX (1 通用 / O口通用I 口 CPU发出控制电平“0”，使MUX倒向锁存器输出发出控制电平“ 发出控制电平0”，倒向锁存器输出 Q端，构成一个准双向口。
端构成一个准双向口。
(2 地址总线在系统扩展片外程序存储器扩展数据存储器且容量超过256B (MOVX @DPTR时，控制为“1”，使控制为“1”，超过 MUX倒向内部地址线。
此时，P2输出高8位地址。
倒向内部地址线。
输出高8 倒向内部地址线此时，输出高位地址。
4. P3口口读锁存器内部总线写锁存器读引脚 D 第二输出功能 VCC R W Q P3.n P3口 T 引脚 CLK Q 第二输入功能 (1 通用 / O口（W=1）通用I 口）口类似构成一个准双向口与P1口类似构成一个准双向口。
口类似构成一个准双向口。
(2 第二功能（Q=1）第二功能（）部分输入（部分输入（Q=1、W=1）、）部分输出（输出）部分输出（Q=1、W输出）、输出由于工艺及标准化等原因，准化等原因，芯片的引脚数目有限。
目有限。
引脚“复用” 引脚“复用”P3第二功能各引脚功能定义： P3第二功能各引脚功能定义：第二功能各引脚功能定义 P3.0：RXD串行口输入 P3.0：RXD串行口输入串行 P3.1：TXD串行串行口输出 P3.1：TXD串行口输出 P3.2：INT0外部中断外部中断0 P3.2：INT0外部中断0输入 P3.3：INT1外部中断外部中断1 P3.3：INT1外部中断1输入P3.4：T0定时器定时器0 P3.4：T0定时器0外部输入 P3.5：T1定时器定时器1 P3.5：T1定时器1外部输入 P3.6：WR外部外部写控制 P3.6：WR外部写控制P3.7：RD外部外部读控制 P3.7：RD外部读控制。
89C51单片机硬件结构和原理
• 经过12分频，成为机器周期信号（ MC = 12 /fosc）
需要指出的是，CPU的运算操作 在P1期间，数据传送在P2期间。
河南大学物理与电子学院
2.1.2 89C51单片机芯片内部结构
振荡周期 晶振的振荡周期，单片机的最小时间单位。
若时钟的晶体的振荡频率为fosc，则时钟周期 Tosc=1/fosc。如fosc=6MHz，Tosc=166.7ns。
ACC
PSW
可完成的操作：加减法及8位数的乘除法运算；与、或、异或、循环移位等逻辑操作。
河南大学物理与电子学院
2.1.2 89C51单片机芯片内部结构
累加器ACC
CPU 中 使 用 最频 繁 的 寄 存 器 ， 简 称 ACC或A寄存器。
其作用为： ALU的数据输入源之一，同时在ALU 运算结束后，其结果经内部总线又 送回ACC存放。 数据传送中转站，在某些情况下， 数据必须经过寄存器A进行中转。如 变址寻址指令： movc a,@a+dptr movc a,@a+pc
程序计数器PC变化的轨迹决定了程序的流程。
程序计数器PC是一个16位的计数器，故可以对64KB程序存储器进行寻址。 程序计数器PC的基本工作方式： PC自动加1，这是最基本的工作方式，也是被称为计数器的原因。 执行条件或无条件转移指令时，PC将被置入新值，程序流向发生变化。 在执行调用指令或响应中断时： PC的当前值，即下一条将要执行的指令的地址，被送入堆栈。 将子程序的入口地址或者中断矢量地址送入PC，程序流向发生变化， 执行子程序或中断服务程序。待子程序或中断服务程序结束后，将栈 顶的内容送到PC中，程序流程又返回到原来的地方，继续执行。
河南大学物理与电子学院
2.1.2 89C51单片机芯片内部结构
需要指出的是，CPU的运算操作 在P1期间，数据传送在P2期间。
河南大学物理与电子学院
2.1.2 89C51单片机芯片内部结构
振荡周期 晶振的振荡周期，单片机的最小时间单位。
若时钟的晶体的振荡频率为fosc，则时钟周期 Tosc=1/fosc。如fosc=6MHz，Tosc=166.7ns。
ACC
PSW
可完成的操作：加减法及8位数的乘除法运算；与、或、异或、循环移位等逻辑操作。
河南大学物理与电子学院
2.1.2 89C51单片机芯片内部结构
累加器ACC
CPU 中 使 用 最频 繁 的 寄 存 器 ， 简 称 ACC或A寄存器。
其作用为： ALU的数据输入源之一，同时在ALU 运算结束后，其结果经内部总线又 送回ACC存放。 数据传送中转站，在某些情况下， 数据必须经过寄存器A进行中转。如 变址寻址指令： movc a,@a+dptr movc a,@a+pc
程序计数器PC变化的轨迹决定了程序的流程。
程序计数器PC是一个16位的计数器，故可以对64KB程序存储器进行寻址。 程序计数器PC的基本工作方式： PC自动加1，这是最基本的工作方式，也是被称为计数器的原因。 执行条件或无条件转移指令时，PC将被置入新值，程序流向发生变化。 在执行调用指令或响应中断时： PC的当前值，即下一条将要执行的指令的地址，被送入堆栈。 将子程序的入口地址或者中断矢量地址送入PC，程序流向发生变化， 执行子程序或中断服务程序。待子程序或中断服务程序结束后，将栈 顶的内容送到PC中，程序流程又返回到原来的地方，继续执行。
河南大学物理与电子学院
2.1.2 89C51单片机芯片内部结构
第2章 (1)89C51单片机硬件结构和原理(1)
2.1.2 89C51单片机内部结构
一、结构图 二、结构组成
一、结构图
●由 中央处理单元（CPU）、存储器 （ROM及RAM）和I/O接口组成。 ● 89C51单片机内部结构如 图2-2所 示。
89C51单片机内部 结构图
RAM地 址寄存器 128B RAM
P0.0-P0.7 P0驱动器
P2.0-P2.7
89C51单片机引脚如图2-3所示。
89C51单片机引脚图
2.2.2 89C51单片机引脚功能
一、电源引脚：Vcc和Vss 二、时钟电路引脚：XTAL1和XTAL2 三、控制信号引脚RST、ALE、PSEN和EA 四、I/O端口P0、P1、P2和P3
一、电源引脚：Vcc和Vss
二、用户角度
图2-4 89C51存储器配置
二、时钟电路引脚：XTAL1和XTAL2
• XTAL1（19脚）：接外部晶体和微调电
容的另一端；在片内它是振荡电路反向放
大器的输入端，在采用外部时钟时，该
引脚输入外部时钟脉冲。
三、控制信号引脚：
RST、ALE、PSEN和EA
• RST/VPD（9脚）：
RST：复位信号输入端，高电平有效。
当此输入端保持两个机器周期的高电 平时，就可以完成复位操作。
◆ CPU：由运算和控制逻辑组成，同时还包括 中断系统和部分外部特殊功能寄存器； ◆ RAM：用以存放可以读写的数据，如运算的 中间结果、最终结果以及欲显示的数据； ◆ ROM：用以存放程序、一些原始数据和表格； ◆ I/O口：四个8位并行I/O口，既可用作输入， 也可用作输出； ◆ T/C：两个定时/记数器，既可以工作在定时 模式，也可以工作在记数模式；
（3）在功能上，该系列单片机有基本型 和增强型两大类：
89C51单片机的硬件结构
2.3 89C51的CPU 由运算器和控制器所构成
2.3.1 运算器 1．算术逻辑运算单元ALU 进行算术、逻辑运算，还具有位操作功能
2．累加器A 使用最频繁的寄存器，可写为Acc。
累加器A的作用： （1）是ALU的输入之一，又是运算结果的存放单元。 （2）数据传送大多都通过累加器A。MCS-51增加了一部
分可以不经过累加器的传送指令，即可加快数据的传 送速度，又减少A的“瓶颈堵塞”现象。 A的进位标志Cy同时又是位处理机的位累加器。 3．程序状态字寄存器PSW PSW也称为标志寄存器，存放各有关标志。其结构和 定义如图2-3：
图2-3 程序状态字寄存器PSW
（1）Cy（PSW.7）进位标志位，用于表示Acc.7有否 向更高位进位。
4x8位
1
6
1051(1K)/ 2051(2K)/ 4051(4K)
ATEML
（20条引脚DIP封装）
128
2
15
1
5
89C系列
(常用型)
89C51(4K)/ 89C52(/ 256
2/3
32
1 5/6
2.2 89C51的引脚 40只引脚双列直插封装（DIP）。
89C51的存储器组织结构可以分为三个不同的 存储空间，分别是：
⑴ 64KB程序存储器(ROM),包括片内ROM和片外ROM； ⑵ 64KB外部数据存储器（外RAM）；
⑶ 256B内部数据存储器(内RAM) (包括特殊功能寄存器） 。
89C51存储空间配置图
存储器空间可划分为5类： 1.程序存储器空间
共有21个，是一个具有特殊功能的RAM区。 CPU对各种功能部件的控制是采用特殊功能寄存器（SFR，
Special Function Register）的集中控制方式。
89C51单片机的硬件结构资料
2.2.3
I/O口引脚
89C51共有4个8位并行I/O端口：P0、P1、P2、P3口， 共32个引脚。P3口还具有第二功能，用于特殊信号输入输 出和控制信号（属控制总线）。
(1) P0 口：当 89C51 扩展外部存储器及 I/O 接口芯片时， P0 口 作为地址总线（低8位）及数据总线的分时复用端口。为双 向I/O口。 也可作为通用的I/O口使用，但需加上拉电阻，这时为准 双向口。当作为普通的I/O输入时，应先向端口的输出锁存 器写入1。P0口可驱动8个LS型TTL负载。 (2) P1口：8位准双向I/O口，具有内部上拉电阻，可驱动4个 LS型TTL负载。 (3) P2口：8位准双向I/O口，与地址总线（高8位）复用，具 有内部上拉电阻，可驱动4个LS型TTL负载。 (4) P3 口： 8 位准双向 I/O 口，双功能复用口，具有内部上拉 电阻，可驱动 4 个 LS 型 TTL 负载。 P3 口还可提供第二功能， 定义如表2-1所列，应熟记。 注意:准双向口与双向三态口的差别。 （1）当3个准双向I/O口作输入口使用时，要向该口先写“1”。 （2）准双向I/O口无高阻 “浮空”状态。
片内ROM
有ROM 有EPROM
片内 RAM
128 字节
定时器 计数器
并行 I/O
串行 I/O
中 断 源
8031 80C31 8032 80C32
8051 80C51
(4K字节)
8751 87C51
(4K字节)
2x16
4x8位
1
5
8052 80C52
(8K字节)
8752 87C52
(8K字节)
256 字节
(3) ALE/PROG* （ 30 脚）：地址锁存允许 / 片内 EPROM 编程脉冲 第一功能 :ALE 为地址锁存允许，用来锁存 P0 口 送出的低8位地址,可驱动8个LS型TTL负载。 第 二 功 能 :PROG* 为 编 程 脉 冲 输 入 端 , 片 内 有 EPROM的芯片，在EPROM编程期间，此引脚输入编程 脉冲。
第二章+89C51单片机片内硬件结构
2.2.2 89C51单片机引脚功能
图2-3
89C51/LV51的引脚结构（有双列直插封装(DIP)方式和方形封装方式）
电源引脚：Vcc和Vss 时钟电路引脚：XTAL1和XTAL2 控制信号引脚RST、ALE、PSEN和EA
I/O端口P0、P1、P2和P3
• Vcc(40脚)：电源端，为+5V。
89C51单片机片内有振荡电路， 8位的ALU 只需外接石英晶体和频率微 8位累加器ACC（A） 调电容（2个30pF左右），其 8位程序状态寄存器PSW 频率范围为1.2MHz~12MHz。 该信号作为89C51工作的基本 8位寄存器B 节拍即时间的最小单位。 布尔处理器 2个8位暂存器
16位程序计数器 指令寄存器IR及指令译 码器ID 振荡器和定时电路
用于存放编好的程序和表格常数。
• 89C51片内Flash ROM的容量为 4KB。地址为0000H～0FFFH。
• 片外最多可扩至64KB
ROM/EPROM，地址为1000H～
FFFFH。
• 片内外统一编址。
89C51的PC在0000～0FFFH范
• 当 EA=“1”时
围内执行片内ROM中的程序， 当指令地址超过0FFFH 后就 自动转向片外ROM中取指令。
2个8位暂存器
•由PC中的内容指定ROM地址 8位的ALU
•取出来的指令经IR送至ID 8位累加器ACC（A）
•由ID对指令译码产生一定 8位程序状态寄存器PSW
16位程序计数器 指令寄存器IR及指令译 码器ID 振荡器和定时电路
序列的控制信号，以执行指 8位寄存器B
令所规定的操作。 布尔处理器 2个8位暂存器
序。 Vpp：对89C51片内 Flash ROM固化
图2-3
89C51/LV51的引脚结构（有双列直插封装(DIP)方式和方形封装方式）
电源引脚：Vcc和Vss 时钟电路引脚：XTAL1和XTAL2 控制信号引脚RST、ALE、PSEN和EA
I/O端口P0、P1、P2和P3
• Vcc(40脚)：电源端，为+5V。
89C51单片机片内有振荡电路， 8位的ALU 只需外接石英晶体和频率微 8位累加器ACC（A） 调电容（2个30pF左右），其 8位程序状态寄存器PSW 频率范围为1.2MHz~12MHz。 该信号作为89C51工作的基本 8位寄存器B 节拍即时间的最小单位。 布尔处理器 2个8位暂存器
16位程序计数器 指令寄存器IR及指令译 码器ID 振荡器和定时电路
用于存放编好的程序和表格常数。
• 89C51片内Flash ROM的容量为 4KB。地址为0000H～0FFFH。
• 片外最多可扩至64KB
ROM/EPROM，地址为1000H～
FFFFH。
• 片内外统一编址。
89C51的PC在0000～0FFFH范
• 当 EA=“1”时
围内执行片内ROM中的程序， 当指令地址超过0FFFH 后就 自动转向片外ROM中取指令。
2个8位暂存器
•由PC中的内容指定ROM地址 8位的ALU
•取出来的指令经IR送至ID 8位累加器ACC（A）
•由ID对指令译码产生一定 8位程序状态寄存器PSW
16位程序计数器 指令寄存器IR及指令译 码器ID 振荡器和定时电路
序列的控制信号，以执行指 8位寄存器B
令所规定的操作。 布尔处理器 2个8位暂存器
序。 Vpp：对89C51片内 Flash ROM固化
第二章89C51单片机的结构和原理
第2章 89C51单片机的结构和原理
不访问片外存储器时，ALE端也以振荡频率的1/6固定 输出正脉冲，因而ALE信号可以用作对外输出时钟或定时 信号。
注意：如果想确定89C51/8031芯片的好坏，可用示波 器查看ALE端是否有脉冲信号输出，如有脉冲信号输出， 则89C51/8031基本上是好的。
RST/VPD(9脚）：复位信号与备用电源的输入端。 RST是复位信号输入端，高电平有效。保持两个机器周期 的高电平时，就可以完成复位操作。 RST引脚的第二功能是VPD，即备用电源的输入端。
ALE/PROG(30脚）：地址锁存允许信号端。 当89C51上电正常工作后，ALE引脚不断向外输出正脉冲 信号，此频率为振荡器频率fosc的1/6。CPU访问片外存储器时， ALE输出信号作为锁存低8位地址的控制信号。
存放可以读/写的数据---运算的中间结果、最终结果、欲 显示的数据等。
（3）片内程序存储器ROM/EPROM(4KB/8KB) 。 存放程序，一些原始数据和表格。但也有一些单片机内
部不带ROM/EPROM，如8031，8032，80C31等。 （4）四个8位并行I/O接口P0-P3。 每个口既可以用作输入，也可以用作输出。
第2章 89C51单片机的结构和原理
（3）I/O接口 89C51有四个8位并行接口，即P0-P3。它们
都是双向端口，每个端口有8条I/O线，均可输 入/输出。P0-P3口四个锁存器同RAM统一编址， 可以把I/O口当作一般特殊功能寄存器来寻址。
第2章 89C51单片机的结构和原理
2-2 89C51单片机引脚及其功能
（8）片内振荡器和时钟产生电路。 但石英晶体和微调电容需要外接。最高允许振荡频率24MHZ。
以上各个部分通过内部数据总线相连接。
89C51单片机的硬件结构
1
40
2
39
3
38
4 5
8031
37 36
6
35
7 8051 34
8
332 31
EA
11
30 ALE
12 89C51 29 PSEN
13
28
14
27
15
26
16
25
17
24
18
24
19
22
20
21
2.3 89C51的CPU
P0.0～P0.7 P2.0～P2.7
运 算 器 ： VCC
RD/P3.7 17 XTAL2 18
24 P2.3 23 P2.2
P3 口
17XTAL1 19
22 P2.1
VSS 20
21 P2.0
DIP引脚图
图 2-3 8051 单片机引脚图 逻辑符号
P0 口 P1 口 P2 口
P1. 0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7
PSW.7
CY AC F0
RS RS OV — 10
PSW.0
P
CY（PSW.7）——进位标志位，也可以写为C。有进位/借位 时 CY=1，否则CY=0；
AC（PSW.6）——辅助进位（或称半进位）标志。低4位向高 4位有进/借位时AC=1，否则AC=0。
F0（PSW.5）——由用户定义的标志位。 RS1（PSW.4）、 RS0（PSW.3）——工作寄存器组选择位。 OV（PSW.2）——溢出标志位。有溢出时OV=1，否则OV=0； PSW.1——未定义位。
EA/VPP
PSEN
8051
RXD/P3.0 10 TXD/P3.1 11
教学课件第2章89C51单片机硬件结构和原理
与ROM密切相关的两个引脚 EA 、 PSEN
当ROM容量不够时，尽量选择高容量存储器空间的单片机，如 89C52、89C54、89C58等，应避免外扩程序存储器，因为会增加 硬件负担。
程序存储器
FFFFH
(64K)
0FFFH (4K)
0000H
内部
EA=1
外部
EA=0 0000H
0FFFH (4K)
1
28
2
27
EPROM
3
26
4
25
5
24
6
23
7
22
8
21
9
20
10 2764 19
11
18
12
17
13
16
14
15
1
28
2
27
EPROM
3
26
4
25
5
24
6
23
7
22
8
21
9
20
10 2764 19
11
18
12
17
13
16
14
15
64K
3. 程序存储器
通过16位PC寻址，最大可寻址64kB地址空间
程序存储器资源分布
4. 数据存储器
片内、片外分开编址
如何区分0000-00FFH的地址空间是片内RAM还 是片外RAM？
片内RAM：
• 低128B片内RAM ① 高128B片内RAM
0000-007FH 0080-00FFH
SFR：特殊功能寄存器区
PSW位地址
数据存储器
FFFFH
CY AC F0 RS1 RS0 OV F1 P
当ROM容量不够时，尽量选择高容量存储器空间的单片机，如 89C52、89C54、89C58等，应避免外扩程序存储器，因为会增加 硬件负担。
程序存储器
FFFFH
(64K)
0FFFH (4K)
0000H
内部
EA=1
外部
EA=0 0000H
0FFFH (4K)
1
28
2
27
EPROM
3
26
4
25
5
24
6
23
7
22
8
21
9
20
10 2764 19
11
18
12
17
13
16
14
15
1
28
2
27
EPROM
3
26
4
25
5
24
6
23
7
22
8
21
9
20
10 2764 19
11
18
12
17
13
16
14
15
64K
3. 程序存储器
通过16位PC寻址，最大可寻址64kB地址空间
程序存储器资源分布
4. 数据存储器
片内、片外分开编址
如何区分0000-00FFH的地址空间是片内RAM还 是片外RAM？
片内RAM：
• 低128B片内RAM ① 高128B片内RAM
0000-007FH 0080-00FFH
SFR：特殊功能寄存器区
PSW位地址
数据存储器
FFFFH
CY AC F0 RS1 RS0 OV F1 P
STC89C51单片机硬件结构和原理
算术运算 -- 加、减、乘、除、加1、减1、BCD数十进制 调整、比较
逻辑运算 -- 与、或、非、异或、求补、移位
TMP1，TMP2 – 8位暂存器
ACC – 8位累加器
累加器ACC经常作为一个操作数经TMP2进入ALU，与 来自TMP1的另一个操作数进行运算，结果存入ACC中
作为89C51内部数据传送的中间寄存器
19
VSS
20
40
VCC
39
P0.0
32
31
89C51 30
29 28
P0.7
EA/Vpp ALE / PROG PSEN P2.7
21
P2.0
1. 电源 VCC：电源端，+5V VSS：接地，GND
2. 外接晶体引脚XTAL1和XTAL2
XTAL1：片内振荡器反向放大器输入端，接外部晶体振荡 器一个脚；由外部输入时钟信号时，该脚接地
大部分指令中用注记符A表示，进出堆栈指令时用注记 符ACC表示
B -- 8位寄存器
如图2-2
乘除运算指令中存放一个操作数，操作结束时存放一 部分结果
乘除指令运算之外时可作通用寄存器
PSW -- 程序状态字寄存器
指示指令执行后的状态信息
PSW各位单元可供程序查询和判别
布尔处理器
图2-3
89C51
89C51
89C51
图2-3
ALE / /PROG —— 地址锁存控制端 提供1/6 fosc振荡频率；为其内的Flash ROM输入编程脉冲 /PSEN —— 外部程序存储器的读选通信号端
EA / Vpp —— 内/外ROM选择端
EA = 1 时，访问内部程序存储器,即内ROM EA = 0 时，只访问外部程序存储器,即外ROM
逻辑运算 -- 与、或、非、异或、求补、移位
TMP1，TMP2 – 8位暂存器
ACC – 8位累加器
累加器ACC经常作为一个操作数经TMP2进入ALU，与 来自TMP1的另一个操作数进行运算，结果存入ACC中
作为89C51内部数据传送的中间寄存器
19
VSS
20
40
VCC
39
P0.0
32
31
89C51 30
29 28
P0.7
EA/Vpp ALE / PROG PSEN P2.7
21
P2.0
1. 电源 VCC：电源端，+5V VSS：接地，GND
2. 外接晶体引脚XTAL1和XTAL2
XTAL1：片内振荡器反向放大器输入端，接外部晶体振荡 器一个脚；由外部输入时钟信号时，该脚接地
大部分指令中用注记符A表示，进出堆栈指令时用注记 符ACC表示
B -- 8位寄存器
如图2-2
乘除运算指令中存放一个操作数，操作结束时存放一 部分结果
乘除指令运算之外时可作通用寄存器
PSW -- 程序状态字寄存器
指示指令执行后的状态信息
PSW各位单元可供程序查询和判别
布尔处理器
图2-3
89C51
89C51
89C51
图2-3
ALE / /PROG —— 地址锁存控制端 提供1/6 fosc振荡频率；为其内的Flash ROM输入编程脉冲 /PSEN —— 外部程序存储器的读选通信号端
EA / Vpp —— 内/外ROM选择端
EA = 1 时，访问内部程序存储器,即内ROM EA = 0 时，只访问外部程序存储器,即外ROM
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
51系列单片机的存储器分为数据存储器和程序存储 器，其地址空间，存取指令和控制信号各有一套。
1. 物理结构
片内程序存储器
程序存储器ROM
89C51存储器
片外程序存储器 片内数据存储器 片外数据存储器
数据存储器ROM
2. 逻辑结构
FFH 特 殊 功 能 寄 存 器 80H 7FH 通用 RAM区 位寻址区 30H 2FH 20H 1FH 0FFFH 工作寄 存器区 0000H 0000H 1000H F0H E0H D0H B8H B0H A8H A0H 98H 90H 88H 80H 特 殊 FFFFH 功 能 寄 存 器 中 位 寻 址 FFFFH 外部 RAM 外部
ROM
(I/O口 地址)
内部 ROM (EA=1)
0FFFH
外部 ROM (EA=0)
00H
0000H
内部数据存储器
外部数据存储器
程序存储器
(1) 片内、外程序存储器统一编址，使用MOVC指令。 (2) 片外数据存储器统一编址，使用MOVX指令。 (3) 片内数据存储器统一编址，使用MOV指令。
系列 Intel 51 子系列 Intel 52 子系列 ATEML 89C系列 (常用型) 片内存储器（字节） MCS-51 系列单片机配置一览表 定时器 并行 片内ROM 有ROM 无 8031 80C31 8032 80C32 有EPROM 片内 计数器 RAM I/O 串行 I/O 中 断 源
PSW
中断系统 串行口 定时/计数器
PC加1
PC
DPTR
P1锁存器
P3锁存器 P3驱动器
P1驱动器
P1.0～P0.7
P3.0～P3.7
三、CPU结构
CPU主要由运算器和控制器组成。
1. 运算器 (1) 组成： ALU（算术逻辑单元）、ACC（累加器）、B 寄存器、程序状态字PSW、两个暂存寄存器。 (2) 功能：
2
15
1
5
2/3
32
1
5/6
3. 程序存储器 (1) 功能： 用于存放编好的程序和表格常数。 (2) 编址：
0FFFFH
外部 ROM
1000H 0FFFH 内部 ROM 0000H (EA=1) 外部 ROM (EA=0) 0000H 0FFFH
片内ROM和片外ROM取指的速度相同
0000H 0003H 000BH 0013H 001BH 0023H 002BH
2. 控制器 (1) 组成： 主要由程序计数器PC、指令寄存器IR、指令译 码器ID、堆栈指针SP、数据指针DPTR、时钟 发生器及定时控制逻辑等组成。 (2) 功能： 控制器是单片机的指挥控制部件，保证单片机 各部分能自动而协调地工作。 执行一条指令的全过程：
取指令 分析 执行
四、存储器（哈佛结构）
位序
位标志
PSW.7
PSW.6
PSW.5
PSW.4
PSW.3
PSW.2
PSW.1
PSW.0
CY
AC
F0
RS1
RS0
OV
-
P
用户标志位F0：用户可以根据自己的需要对F0位赋 予一定的含义，由用户置位或复位，以作为软件标 志。 寄存器组选择位RS1、RS0：选择指令当前工作的 工作寄存器组。
RS1
0 0 1 1
8051 8751 128 80C51 87C51 字节 (4K字节) (4K字节) 8052 8752 256 80C52 87C52 字节 (8K字节) (8K字节) 128 128/ 256
2x16
4x8位
1
5
3x16
4x8位
1
6
1051(1K)/2051(2K)/4051(4K) （20条引脚DIP封装） 89C51(4K)/89C52(8K) （40条引脚DIP封装）
RS0
0 1 0 1
工作寄存器区
0区 00H～07H 1区 08H～0FH 2区 10H～17H 3区 18H～1FH
位序
位标志
PSW.7
PSW.6
PSW.5
PSW.4
Pቤተ መጻሕፍቲ ባይዱW.3
PSW.2
PSW.1
PSW.0
CY
AC
F0
RS1
RS0
OV
-
P
溢出标志位OV：带符号加减运算中，超过累加器A 所能表示的符号数有效范围（-128～+127）则OV ＝1。乘法指令，乘积超过255时，OV=1。除法指 令，OV=1，表示除数为0。 奇偶标志位P：该位始终跟踪指示累加器A中1的个 数。如结果A中有奇数个1，则置P=1；否则P=0。 常用于校验串行通信中的数据传送是否出错。 问题：PSW中哪些位有硬件自动设置？哪些位使用 软件方法设定？
1. 3 程序状态字PSW 一个8位寄存器，用于寄存程序运行的状态信息， 供程序查询和判别用。
位序 位标志
PSW.7 PSW.6 PSW.5 PSW.4 PSW.3 PSW.2 PSW.1 PSW.0
CY
AC
F0
RS1
RS0
OV
-
P
进位标志位 CY：有进位或借位时CY＝1,否则CY ＝0；在进行位操作时，CY作为位操作累加器进行 位处理，在指令中用C代替CY。 辅助进位标志位AC：当执行加法(或减法)操作时， 如果运算结果(和或差)的低半字节(位3)向高半字 节有半进位(或借位)，则AC位将被硬件自动置1； 否则AC被自动清0。
2. 1 89C51单片机的内部结构
2.1.1 51单片机的基本组成
外部时钟 外部事件计数
一、51单片机结构框图
振荡器和时序 OSC 程序存储器 4KBROM 数据存储器 256B RAM/SFR 2×16位 定时器/计数器
89C51 CPU
64KB 总线 扩展控制器
内中断 控制
可编程I/O
可编程全双工 串行口
算术运算；逻辑运算；
移位功能；位操作。
1. 1 累加器ACC
累加器ACC是8位寄存器，一个最常用的专用寄存 器。在指令系统中用A作为累加器ACC的助记符。 功能： 用于存放操作数； 用于存放中间结果； 在变址寻址方式中作为变址寄存器使用。 1. 2 寄存器B 在乘除运算时，用来存放一个操作数也用来存 放运算后的一部分结果； 如不做乘除运算时，可作为通用寄存器。
串行通信
外中断
并行口
P0.0～P0.7 Vcc
P2.0～P2.7
P0驱动器 二、89C51内部结构图 RAM 地址 寄存器
RAM A
P2驱动器
Vss
P0锁存器 P2锁存器 EPROM或ROM
B寄存器
暂存器2
暂存器1 ALU
SP
16位地址寄存器 缓冲器
PSEN ALE EA RST
指 定时 令 及 寄 控制 存 器 振荡器