锁相环频率合成技术
锁相技术及频率合成
技术优势与挑战
技术优势
PLL和FS的结合可以实现快速频率切 换、低相位噪声、高分辨率等优点。
技术挑战
需要解决PLL和FS之间的相位噪声传 递和杂散抑制等问题，以确保输出信 号的质量。
实际应用案例
通信系统中的频率合成
用于产生稳定的本振信号，确保接收和发射信号的稳定性和准确 性。
雷达系统中的频率合成
锁相技术原理
锁相技术的基本原理是利用负反馈控制，将外部输入信号与 内部振荡信号进行相位比较，并根据比较结果调整内部振荡 器的参数，使两者的相位保持一致。
当外部输入信号的频率与内部振荡信号的频率相差较小时， 锁相环能够自动跟踪输入信号的频率，并保持两者之间的相 位差恒定。
锁相技术的应用
锁相技术在通信、雷达、导航 、测量等领域得到广泛应用。
智能化
利用人工智能和机器学习技术，实 现锁相技术及频率合成的智能化控 制，提高系统的自适应性。
研究热点与前沿
宽频带、高精度频率合成
01
研究宽频带、高精度频率合成技术，以满足通信、雷达、电子
对抗等领域的需求。
快速频率跳变
02
研究快速频率跳变技术，实现快速切换和灵活的通信方式，提
高通信系统的抗干扰能力和保密性。
电子对抗
在电子对抗领域，锁相技术和频率合成技术用于生成干扰信号和探测信
号，对于提高电子设备的抗干扰能力和探测能力具有重要作用。
02
锁相技术概述
锁相技术定义
Байду номын сангаас
01
锁相技术是一种通过相位比较和 调整实现信号频率跟踪和锁定相 位的电子技术。
02
它利用外部输入信号与内部振荡 信号的相位比较，自动调整内部 振荡器的参数，使两者的相位保 持一致。
答辩-锁相环频率合成器的的设计与制作
将设计好的PCB板交给工厂进行制板。
焊接与组装
将元器件按照PCB板上的焊盘逐一焊 接，完成整个电路板的组装。
元器件选择与采购
元器件选择
根据电路参数和性能要求，选择合适 的电阻、电容、电感等元器件，确保 电路性能稳定可靠。
元器件采购
通过电子市场或网上商城等渠道，购 买所需的元器件，确保质量可靠、价 格合理。P源自B板设计与制作PCB板设计
使用EDA工具进行PCB板的设计，包括层数、线宽、间距等参数的设置，以及元件的布局和布线。
PCB板制作
将设计好的PCB板交给工厂进行制板，确保PCB板的品质和精度符合要求。
焊接与组装
焊接
使用电烙铁或热风枪等工具，将元器件按照PCB板上的焊盘逐一焊接，确保焊点质量良好、无虚焊、无短路。
性能评估与优化建议
性能评估
根据测试结果，该锁相环频率合成器在 输出频率、相位噪声和杂散抑制等方面 均表现出较好的性能，符合设计要求。
VS
优化建议
针对测试过程中发现的问题，建议进一步 优化电路设计，提高杂散抑制性能；同时 加强生产工艺控制，确保产品的一致性和 可靠性。
05
总结与展望
设计制作过程中的收获与不足
03
锁相环频率合成器的制作
制作流程
确定设计目标
明确频率范围、输出功率、相位噪声 等性能指标。
原理图设计
根据设计目标，使用EDA工具进行原 理图设计，包括PLL电路、VCO电路、 分频器等。
电路板布局
根据原理图，进行PCB板的布局设计， 确保信号路径短、干扰小。
元器件选型与采购
根据电路参数和性能要求，选择合适 的电阻、电容、电感等元器件，并完 成采购。
高频电子线路(第五版)课件：锁相技术及频率合成
锁相技术及频率合成
图8.3 常用正弦鉴相器模型
锁相技术及频率合成
锁相技术及频率合成 在同频率上对两个信号的相位进行比较,可得输入信号
ui(t)的总相
式中,φi(t)是以ωrt 为参考的输入信号瞬时相位;Δωi 称为环路 的固有频差,又称起始 频差。
锁相技术及频率合成
锁相技术及频率合成
图8.4 正弦鉴相器的鉴相特性及其电路模型
锁相技术及频率合成
图8.13 一阶锁相环路的相图
锁相技术及频率合成
由图8.13可以看出,环路并不是对任意大小的固有频差 Δωi 都能进行捕捉锁定的。当 Δωi >A= AdA0 时,相轨迹与横 轴没有交点,即没有平衡点,环路失锁,如图8.13(b)所 示,这时 相点总是向右移动(若 Δωi <-A=- AdA0,则相点总是向左移动)。 当| Δωi |≤ AdA0时,相轨迹与横轴有交点,环路可以进入锁定状 态。由图8.13(a)可以看出,当| Δωi |≤ AdA0 时,相轨迹与横轴有 两个交点,环路可以进行捕捉锁定。
锁相技术及频率合成
当环路未加输入信号ui(t)时,VCO 上没有控制电压,它的 振荡频率为ωr。若将频率 ωi 恒定的输入信号加到环路上去, 固有频差(起始频差)Δ ωi = ωi - ωr,因而在接入ui(t)的 瞬间,加 到鉴相器的两个信号的瞬时相位差
锁相技术及频率合成
下面分三种情况进行讨论: (1)Δωi(t)较小,即 VCO 的固有振荡频率ωr 与输入信号频 率ωi 相差较小。 (2)Δωi较大,即ωr与ωi相差较大,使 Δωi超出环路滤波器 的通频带,但仍小于捕捉 带 Δωp。
锁相技术及频率合成 压控振荡器的输出反馈到鉴相器上,对鉴相器输出误差
锁相环频率合成技术及其应用
锁相环频率合成技术及其应用在当今的调频广播发送技术中，为了适应对发射机输出频率稳定度和频率准确度的严格要求，以及方便更换发射机频率的需要，在固态调频发射机中普遍使用了锁相技术和频率合成技术。
锁相环频率合成器成为固态调频发射机重要的组成部分。
锁相环频率合成器的优点在于其能提供频率稳定度很高的输出信号，能很好地抑制寄生分量，避免大量使用滤波器，因而有利于集成化和小型化。
而频率合成器中的程序分频器的分频比可以使用微机进行控制，易于实现发射机频率的更换及其频率显示的程控和遥控，促进全固态调频发射机的数字化、集成化和微机控制化。
将一个标准频率（如晶振参考源），经过加、减、乘、除运算，变成具有同一稳定度和准确度的多个所需频率的技术，称为频率合成技术。
控制振荡器，使其输出信号和一个参考信号之间保持确定关系的技术，称为锁相技术。
把由基准频率获得不同频率信号的组件或仪器，称为“频率合成器”。
频率合成的方法很多，但大致可分成两大类：直接合成法和间接合成法。
固态调频发射机中的频率合成器采用间接合成法。
间接合成法一般可用一个受控源（例如压控振荡器）、参考源和控制回路组成一个系统来实现。
即用一个频率源，通过分频产生参考频率，然后用锁相环（控制回路），把压控振荡器的频率锁定在某一频率上，由压控振荡器间接产生出所需要的频率输出。
1锁相环基本工作原理一个基本的锁相环路由以下3个部件组成：压控振荡器（VCO）、鉴相器（PD）和环路滤波器（LF），如图1所示。
当锁相环开始工作时，输入参考信号的频率f i与压控振荡器的固有振荡频率f 0总是不相同的，即f i≠f 0，这一固有频率差△f=f i-f 0必然引起它们之间的相位差不断变化，并不断跨越2π角。
由于鉴相器特性是以相位差2π为周期的，因此鉴相器输出的误差电压总是在某一范围内摆动。
这个误差电压通过环路滤波器变成控制电压加到压控振荡器上，使压控振荡器的频率f 0趋向于参考信号的频率f i，直到压控振荡器的频率变化到与输入参考信号的频率相等，并满足一定条件，环路就在这个频率上稳定下来。
基于锁相环的频率合成器的设计
基于锁相环的频率合成器的设计随着现代技术的进展，具有高稳定性和精确度的频率源已经成为通信、雷达、仪器仪表、高速计算机及导航系统的主要组成部分。
高性能的频率源可通过频率合成技术获得。
随着大规模的进展，锁相式频率合成技术占有越来越重要的地位。
由一个或几个高稳定度、高精确度的参考频率源通过数字锁相频率合成技术可获得高品质的离散频率源。
1 锁相环频率合成器的原理1.1 锁相环原理锁相环(PLL)是构成频率合成器的核心部件。
主要由相位(PD)、压控(VCO)、环路(LP)和参考频率源组成。
锁相环是一种利用外部输入的参考信号控制环路内部振荡信号反馈控制。
他的被控制量是相位，被控对象是压控振荡器。
1所示，假如锁相环路中压控振荡器的输出信号频率发生变幻，则输入到相位比较器的信号相位θv(t)和θR(t)必定会不同，使相位比较器输出一个与相位误差成比例的误差Vd(t)，经环路滤波器输出一个缓慢变幻的直流电压Vc(t)，来控制压控振荡器输出信号的相位，使输入和输出相位差减小，直到两信号之间的相位差等于常数。
此时，压控振荡器的输出信号频率和输入信号频率相等，且环路处于锁定状态。
1.2 锁相环频率合成器原理2所示，锁相环频率合成器是由参考频率源、参考分频器、相位比较器、环路滤波器、压控振荡器、可变分频器构成。
参考分频器对参考频率源举行分频，输出信号作为相位比较器参考信号。
可变分频器对压控振荡器的输出信号举行分频，分频之后返回到相位比较器输入端与参考信号举行比较。
当环路处于锁定时有f1=f2，由于f1=fr/M，f2=fo/N，所以有fo=Nfr/M。
只要转变可变分频器的分频第1页共3页。
锁相环频率合成器的设计
锁相环频率合成器的设计1方案设计在本系统中需要用到高性能的频率源作为混频信号的本振。
频率合成器的方案主要有三种：直接式、间接式和直接数字频率式。
直接式频率合成尽管有频率转换快的优点，但是其体积大的弱点无法适应现代系统要求。
直接数字式由于其工作频率较低且成本昂贵也不宜采用。
间接式频率合成技术是运用锁相和数字分频器相结合的技术对信号频率进行四则运算，谐波分量是利用锁相环的窄带滤波特性加以滤除的，由于它不采用传统的谐波发生器、倍频器等器件，从而使频率合成器结构简单，造价低，并且有良好的相位噪声特性，所以我们采用间接式频率合成方案。
间接式频率合成器的具体实现方案由很多，主要有混频锁相式、取样锁相式和数字分频锁相式三种。
我们采用的是数字分频锁相式的。
其原理方框图如图所示：图1锁相环频率合成器原理图本电路由晶体振荡器、单片PLL、环路滤波器、相位补偿、VC等组成。
由于频率综合器要求较高的频谱纯度、捷变速度和频率点数，我们采用了单片PLL中包含双模式的鉴频鉴相器，它具有既能降低相位噪声的模拟工作状态，又能提高鉴相频率，增加环路带宽的数字工作状态的双重功能，也即当环路进行频率捕捉时，它以鉴频工作方式工作，当进入相位锁定区域，就转为鉴相方式工作，所以它能够使环路快速自动入锁，无需扩捕电路。
因此，在电路设计过程中，不需要加入频率预制时间，这样有助于提高频率捷变时间。
同样，也能降低相位噪声。
另外，对于输出频率大于2GHZ勺本振源，我们采用倍频法来得到微波毫米波段的输出信号。
需要在锁相环的输出后附加微波毫米波倍频组件，以得到更高的频率。
2 各电路部件勺实现2.1单片PLL为了满足小体积的要求，我们采用单片PLL频率合成技术，单片PLL频率合成技术是现代频率合成技术的一大革命，它使得P、L、S波段实现小型化、低相位噪声频率合成器成为可能。
在本方案中，我们采用Q323睐实现。
美国QUALCO公司推出的Q3236单片PLL 芯片，其性能优良，工作频率在0〜2GHz除此之外，Q3236还具有以下特性：1)内设前置十10/11分频器2)输入灵敏度范围-10dBm〜+10dBm3)鉴相器增益高达302mv4)输入驻波比小于2：15)程序控制端口TTL/CMO兼容，8bit串行的或并行的数据线6)锁定指示7)参考分明比在1 〜16之间8)2〜128分频器的工作频率可达300MHz，90〜1295分频比的工作频率可达2GHzQ3236还包括以下几个功能部件：1)高速参考信号线性接收管和高速VCO的输出信号的线性接收器2)可以高频工作的十10/11双模前置分频器3)由M和A计数器组成的吞脉冲计数分频器4)可编程的参考分频器5)数字鉴频/鉴相器6)锁定/失锁检测电路7)TTL/CMO兼容的并行接口和8位数据总线接口使用Q323睐实现锁相环路，只需外加一阶环路滤波器和VCO参考分频比和分频比均采用外部控制模式。
锁相技术及频率合成
FM /RF 输入1
FM /RF
12 13
输入2
15
VC O 2 输入
3
VC O
输出 4
Uc 16
PD
A3 1
偏压参考源
环路 滤波器
14
13
LF
VC O
56
接定时 电 容C T
去加重 10
A1
A2
9 FM 解调输出
限幅器
7 跟踪范 围控制
8 － U c或 地
图7.16 L562方框图
运放输入 1 2
第7章 锁相技术及频率合成
相应地，鉴相器输出的误差电压ud(t)=AdsinΔωit。 显然，ud(t)是频率为Δωi的差拍电压。下面分三种情况 进行讨论：
(1)Δωi(t)较小，即VCO的固有振荡频率ωr与输入信 号频率ωi相差较小。
(2)Δωi较大，即ωr与ωi相差较大，使Δωi超出环路 滤波器的通频带，但仍小于捕捉带Δωp。
7.1.2 锁相环路的数学模型
1. 鉴相器
在锁相环路中，鉴相器是一个相位比较装置，用
来检测输入信号电压ui(t)和输出信号电压uo(t)之间的相 位差，并产生相应的输出电压ud(t)。
设压控振荡器的输出电压uo(t)为
uo(t)=Uomcos［ωrt+φo(t)］
(7―1)
设环路输入电压ui(t)为
锁定条件可写成
lim de(t) 0
t dt
(7―21)
把dφe(t)/dt＝0代入式(7―20)，可得
Asine(t)i
(7―22)
第7章 锁相技术及频率合成
上式表明，环路锁定时控制频差等于固有频差。
由于锁定时,φe(t)=φe(∞)，故由上式可得
pll锁相环频率合成技术
认识有理数教学反思
《认识有理数教学反思》
在学习有理数的这段时间里，我感觉自己就像在数学的海洋里遨游，有时风平浪静，有时却波涛汹涌。
一开始，老师在黑板上写下那些数字，正数、负数、零，我眼睛都看直啦！心想：“这都是些啥呀？”特别是负数，那小小的负号，就像一个调皮的小精灵，总是让我迷糊。
记得有一次课堂上，老师问：“同学们，负数表示的意义你们懂了吗？”我心里直打鼓，不敢吭声。
旁边的同桌却自信满满地说：“老师，我懂！负数就是比零还小的数嘛！”老师笑着点头，我心里那个羡慕呀，反问自己：“我咋就没这么快明白呢？”
后来做练习题的时候，那一道道题目就像一个个小怪兽，张牙舞爪地等着我去打败它们。
有时候我能一下子就把它们解决掉，心里那叫一个美，就好像在炎热的夏天吃到了最爱的冰淇淋；可有时候，我却被它们难住了，抓耳挠腮，急得像热锅上的蚂蚁，嘴里嘟囔着：“这题咋这么难啊！”
小组讨论的时候可热闹啦！大家七嘴八舌地说着自己的想法。
“哎呀，这道题我觉得应该这样做！”“不对不对，你那样做错啦！”“那到底该咋办呀？”我们争得面红耳赤，可最后在大家的共同努力下，难题还是被我们攻克了，那种成就感，简直没法形容！
经过这段时间的学习，我发现有理数其实也没那么可怕。
它们就像我的小伙伴，虽然有时候会调皮捣蛋，但只要我用心去了解它们，就能和它们友好相处。
我觉得学习有理数就像爬山，一开始觉得山好高好难爬，但是只要一步一个脚印，坚持往上走，总会到达山顶，看到美丽的风景。
所以呀，遇到困难别害怕，勇敢面对，总会找到解决办法的！。
频率合成技术-锁相环路的应用
稳定的载波。
雷达系统中的锁相环路
相位和频率控制
雷达系统中的锁相环路用于精确 控制发射信号的相位和频率，确 保雷达波束的定向和稳定。
目标检测与跟踪
通过锁相环路对回波信号进行处 理，实现目标检测与跟踪，提高 雷达系统的定位精度。
抗干扰能力
锁相环路有助于提高雷达系统的 抗干扰能力，降低杂波和噪声对 目标检测的影响。
频率合成技术的应用领域
通信领域
用于产生本振信号、调 制解调信号等，提高通 信系统的性能和稳定性。
雷达领域
用于产生高精度、高稳 定度的雷达信号，提高 雷达的探测精度和抗干
扰能力。
导航领域
用于产生高精度、高稳 定度的载波信号，提高 导航系统的定位精度和
稳定性。
电子对抗领域
用于产生干扰信号和侦 测信号，提高电子对抗 系统的干扰效果和侦测
锁相环路的局限性包括
跟踪速度较慢、容易受到外部干扰和 温度变化的影响等。
04
锁相环路的实际应用案例
通信系统中的锁相环路
信号解调与调制
01
锁相环路在通信系统中用于信号解调与调制，确保信号的准确
传输和解码。
载波恢复
02
在数字信号传输过程中，锁相环路用于恢复载波，以便正确解
调信号。
频率合成
03
锁相环路作为频率合成器，产生所需的频率，为通信系统提供
锁相环路在频率合成技术中的应用，主要是利用其跟踪和 锁定目标信号的频率和相位的能力，实现输出信号与目标 信号的同步。
锁相环路的频率合成方式
01
锁相环路的频率合成方式主要有三种：直接模拟合成、间接模拟合成 和数字合成。
直接模拟合成是通过模拟电路实现频率合成，具有较高的输出频率和 较低的杂散干扰，但体积较大，成本较高。
锁相技术及频率合成
第7章 锁相技术及频率合成
第7章
反馈控制电路
（锁相环路与频率合成技术）
7.1 自动增益控制电路 7.2 自动频率控制电路 7.3 锁相环路（PLL）
第7章 锁相环路与频率合成技术
7.2 自动频率控制电路
7.2.1 工作原理
图7.2.1 AFC电路原理框图
第7章 锁相环路与频率合成技术
7.2.2 应用举例
锁相环路基本组成框图如图所示。锁相环路是由鉴 相器(PD)、环路滤波器（LF）和压控振荡器（VCO）三 个基本部件构成的闭合环路。
参考晶体 振荡器
u i(t) ωi
鉴相器 PD
u d(t)
环路滤波器 LF
u c(t)
压控振荡器 VCO
输出 u o(t) ωo
ωo
u o(t)
压控振荡器的控制特性
第7章 锁相环路与频率合成技术
7.3.5
锁相环路的应用
一、锁相鉴频电路
ωi
输入调 频信号
鉴相器
环路 滤波器
uc 解调 输出
ωo
压控 振荡器
图7.3.13 调频波锁相解调电路组成
第7章 锁相环路与频率合成技术
鉴相器
u i(t) 输入电压
环路 滤波器
压控 振荡器
π/ 2 移相器
同步 检波器
输出电压
图7.3.15 采用锁相环路的同步检波电路框图
图7.2.2 调幅接收机中的AFC系统
图7.2.3
具有AFC电路的调频发射机框图
第7章 锁相环路与频率合成技术
7.3 锁相环路（PLL）
( Phase-Locked Loop)
7.3.1 锁相环路的基本工作原理
两个信号的频率和相位之间的关系
锁相环与频率合成器实验讲义
锁相与频率合成技术实验讲义桂林电子科技大学通信实验中心实验一锁相环实验一、实验原理锁相环路实质是一个负反馈的相位差自动调节系统。
1、锁相环路的构成图1 锁相环基本框图1（1）鉴相器鉴相器是相位差转换成电压的变换器（θe / V变换器、相差/电压变换器），它把两个信号U2（t）和U1（t）的相位进行比较，产主对应于两个信号相位差θe的误差电Ud（t）。
图2(a) 鉴相器模型23图2（b ）异或门鉴相曲线 图2（c ）数字比相器的鉴频鉴相曲线4如图2（c ）的数字比相器，其特性可以理解为：① 对于相位跳变信号，如f1输入已调2PSK 信号，f2输入载波信号，则鉴相器的输入输出信号为：图3 f 1 ：PSK 信号图4 f 0： 载波信号图5 f 1 与f 0 的相差θe图6 鉴相器的输出电压Ud②对于频率跳变信号，如f1输入已调2FSK信号，由高低频率f H、f L组成，f2输入f L信号，则鉴相器的输入输出信号为：图7 f1：FSK信号图8 f0：FSK的f L信号图9 f1与f0 的相差θe5（2）环路滤波器环路滤波器的作用是滤除误差电压Ud（t）中的进行积分，以保证环路所要求的性能，增加系统的稳定性。
环路滤波器常用的类型有RC积分滤波器，无源比例积分滤波器，有源比例积分滤波器。
（3）压控振荡器VCO的技术指标：中心频率、频率变化范围、频率稳定度、相位噪声、压控线性度、压控灵敏度。
图11 压控振荡器控制电压/ 输出频率（Uc－ωO）特性曲线6同步带与捕获带同步带的测量方法：环路锁定之后，缓慢提高信号源的输入频率，直到输入输出频率不相等，测出Δωh H ；用同样方法测量Δωh L ，环路锁定之后，降低信号源的输入频率，直到输入输出频率不相等，测出ΔωL 。
图20 PLL同步带范围78同步带的测量方法：由于频率太低引起环路失锁之后，缓慢提高信号源的输入频率，直到输入输出频率不相等，测出Δωp H ；用同样方法测量Δωp L 。
锁相环与频率合成技术
• 上式说明当uc（t）随时间而变时，压控振荡器的振荡频率ωu也随时间而变，
锁相环进入“频率牵引”，自动跟踪捕捉输入信号的频率，使锁相环进入锁定的 状入信号要求分:（1）恒定输入环路，用于稳频，频率合成等系
统；（2）随动输入环路，用于跟踪解调系统。按环路组成部件分 (1)模拟锁相环路，环路部件全部采用模拟电路；（2）取样锁相环 路，采用取样保持鉴相器的锁相环路；（3）数字锁相环路，环路部 件部分或全部采用数字电路；（4）集成锁相环路，全部环路部件全 部做在一片单块集成电路中。
• • •
锁相环用于调频和解调时,环路的带宽应远大于调制信号的最高频率.
2 载波跟踪与AM波的同步检波
• 当输入信号无相位变化,环路只能跟踪输入
信号的载频信号.跟踪范围决定于环路的同 步带.可用于载波的再生,同步信号的提取. • 当输入信号为调幅信号,由于调幅信号无相 位变化,环路输出只能得到等幅波,然后与调 幅波在非线型器件进行乘积检波,通过低通 滤波,环路输出即可得到原调制信号.
锁相环与频率合成技术
• 目录 • 锁相环原理 • 鉴相器PD
• •
低通滤波器LF 压控振荡器VCO
• 锁相环的分类 • 锁相环的应用介绍
•
•
•
• •
锁相FM（PM）调制与解调 载波跟踪与AM波的同步检波 锁相环用于频率合成技术
“吞除脉冲”式数字锁相频率合成器的构成 吞除脉冲” 锁相环频率合成技术的特点
•
鉴相器PD
• 锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号
的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经 低通滤波器滤波后形成压控振荡器的控制电压uC（t），对振荡器输出信号的 频率实施控制。
锁相环频率合成技术
fr 参考振荡器 参考分频器 鉴相器 环路滤波=N×Mfr fr 参考振荡器 参考分频器 鉴相器 环路滤波器 压控振荡器
fn 可变分频器÷N 固定前置分频器÷M
模型二、固定前置分频式单环数字频率合成器 MC145155基于这种结构 固定频率分频器的工作速率大于可变程序分频器的工作速率， 因此采用在可变程序分频之前插入高速前置固定分频器，这 样就可以提高频率合成器的工作频率。这种方法叫做预标定 方式。图中高速前置分频器的分频比是M，可使控制振荡器 的输出信号频率降低，其值低于可编程程序分频器的最高工 作频率。因此压控振荡器的输出信号频率为:fo=N×Mfr
Uc（t） 压控振荡器VCO
输出
基本原理： 锁相环是一个相位自动跟踪系统，因而在锁相环锁定 时，不存在输入信号和输出信号的频率差，而只存在如前 所说的最小相位差。 上图给出了基本锁相环方框图。它包括三个基本部分：鉴相 器（PD），环路滤波器（LF）和压控振荡器（VCO）。
这里只研究锁相环频率合成在信号源方面的应用 数字频率合成器 具有中间模拟信号的数字锁相环路组成及工作原理 模型一、单环数字频率合成器的组成及数学模型 单环数字式频率合成器的组成如图所示。在锁相环路中插入一个 可变数字分频器。环路输入信号是一个高稳定度的参考振荡，经 R次分频后，频率为fr的脉冲信号。它与压控振荡器输出经N 次 分频后得到的频率为fN的脉冲信号，在鉴相器进行相位比较。当 环路锁定时，压控振荡器的输出频率fo=Nfr，改变分频比N，就 可以改变输出频率，而频率间隔Δf = fr 。目前可变程序分频器 的最高工作频率约为30MHz，因此限制了输出频率的提高。
根据锁相环锁定后无剩余频差的这一特 点，即鉴相器的两个输入信号的频率相 等，fv=fr。而fv与VCO输出信号频率fo的关 系为：fo=Nt*fv，则压控振荡器输出信号的 频率为fo＝（PN+A）fr 我们只要改变N计数和A计数的预值就可以 获得不同的频率输出。
锁相频率合成.pptx
20，B = 200~300。求合成器输出频率o 的范围和频率分辨率。
fr
PDA
LFA
M
VCOA
A环
fA
NA
PDC
LFC
C环
BPF
PDB
LFB
VCOB
fB
VCOC
B环
NB
=
=
输出的周期个数为个。也就是说，整个电路的分频因子为，合
成器的输出信号频率为：
o = 1 + 2 r
第12页/共20页
变模分频合成器
合成器集成电路
晶振
参考分频器
fr
PD
N1
LF
VCO
fd
N2
fo
模式控制
V /V 1
➢ 特点
①
双模分频PLL合成器的频率分辨率为r ；
②
两个可编程分频器的工作频率为o /( + 1)或o /；也就是说合成
出频率为o /( + 1)；
d)
双模分频器输出2 个周期的脉冲（输入端输入了2 ( + 1)个周期）后，
2 分频器的计数变为0，此时，模式控制将变为低电平，同时，双模分
频器的分频模数变为，也就是说，双模分频器的输出频率将变为o /；
第9页/共20页
变模分频合成器
合成器集成电路
晶振
b)
双模分频器的输出同时驱动两个可编程分频器，它们分别预置在1
和2 ，其中1 > 2 ；
第8页/共20页
变模分频合成器
合成器集成电路
锁相与频率合成详解
输出频率为15kHz～2555kHz,频率间隔为5kHz。
(2)带高速前置分频器的锁相频率合成器
(3)双模前置分频锁相频率合成器 （吞脉冲锁相频率合成器）
由双模前置分频器和A计数器、N计数器组成的分 频器的总分频比 NT A(P 1) (N A)P NP A 。
二、频率合成器
1.一个基准源的直接频率合成器
fo
M1 N1
M1 N1
M2 N2
fR
2.锁相频率合成器 (1)典型的锁相频率合成器
MC145106组成频率合成器
参考分频器是由一个÷2电路和÷29/210电路组成，由 FS(6)端控制。若FS=“1”，参考分频比为210，则 fR=10kHz。若FS=“0”，参考分频比为211，则fR=5kHz。
锁相与频率合成
一、锁相环路基本原理
1.锁相环路的主要特点 (1)良好的跟踪特性 (2)良好的窄带滤波特性 (3)锁定状态无剩余频差 (4)易于集成化
2.锁相环路的应用 (1)锁相倍频电路
(调频电路
滤波器为窄带滤波
(5)锁相调频解调电路 (6)锁相调相解调电路
其VCO输出频率
fo (PN A) fR
由双模前置分频器組成的锁相频率合成器的输岀频率为
fo NT fR (PN A) fR
(4)采用混频器的锁相频率合成器
压控振荡器输岀频率为 fo fL NfR
(5)多环锁相频率合成器
MC145106集成锁相环频率合成器
MC145151
MC145152-2集成锁相环频率合成器
锁相与频率合成技术
PLL的稳定性
锁相环是相位负反馈系统，具有极优良的特性，前面所讨 论的所有这些特性的前提是：锁相环是稳定的。与振荡器 的稳定性一样，锁相环这个闭环系统当它处于锁定的平衡 状态时，在外界干扰、噪声等因素的作用下，环路若有能 力保持它的平衡状态，则环路是稳定的，否则是不稳定的。 锁相环又是一个非线性系统，它的稳定性不仅与系统 参数有关，而且还与外界干扰的强弱有关。在大的干扰作 用下，环路失锁，处于捕捉状态，此时须用非线性捕捉过 程来分析其稳定性。但若分析小干扰时的稳定性，仍可用 环路的线性模型，而且在线性状态下的稳定性是系统稳定 的必要条件。
i
e
c
o
a ( p)
÷N
H ( p)
K pK
He( p)
p pK
K
K f K KVCO N
1.PLL典型部件
K称为环路增益（或环路带宽）
20lg | He( j ) | 20lg | H ( j ) |
+6
-6
K
K
1.PLL典型部件
参考输入→输出，受H(p)的影响，呈跟踪 低通滤波特性。 （输入信号相噪高频部分被环路抑制） VCO →输出，受负反馈的影响，呈跟踪 高通滤波特性。 （低频部分被负反馈对消，VCO的低频相 噪被抑制，可改善VCO近端相噪）
1.PLL典型部件
六、环路参数的计算 环路参数的计算公式与采用的滤波器形 式相关、最佳方式是采用以下方案。 脉冲鉴相器（双D鉴相器）+电流泵+Z网 vr R2 充电泵 络
vo R1 放电泵 C1 Vc C2 C2
1.PLL典型部件
此种联接时
Z ( p) F ( p) FL ( p)
第8章 锁相环与频率合成
K0K d , N1
2
2 K 0K d N1
2
H n 1 2 2
2 4
4
4
通常， ωH >ωn，ξ=0.707， ωH =2.06ωn • PLL 输出频率转换时间近似等于环路捕捉时间 ts≈tp≈4/ξωn 34
前置分频型单环频率合成器
• 为降低N的输入频率，可在N前加固定分频器，其频率关 系 f0 = MNfr , Δf0 = Mfr ，相应的分辨率降低了M倍。 • 由于M的最高工作频率可达GHz级, VCO输出频率也可工 作在GHz级。
14
• • •
PLL的工作频率范围
15
鉴相器
• 常用的鉴相器有以下几类： 模拟相乘器 数字鉴相器 鉴相器 鉴频鉴相器 • 作为原理分析，通常使用具有正弦鉴相特 性的鉴相器。
16
模拟相乘鉴相器
• 模拟相位检波器－模拟相乘电路 参考信号 分频输出信号
Vr (t ) Vrm cos(r t r )
26
环路滤波器
理想积分滤波器 对于有源RC比例积分滤波器，如果适当提高放 大器的增益，使1/Aτ1→∞，则其传递函数可以化 为
1 s 2 1 j 2 A(1 s 2 ) | A F ( s) s 1 j 1 1 As 1
τ1=R1C， τ2=R2C
fref的频率低于ffeed时的频率
频率相同相位相同 fref的频率高于ffeed的频率
22
电荷泵
• PFD的两个输出信号UP与 DOWN需要合并为一个输 出信号来驱动低通滤波器。 • 图中所示的合并电路就是 一个简单的电荷泵（CP） 电路。一般将加入了电荷 泵的锁相环称为电荷泵锁 相环（CPPLL）。 • 在CPPLL中，PFD+CP的 总增益为IP/2π，IP为电荷 泵充放电的电流值。
基于锁相环的频率合成电路设计-技术方案
基于锁相环的频率合成电路设计-技术方案0 引言锁相环简称PLL,是实现相位自动控制的一门技术，早期是为了解决接收机的同步接收问题而开发的，后来应用在电视机的扫描电路中。
由于锁相技术的发展，该技术已逐渐应用到通信、导航、雷达、计算机到家用电器的各个领域。
自从20世纪70年代起，随着集成电路的发展，开始出现集成的锁相环器件、通用和专用集成单片锁相环，使锁相环逐渐变成一个低成本、使用简便的多功能器件。
如今，PLL 技术主要应用在调制解调、频率合成、彩电色幅载波提取、雷达、FM 立体声解码等各个领域。
随着数字技术的发展，还出现了各种数字PLL器件，它们在数字通信中的载波同步、位同步、相干解调等方面起着重要的作用。
随着现代电子技术的飞快发展，具有高稳定性和准确度的频率源已经成为科研生产的重要组成部分。
高性能的频率源可通过频率合成技术获得。
随着大规模集成电路的发展，锁相式频率合成技术占有越来越重要的地位。
由一个或几个高稳定度、高准确度的参考频率源通过数字锁相频率合成技术可获得高品质的离散频率源。
1 锁相环及频率合成器的原理1.1 锁相环原理PLL是一种反馈控制电路，其特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
因PLL可以实现输出信号频率对输入信号频率的自动跟踪，所以PLL通常用于闭环跟踪电路。
PLL在工作的过程中，当输出信号的频率与输入信号的频率相同时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是PLL名称的由来。
PLL通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，PLL组成的原理框图如图1所示。
PLL中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC（t），对振荡器输出信号的频率实施控制。
鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图2所示。
锁相技术第7章频率合成
1
第7章 锁相频率合成器
3. 频率合成器的主要技术指标 ①频率范围：频率合成器的工作频率范围。不同的 用途有不同的频率范围。 ②频率间隔 f r ：频率合成器输出的相邻两个频率之
间的最小间隔。又称频率分辨率。 ③频率转换时间 t s ：频率合成器输出频率转换后，
达到稳定工作所需的时间。它和采用的的方法有关。
比较 频率
锁相频率合成的基本框图
fo f o Nfr 环路锁定后： f r f d N f o 和 f r 有相同的频率稳定度。由于N是可编程 的，不同的分频次数就有不同的频率输出，而且相 邻的两个频率之间的频率增量为 f r 。
《锁相技术》
4
第7章 锁相频率合成器
③. 直接数字频率合成 计算机/ 微处理器
25 工程上可用 f r 和 t s 之间的关系： ts 的经验公式 fr ④频率稳定度：在规定的时间间隔内，频率合成器 输出频率偏离规定值的量。
《锁相技术》
2
第7章 锁相频率合成器
4. 频率合成的方法 ①直接频率合成：利用混频器、倍频器、分频器 和带通滤波器来完成对频率的四则运算。 双混频—分频模块：
《锁相技术》
13
第7章 锁相频率合成器
1、中规模集成频率合成器
MC145106方框图
外接 晶体
选择参考 分频比
外接 LF
外接 VCO
《锁相技术》
选择程序 分频比
14
第7章 锁相频率合成器
特点及功能： ① 外接VCO、晶体及LF构成频率合成器。 ② 采用参考分频器获得参考频率 f r ，程控分频器 获得比较频率 f d ，频率合成器的输出频率为 f r 的 整数倍。 ③ 程序分频器的分频系数可以由机械开关、电子 开关或微处理器进行预置。 ④ 8脚为频率锁定指示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
还有另一种思路，从三种方案的分析我们可以发觉到很大的潜力， 如果采用第二种方案，即便可变程序的分频器工作在20MHz，只 要固定大于5，那么我们至少可以研制出最高工作频率为 100MHz的产品，当然固定前置分频器的分频系数不能太高，小 于等于64没有问题。（M的提高导致鉴相频率的降低，提高了对 环路滤波器的要求，导致转换时间『即环路扑捉时间』的加 长），但是我们比较MC145152和MC145155可以发现后者的体 积和的缩小、引脚减少，（当然还因为155是基于串行标准 的），我目前设计的频率源大小不过跟现在的手机相差无几。因 此这种设计方案可以应用于调频发射机的稳定信号源（如自适应 调频话筒）。可以实现便携的目的。带来的问题只是编程上的复 杂性，我目前正在进行。当然我的目光并不仅限在这个水平，做 这些的同时我没有完全放弃第一种思路，在学习射频电路设计的 理论与应用，教材是国外电子与通信系列教材：RF Circuit Design：Theory and Applications 『Reinhold Ludwig, Ravel Bretchko』，进度到了第三章Smith圆图。
根据锁相环锁定后无剩余频差的这一特 点，即鉴相器的两个输入信号的频率相 等，fv=fr。而fv与VCO输出信号频率fo的关 系为：fo=Nt*fv，则压控振荡器输出信号的 频率为fo＝（PN+A）fr 我们只要改变N计数和A计数的预值就可以 获得不同的频率输出。
进度现状： 比较三种方案，不难知道第三种方案最易实 现。事实也正如此，我们已经成功做到了频 宽从6M到46M的高频信号发生器。 接下来我们有两种思路：一种提高工作频 率，如果按照第三种方案设计和实施电路的 话，理论上工作频率可以达到1.5G以上，但 是常识告诉我们100（30）MHz到4GHz被称 为射频（RF），在设计中我们要引入基于法 拉第定律和安陪定律的传输线理论，PCB板 上传统的导线现在被称为微带线，高频特性 奇特而富有魅力。目前的实验条件限制了现 （now）阶段频率的升级。
fr 参考分频器 鉴相器 环路滤波器 压控振荡器 fo=Nt*fv fn 可变分 频器÷N 变模前置 分频器 ÷P/÷P＋1 可变分 频器÷A
参率合成器 MC145152基于这种结构 • 采用双模前置分频器、÷A计数器、÷N计数器组成的总分频器的原理 是，当MC145152-2的MC（9端）为“1”时，双模前置分频器的分频比是 P+1，而当MC 为0时，双模前置分频器的分频比是P。片内6位÷A计数 器和10位÷N计数器均是见减法计数器，若A计数器预置为A，若N计数 器预置为N。信号经双模分频器分频时，由于A计数器未到0，MC的输出 为高电位“1”，前置分频比为P+1。由VCO来的信号经前置分频器进行 P+1分频后，同时送给÷A计数器和÷N计数器进行减法计数。A的计数 减到0时，MC的输出电位为0，前置分频器的分频比变为P，然后÷N计 数器继续进行减法计数；当÷N计数器为0时，MC 输出电位为“1”，前置 分频器的分频比值又回到P+1，整个过程的分频比可以由计数器得出， ÷（P+1）的计数为（P+1）A，÷P的计数为P（N-A），则总分频比为 N=（P+1）A +P（N-A）=PN+A。也就是说当双模前置分频器的P值确 定后改变N、A的预置数可以改变总分频比Nt。
Uc（t） 压控振荡器VCO
输出
基本原理： 锁相环是一个相位自动跟踪系统，因而在锁相环锁定 时，不存在输入信号和输出信号的频率差，而只存在如前 所说的最小相位差。 上图给出了基本锁相环方框图。它包括三个基本部分：鉴相 器（PD），环路滤波器（LF）和压控振荡器（VCO）。
这里只研究锁相环频率合成在信号源方面的应用 数字频率合成器 具有中间模拟信号的数字锁相环路组成及工作原理 模型一、单环数字频率合成器的组成及数学模型 单环数字式频率合成器的组成如图所示。在锁相环路中插入一个 可变数字分频器。环路输入信号是一个高稳定度的参考振荡，经 R次分频后，频率为fr的脉冲信号。它与压控振荡器输出经N 次 分频后得到的频率为fN的脉冲信号，在鉴相器进行相位比较。当 环路锁定时，压控振荡器的输出频率fo=Nfr，改变分频比N，就 可以改变输出频率，而频率间隔Δf = fr 。目前可变程序分频器 的最高工作频率约为30MHz，因此限制了输出频率的提高。
锁相环频率合成技术
锁相技术的特点概括起来是 “稳”、“窄”、 “抗”、“同步”。 “稳”指的是锁相环的基本性能是输出信号频率 稳定的跟踪输入信号的频率。 “窄”指的是锁相环具有窄带跟踪性能。 “抗”指 的是锁相环的抗干扰性能、抑制噪声性 能。 “同步”指的是锁相环的同步跟踪性能。
输入 鉴相器PD
Ud（t） 环路滤波器LF
fr 参考振荡器 参考分频器 鉴相器 环路滤波器 压控振荡器 fo=Nfr
fn 可变分频器÷N
fo=N×Mfr fr 参考振荡器 参考分频器 鉴相器 环路滤波器 压控振荡器
fn 可变分频器÷N 固定前置分频器÷M
模型二、固定前置分频式单环数字频率合成器 MC145155基于这种结构 固定频率分频器的工作速率大于可变程序分频器的工作速率， 因此采用在可变程序分频之前插入高速前置固定分频器，这 样就可以提高频率合成器的工作频率。这种方法叫做预标定 方式。图中高速前置分频器的分频比是M，可使控制振荡器 的输出信号频率降低，其值低于可编程程序分频器的最高工 作频率。因此压控振荡器的输出信号频率为:fo=N×Mfr