全差分_伪差分_单端输入ADC理解

ADC的多种输入类型介绍

ADC的多种输入类型介绍ADC（Analog-to-Digital Converter）是模拟信号转换为数字信号的设备或电路。

它是现代电子系统中不可或缺的组成部分，用于将来自各种传感器、电源、音频设备等的模拟信号转化为数字信号，以便于数字处理、存储和传输。

根据不同的应用需求，ADC可以接受多种输入类型。

以下是几种常见的ADC输入类型及其特点。

1. 单端输入（Single-Ended Input）：单端输入是最常见的ADC输入类型，它接受来自一个信号源的单个信号输入。

例如，一个温度传感器可以通过单端输入将模拟温度信号转化为数字形式。

单端输入的优势是简单易用，但由于信号只有一种极性，有时可能会受到噪声的影响。

2. 差分输入（Differential Input）：差分输入允许两个信号源之间的差异信号被转换为数字信号。

差分输入可以提供更好的抗干扰能力和动态范围。

它可以使用两个相位相反但幅度相等的信号来消除共模噪声，提高信号的准确性和可靠性。

差分输入常用于音频设备和精密测量仪器等需要高质量信号转换的应用。

3. 伪差分输入（Pseudo-Differential Input）：伪差分输入是一种介于单端输入和差分输入之间的输入方式。

它接受单个信号源的信号输入，但采用了与差分输入相似的电路拓扑结构，以提供一些差分输入的特性。

伪差分输入可以减少来自共模噪声的影响，并在成本和复杂度方面相对较低，因此在一些需要一定抗干扰性能的应用中得到应用。

4. 压缩输入（Ratiometric Input）：压缩输入是一种将传感器输出信号与电源电压进行比较的输入方式。

这种输入方式主要用于传感器输出的电压与电源电压有关联的情况，比如热敏电阻器（thermistor）或光敏二极管（photodiode）。

在这种情况下，ADC会测量传感器输出相对于电源电压的比例，从而消除电源电压的波动对转换结果的影响。

5. 高电压输入（High Voltage Input）：高电压输入是指ADC可以接受高于其供电电压的信号输入。

ADC的多种输入类型介绍

ADC的多种输入类型介绍单端输入具有单端输入的ADC将模拟输入电压相对于地进行数字化。

单端输入可简化ADC驱动器要求，降低信号链的复杂性并降低功耗。

单端输入可以是单极性或双极性，其中单端单极性ADC上的模拟输入仅在GND上方摆动（0V至VFS，其中VFS是由参考电压确定的满量程输入电压）（图1a）和单端双极性ADC上的模拟输入也称为真双极性，在GND（±VFS）之上或之下摆动（图1b）。

伪差分输入具有伪差分输入的ADC在有限范围内数字化差分模拟输入电压（IN + - IN-）。

IN +输入具有实际模拟输入信号，而IN-输入具有受限范围。

伪差分单极性ADC在0V范围内数字化差分模拟输入电压（IN + - IN-）到VFS。

在此范围内，在IN +引脚上驱动的单端单极性输入信号相对于信号接地参考电平进行测量，由IN-引脚驱动。

IN +引脚允许从GND摆动到VFS，而IN-引脚限制在GND±100mV左右（图2a）。

伪差分双极ADC将差分模拟数字化输入电压（IN + - IN-）在±VFS / 2的范围内。

在此范围内，在IN +引脚上驱动的单端双极性输入信号相对于在IN-引脚上驱动的信号中间参考电平进行测量。

允许IN +引脚从GND摆动到VFS，而IN-引脚限制在VFS / 2±100mV左右（图2b）。

伪差分真双极ADC数字化差分模拟输入电压（IN + - IN-）在±VFS范围内。

在此范围内，在IN +引脚上驱动的真双极性输入信号相对于信号接地参考电平进行测量，由IN-引脚驱动。

允许IN +引脚摆幅高于或低于GND至±VFS，而IN-引脚限制在GND±100mV左右（图2c）。

AN1108-了解单端、伪差分和全差分ADC

了解单端、伪差分和全差分ADC当今许多仪器仪表和过程控制应用程序使用模数转换器（ADC）转换传感器的模拟输出，以进行处理和/或存储。

对于电压输入 ADC,存在三种不同的输入结构类型：单端、伪差分和全差分。

本教程解释了输入类型之间的差异、优势和权衡。

今天的许多电子仪器依靠微控制器或数字信号处理器（DSP来处理真实世界的模拟信号。

传感器将温度或压力等自然参数转换为电压或电流。

模数转换器（ADC或A/D转换器）将信号转换成数字形式。

对于电压输入 ADC,存在三种不同的输入结构类型：单端、伪差分和全差分。

最简单的解决方案是选择与传感器输出相匹配的ADC输入结构。

然而，每种结构都有需要考虑的权衡。

此外，如果在传感器和 ADC之间使用信号调节电路，则该电路会影响 ADC输入结构的选择。

有些ADC是可配置的，允许在单端或伪差分输入结构（MAX186、MAX147）之间进行选择，而其他ADC则允许在单端或全差分（MAX1298、MAX1286）之间进行选择。

全差分输入为了最大限度地抑制噪声，使用全差分输入。

图1显示了一个全差分 ADC T/H输入结构的示例。

在充电模式下 Csample+对［AIN+ Vdd/2］充电，Csample-对［AIN- Vdd/2］充电。

当T/H 切换到保持模式时，Csample（ +）和Csample（-）串联在一起，这样提供给ADC的电压样本是AIN（ +）和AIN（-）的差值。

差分结构和 T/H中可接受的输入带宽是良好的动态共模抑制的关键因素。

Figure 1. Fully-differential T/H stage差分输入的噪声可能会超过允许的输入范围。

为获得最佳性能，请减小输入信号范围，以确保不会超出 ADC输入范围。

差分信号的另一个主要优点是增加了动态范围。

随着电源电压降到 3.3V或更低，设计工程师正在寻找实现更大输入动态范围的方法。

理论上，对于单端和全差分输入，给定相同的电压范围，全差分输入将具有两倍的动态范围（图2）。

伪差分sar adc结构

伪差分sar adc结构伪差分SAR ADC（Successive Approximation RegisterAnalog-to-Digital Converter）结构是一种常见的模数转换器结构，它结合了伪差分和逐次逼近寄存器两种技术。

这种结构在许多应用中被广泛采用，因为它具有较高的精度和较低的功耗。

以下是对伪差分SAR ADC结构的多角度全面的回答：1. 结构原理：伪差分SAR ADC结构由伪差分输入、逐次逼近寄存器（SAR）、比较器、数字逻辑和DAC组成。

输入信号首先经过伪差分输入，然后被送入逐次逼近寄存器。

逐次逼近寄存器通过逐步逼近的方式来确定输入信号的数字表示。

比较器用于比较DAC输出和输入信号，数字逻辑用于控制逼近过程。

2. 工作原理：当输入信号进入ADC时，伪差分结构将其转换为差分信号。

逐次逼近寄存器根据差分信号逐步逼近DAC输出，比较器将DAC输出与输入信号进行比较，数字逻辑根据比较结果控制逼近过程。

逼近过程完成后，逼近寄存器中的数字值即为输入信号的数字表示。

3. 优点：伪差分SAR ADC结构具有较高的抗干扰能力，能够抑制共模噪声，提高了抗干扰能力。

此外，由于采用了逐次逼近的方式，可以实现较高的精度，适用于对精度要求较高的应用场合。

此外，由于采用了伪差分输入，可以减小输入信号的共模噪声对转换精度的影响。

4. 应用领域：伪差分SAR ADC结构广泛应用于需要高精度和低功耗的领域，比如通信、医疗、工业控制等。

在这些领域，对信号精度和功耗有较高要求，伪差分SAR ADC结构能够很好地满足这些要求。

总的来说，伪差分SAR ADC结构是一种在很多应用中被广泛采用的模数转换器结构，它通过结合伪差分和逐次逼近寄存器两种技术，实现了较高的精度和较低的功耗，适用于许多对信号精度和功耗有较高要求的应用领域。

全差分sar adc工作原理

全差分sar adc工作原理全差分SAR ADC是一种常见的模数转换器，它在许多应用中被广泛使用。

本文将介绍全差分SAR ADC的工作原理及其应用。

全差分SAR ADC是一种基于逐次逼近法的模数转换器。

它采用了差分输入和输出结构，具有较高的抗干扰能力和较好的线性性能。

在全差分SAR ADC中，输入信号首先经过一个差分放大器，将其转换为差分信号。

差分信号随后进入一个采样保持电路，将其保持在一个固定的电平上。

接下来，差分信号被逐次逼近法进行逐位比较，从而得到模拟输入信号的数字表示。

全差分SAR ADC的核心是逐次逼近法。

逐次逼近法是一种将模拟信号逐位转换为数字信号的方法。

在每一次逼近过程中，ADC会将一个参考电压与输入信号进行比较，以确定输入信号的最高位是0还是1。

然后，ADC会根据比较结果调整参考电压的大小，进而逼近输入信号的下一位。

这个过程将一直进行下去，直到得到输入信号的完整数字表示。

全差分SAR ADC的工作原理可以通过以下步骤来描述：1. 采样保持：输入信号首先被采样保持电路采样并保持在一个固定的电平上。

采样保持电路的作用是将输入信号在逼近过程中保持不变，以确保逼近过程的准确性。

2. 逐次逼近：在每一次逼近过程中，ADC会将一个参考电压与输入信号进行比较。

比较结果将决定输入信号的最高位是0还是1。

根据比较结果，ADC会调整参考电压的大小，以逼近输入信号的下一位。

3. 数字输出：逐次逼近过程将一直进行下去，直到得到输入信号的完整数字表示。

最终的数字输出将作为ADC的输出结果。

全差分SAR ADC具有许多优点。

首先，它采用了差分输入和输出结构，具有较高的抗干扰能力和较好的线性性能。

其次，逐次逼近法具有较高的转换精度和较低的功耗。

此外，全差分SAR ADC还具有较小的面积和较低的成本，适用于集成电路的制造。

全差分SAR ADC在许多应用中得到了广泛的应用。

例如，在通信系统中，全差分SAR ADC可以用于将模拟信号转换为数字信号，以进行数据的传输和处理。

adc差分输入电压范围

ADC差分输入电压范围1. 什么是ADC？ADC（Analog-to-Digital Converter）是模拟信号转换为数字信号的设备或模块。

在电子系统中，常常需要将模拟信号转换为数字信号进行处理和分析。

ADC的输入通常是连续变化的模拟信号，输出则是离散的数字信号。

2. ADC的工作原理ADC的工作原理可以简单概括为以下几个步骤：•采样（Sampling）：将连续变化的模拟信号在一定时间间隔内进行采样，得到一系列离散的采样点。

•量化（Quantization）：将采样点按照一定精度进行量化，即将每个采样点映射到一个特定的数字值。

•编码（Encoding）：将量化后的数字值转换为二进制形式。

•输出（Output）：输出二进制形式的数字信号，供后续处理和分析使用。

3. 差分输入与单端输入在ADC中，输入可以分为差分输入和单端输入两种方式。

差分输入指同时对两个相对参考点（通常为地线GND）之间的电压进行测量。

而单端输入则只对一个参考点与待测电压之间的电压进行测量。

差分输入的主要优点是： - 抗干扰能力更强：由于差分输入同时对两个电压进行测量，可以抵消共模噪声（即两个输入之间的干扰信号）。

- 动态范围更大：差分输入可以测量更大范围的电压信号，适用于高精度和高速应用。

4. ADC差分输入电压范围ADC差分输入电压范围指在差分输入模式下，ADC可以正常工作并保持准确性的输入电压范围。

一般来说，ADC的差分输入电压范围由两个关键参数决定：•参考电压（Reference Voltage）：ADC会将参考电压与待测电压进行比较，以确定数字输出值。

参考电压通常由外部提供，并决定了ADC能够测量的最大和最小电压范围。

•增益（Gain）：ADC通常具有可调节的增益设置，用于放大或缩小输入信号。

增益设置会影响ADC能够测量的有效电压范围。

一般情况下，ADC的差分输入电压范围可以通过以下公式计算：Vrange = (Vref+ - Vref-) * Gain其中，Vrange表示差分输入电压范围，Vref+和Vref-分别表示参考电压的正负端口，Gain表示增益设置。

理解单端伪差分和全差分ADC输入[1]

A/D and D/A CONVERSION/SAMPLING CIRCUITS Application Note 1108: Jun 14, 2002 Understanding Single-Ended, Pseudo-Differential and Fully-Differential ADCInputsMany of today's instrumentation and process control applications convert the analog output of a sensor for processing and/or storage using an analog-to-digital converter (ADC). For voltage input ADCs, three different input structure types exist: Single-Ended, Pseudo-Differential and Fully-Differential. This tutorial explains the differences, advantages and tradeoffs between the input types.Many of today's electronic instruments rely on microcontrollers or digital signal processors (DSPs) to process real world, analog signals. Sensors convert a natural parameter, such as temperature or pressure, into a voltage or current. Analog-to-digital converters (ADCs, or A/D converters) convert the signal into digital form.For voltage input ADCs, three different input structure types exist: Single-Ended, Pseudo-Differential and Fully-Differential.The simplest solution is to select an ADC input structure that matches the sensor output. However, there are trade-offs with each structure that should be considered. In addition, if signal-conditioning circuitry is used between the sensor and the ADC, this circuitry can affect the ADC input structure choice. Some ADCs are configurable, allowing selection between single-ended or pseudo-differential input structures (MAX186, MAX147) while others allow a choice between single-ended or fully-differential (MAX1298, MAX1286).Fully-Differential InputsFor maximum noise rejection, use fully-differential inputs. Figure 1 shows an example of afully-differential ADC T/H input structure. During track mode, Csample(+) charges to [AIN(+) Ð V DD/2] and Csample(-) charges to [AIN(-) Ð V DD/2]. When the T/H switches to hold mode, Csample(+) and Csample(-) connect together in series, such that the voltage sample presented to the ADC is the difference of AIN(+) and AIN(-). The differential architecture in conjunction with acceptable input bandwidth in the T/H are key ingredients for good dynamic common-mode rejection.Figure 1. Fully-differential T/H stageIn noisy environments, it is possible that coupled-noise could cause the differential inputs to exceed the ADC's allowable input voltage range. For best performance, reduce the input signal range to ensure that the ADC input range is not exceeded.Another key advantage of differential signals is the increased dynamic range. With power supplies dropping to 3.3V and lower, design engineers are looking for ways to achieve greater input dynamic range. In theory, given the same voltage range for single-ended and fully-differential inputs, the fully-differential inputs will have double the dynamic range (Figure 2). This is because the two differential inputs can be 180° out of phase, as shown in Figure 3.Figure 2. Single-ended vs. fully-differentialFigure 3. AIN(+) and AIN(-) 180° out of phaseAnother way to think about this is in relation to signal-to-noise ratio (SNR). The SNR is defined in terms of the ADC's full-scale input level and the minimum detectable signal:The minimum detectable signal is typically limited by the noise floor. Since fully-differential inputs have 2 times the full-scale input voltage level and have superior DC and AC common-mode rejection (which manifest themselves as noise), SNR increases.Floating Differential InputsIdeally, common-mode voltages beyond GND and V DD can exist in a differential system, provided that the differential voltage does not exceed the ADC input range. In practice, this is achievable only if the sensor and the ADC are isolated. In Figure 4's example, the voltages at AIN(+) and AIN(-) fall within the input range specified by the ADC, but a large common-mode voltage on the sensor output voltage forces the ADC inputs to exceed the maximum input voltage specification.Figure 4. High common-mode voltageFigure 5 shows the same system, but using a separate power supply with galvanically isolated grounds. R Bias biases the inputs to V REF/2 to minimize drift due to leakage currents. As long as isolation between the grounds exists, the ADC only sees the differential voltage betweenAIN(+) and AIN(-), thus the transducer (or ADC) is referred to as "floating". (Note: To ensure galvanic isolation, all leakage paths between the transducer ground and system ground must be considered. A battery-powered system inherently provides isolation, provided its chassis is isolated from its internal ADC system ground).Figure 5. High common-mode voltage with a separate system power supplyPseudo-Differential InputsPseudo-differential inputs are similar to fully-differential inputs in that they separate signal ground from the ADC ground, allowing DC common-mode voltages to be canceled (unlike single-ended inputs). However, unlike fully-differential inputs, they have little effect on dynamic common-mode noise.In Figure 6, sampling only occurs on the input AIN(+) signal. The signal common, AIN(-), is not sampled. During the 'TRACK' mode, the sampling capacitor charges through the series resistor R ON. During the 'HOLD' mode, the sampling capacitor connects to AIN(-) and an inverted input signal is presented to the ADC for conversion. Because sampling only occurs on the AIN(+) input, AIN(-) must remain within ±0.1LSB during the conversion for optimal performance.Figure 6. Pseudo-differential T/H stageAn alternate method of implementing pseudo-differential inputs samples AIN(+) and AIN(-) sequentially, and the difference of the two voltages is provided as the conversion result.For dynamic signals, the phase of AIN(+) and AIN(-) will not match during sampling resulting in distortion. Select an ADC with fully-differential inputs for dynamic time-varying signals.A typical application for pseudo-differential inputs is measuring sensors that are biased to an arbitrary DC level. Some parts, like the MAX146, have a COM pin that allows single-ended inputs referenced to the common-mode voltage, making it pseudo-differential. All input channels are referenced to the COM voltage.Figure 7 shows a thermistor connected in a Wheatstone-bridge application. In this example, AIN(+) and AIN(-) are both non-zero. The output code of the ADC will be a function of the differential voltage, AIN(+) - AIN(-). The pseudo-differential inputs cancel out the DC common-mode voltage. To ensure AIN(-) is stable to within ±0.1LSB, bypass AIN(-) to analog ground with a 0.1µF capacitor.Figure 7. Wheatstone bridge applicationSingle-Ended InputsSingle-ended inputs are generally sufficient for most applications. In single-ended applications, all signals are referenced to a common ground at the ADC. Each channel uses a single input pin. The analog ground pin is shared between all inputs for multi-channel systems. DC offset and/or noise in the signal path will decrease the dynamic range of the input signal. Single-ended inputs are ideal if the signal source and ADC are close to each other (i.e., on the same board so that signal traces can be kept as short as possible). Single-ended inputs are more susceptible to coupled-noise and DC offsets. However, signal conditioning circuitry can reduce these effects.Figure 8 shows a simplified example of a track-and-hold (T/H) input of a single-ended ADC. The sampling capacitor is switched to the input pin through a series resistance during the'TRACK' mode. The switch opens when the T/H enters 'HOLD' mode (during the actual conversion process) and the ADC converts the voltage across the sampling capacitor into a digital code.Figure 8. Single-ended T/H stageCommon-Mode Voltage and Common-Mode Rejection RatiosCommon-mode voltage refers to a common voltage (i.e., with the same magnitude and phase that appears on both differential inputs (Figure 9)). Common-mode rejection ratio (CMRR) is often specified for fully-differential inputs and describes the ADCs ability to reject a common-mode (typically DC) voltage. A DC common-mode voltage appearing across an ADC input has the same effect as a DC input offset. Normally, the sensor signal and ground wire are in close proximity physically and will couple in common-mode noise. The largest source of common-mode noise is often 50/60Hz noise from power lines. Power supply ripple, EMF, RF or high-frequency switching noise can also be sources of common-mode noise.Figure 9. Common-mode voltageCommon-mode rejection ratio (CMRR) is generally defined as the ratio between the differential voltage gain versus the common-mode voltage gain:Where:A DIFF = differential voltage gainA CM = common-mode voltage gainFor ADCs, the differential voltage gain (A DIFF) is defined as Output_Code/Differential_Voltage and the common-mode voltage gain is defined as Output_Code/ Common_Mode_Voltage. For fully-differential inputs, output code change will be small with respect to the common-mode voltage; therefore the CMRR will be large and is often expressed on a logarithmic scale.It is important to note that CMRR is a dependant on frequency-dependent parameter. As the frequency of the common-mode voltage increases, the phase matching between AIN(+) and AIN(-) for optimal common-mode rejection becomes more difficult to sustain. As a result, common-mode rejection is less effective at high frequencies.SummaryInterfacing a sensor to an ADC requires matching the sensor/signal conditioning output with the ADC input. Voltage output sensors provide either a single-ended or differential output. For single-end signals, all the inputs are referenced to system ground. Differential signals provide a positive and a negative signal with the positive output (AIN+) referenced to the negative output (AIN-).Three common ADC input structures accommodate single-ended or differential output sensors: single-ended, pseudo-differential or fully-differential. The simplest method is to use a single-ended ADC when measuring single-ended signals. If a differential ADC is used to measure single-ended signals, simply connect the ADC AIN(-) pin to analog ground. This allows both single-ended and differential signals to be measured using a multi-channel differential input ADC.Differential inputs can offer a performance improvement over single-ended inputs by measuring the difference in voltage between the positive and negative terminals of the sensor. This provides common-mode rejection. Choose pseudo-differential ADCs for DC common-mode voltage rejection. For sensors requiring excitation, using pseudo-differential ADCs can zero out the bias voltages and allow the sensor ground to be different then the analog ground. Pseudo-differential inputs do not provide AC common-mode rejection. For dynamic common-mode rejection, choose fully-differential ADCs. Fully-differential inputs offer the best performance by rejecting DC and dynamic common-mode voltages. The final choice of which input structure to use will depend on the sensor, the signal conditioning circuitry, the application and the accuracy requirement.MORE INFORMATIONMAX1286: QuickView -- Full (PDF) Data Sheet (256k) -- Free SampleMAX1298: QuickView -- Full (PDF) Data Sheet (272k) -- Free SampleMAX146: QuickView -- Full (PDF) Data Sheet (664k) -- Free SampleMAX147: QuickView -- Full (PDF) Data Sheet (664k) -- Free SampleMAX186: QuickView -- Full (PDF) Data Sheet (256k) -- Free Sample。

AN1108-了解单端、伪差分和全差分ADC

了解单端、伪差分和全差分ADC当今许多仪器仪表和过程控制应用程序使用模数转换器（ADC）转换传感器的模拟输出，以进行处理和/或存储。

对于电压输入ADC，存在三种不同的输入结构类型：单端、伪差分和全差分。

本教程解释了输入类型之间的差异、优势和权衡。

今天的许多电子仪器依靠微控制器或数字信号处理器（DSP）来处理真实世界的模拟信号。

传感器将温度或压力等自然参数转换为电压或电流。

模数转换器（ADC或A/D转换器）将信号转换成数字形式。

对于电压输入ADC，存在三种不同的输入结构类型：单端、伪差分和全差分。

最简单的解决方案是选择与传感器输出相匹配的ADC输入结构。

然而，每种结构都有需要考虑的权衡。

此外，如果在传感器和ADC之间使用信号调节电路，则该电路会影响ADC 输入结构的选择。

有些ADC是可配置的，允许在单端或伪差分输入结构（MAX186、MAX147）之间进行选择，而其他ADC则允许在单端或全差分（MAX1298、MAX1286）之间进行选择。

全差分输入为了最大限度地抑制噪声，使用全差分输入。

图1显示了一个全差分ADC T/H输入结构的示例。

在充电模式下Csample+对[AIN+ Vdd/2]充电，Csample-对[AIN-Vdd/2]充电。

当T/H 切换到保持模式时，Csample（+）和Csample（-）串联在一起，这样提供给ADC的电压样本是AIN（+）和AIN（-）的差值。

差分结构和T/H中可接受的输入带宽是良好的动态共模抑制的关键因素。

差分输入的噪声可能会超过允许的输入范围。

为获得最佳性能，请减小输入信号范围，以确保不会超出ADC输入范围。

差分信号的另一个主要优点是增加了动态范围。

随着电源电压降到3.3V或更低，设计工程师正在寻找实现更大输入动态范围的方法。

理论上，对于单端和全差分输入，给定相同的电压范围，全差分输入将具有两倍的动态范围（图2）。

这是因为两个差分输入可以180°异相，如图3所示。

SAR ADC输入的三种方式

SAR ADC输入的三种方式您是否知道输入信号可能会影响为应用选择最佳逐次逼近寄存器(SAR) 模数转换器(ADC) 的方式？在我们听到输入两个字时，脑海里会立即浮现频率、幅值、正弦波以及锯齿波等几件事。

所有这些都是优化信号调节时需要考虑的相关问题。

但是，很多人不会预先考虑的一件事是SAR ADC 的实际输入类型。

在本博客中，我将重点介绍三种SAR 输入（单端、伪差分与差分输入）以及如何将其使用在应用中。

在以后的博客中，我还将讨论性能差异以及获得最优输入性能所必须考虑的一些重要实际注意事项。

单端输入SAR ADC单端输入是这三种输入类型中最简单的一种，因为ADC 只有一个输入。

只要馈送信号在输入引脚指定的范围内，SAR 就会针对SAR接地对输入进行数字化（见图1）。

尽管大部分单端SAR ADC 都可处理单极性信号，但一部分可用于处理幅值(A) 可轻松超过电源的双极性信号。

有些支持一个通道，有些则支持多个通道。

使用单端ADC 输入的一个常见应用是电源电压监控。

下面是有关图1 中所用单端输入SAR ADC 的更多信息：伪差分输入SAR ADC伪差分SAR ADC 具有两个输入引脚，但被称为伪差分，是因为在一个输入保持为固定DC 电压（一般是REF/2）而另一个输入可接受动态变化的输入信号时，可产生适当的ADC 转换。

两个输入端(AINP-AINM)之间的差分信号随后可转换为数字代码。

通常为输入变量提供+/-100mV 的预留空间。

图 2 就是该输入和一个独特案例（其中固定输入(AINM) 可连接至信号接地，使其类似于单端输入类型）。

采用该配置的一个最常见应用是分流监测。

在该应用中不仅可针对固定DC 电压测量串联电阻器一侧的电压，而且还可将其转换回电流。

图2 中使用的伪差分输入SAR ADC 实例：全差分输入SAR ADC全差分输入SAR ADC 接受两组输入，一组输入是另一组的有力补充（见图3）。

这两组输入之间的差分信号(VDIFF = AINP AINM) 可转换。

差分输入adc工作原理

差分输入adc工作原理
差分输入ADC（Analog-to-DigitalConverter）是一种常见的信号转换器，其工作原理基于差分放大器和采样/保持电路。

差分放大器是一种电路，可以将两个输入信号的差值放大到更高的电平。

在差分输入ADC中，输入信号被分成两路，分别连接到差分放大器的正负输入端。

差分放大器的输出信号会被送到一个比较器，用于产生数字输出。

采样/保持电路则用于在一个精确的时间点对输入信号进行采样，并将其保持在一个电容或电容器中，直到ADC完成转换并读取信号为止。

这个时间点通常由一个时钟信号控制，以确保所有采样都是在同一个时间点进行。

在差分输入ADC中，输入信号的差值被转换成数字信号。

这种转换是通过比较器和参考电压实现的。

比较器将采样/保持电路中的电
压与参考电压进行比较，输出一个数字信号，表示输入信号的大小与参考电压的关系。

这个数字信号经过一系列数字处理，最终被转换成一个数字值，代表了输入信号的大小。

总之，差分输入ADC的工作原理是将输入信号分成两路，采用差分放大器进行差值放大，采用采样/保持电路进行采样和保持，然后
将差值转换成数字信号进行处理和转换。

这种ADC常用于需要高分辨率和高精度的应用中。

- 1 -。

全差分伪差分单端输入ADC理解

伪差分：伪差分信号连接方式减小了噪声，并允许在仪器放大器的共模电压范围内与浮动信号连接.在伪差分模式下，信号与输入的正端连接，信号的参考地与输入的负端连接。

伪差分输入减小了信号源与设备的参考地电位(地环流)不同所造成的影响，这提高了测量的精度。

伪差分输入与差分输入在减小地环流和噪声方面是非常相似的，不同的方面在于，差分输入模式下，负端输入是随时间变化的，而在伪差分模式下，负端输入一定仅仅是一个参考。

描述伪差分的另外一种方式就是，输入仅仅在打破地的环流这个意义上是差分的，而参考信号(负端输入)不是作为传递信号的，而仅仅是为信号(正端输入)提供一个直流参考点。

全差分与单端输入：在单端方式工作时；ADC转换的是单输入引脚对地的电压值；在增益为1时，测量的值就是输入的电压值；范围是0V到VREF；当增益增加时，输入的范围要相应的减小；在差分方式工作时；ADC转换的是AIN+与AIN-两个引脚的差值；在增益为1时，测量的值等于(AIN+)-(AIN-)，范围是-VREF到+VREF；当增益增加时，输入的范围要相应的减小。

注意：在差分方式时所提的负压是指AIN-引脚的电压大于AIN+引脚的电压，实际输入到两个引脚的电压对地都必需是正的；例如:如果AIN+引脚输入的电压为0V，AIN-引脚的输入电压为1/2VREF时，差分的输入电压为(0V-1/2VREF) = -1/2VREF。

ADI公司目前针对10KHz左右采样速率的24位ADC推荐AD719X系列的产品。

AD779X属于老产品，老产品噪声较大。

对于单端输入，能测量双极性信号的ADC，内部原理为基准源分压方式，对于TI的MSP430F1161，基准源可提供正负方式。

对于ADuC845的AD输入配置，可以配置为4个全差分输入，或者8个伪差分输入，对于伪差分输入，AINCOM端为参考端。

GAIN越大，ADC的有效分辨率越小，采样速率越高，有效分辨率也越小。

上图参数可得出，全差分的每个输入端口电压不能低于0V，也不能高于规定的电压值。

AD设计参考

3.5
怎样使用 50/60Hz抗工频干扰功能？ ....................................................................7
3.6
我的信号是双极性的信号，能不能直接输入到单电源供电的ADC？...............8
3.7
什么是CHOP模式，它有什么作用？ ....................................................................8
3.1
峰峰值பைடு நூலகம்声与有效噪声的区别，峰峰值分辨率与有效分辨率的区别？无失码分
辨率又是指的什么？...............................................................................................................6
2 Sigma-Delta ADC原理简介 .....................................................................................................4
3 常见应用问题解答...................................................................................................................6
3.15 是否能够提供评估板和例子程序？.....................................................................11

理解什么是单端&差分&伪差分

Google+百度の英文关键词Single-Ended Input（单端）差分（Fully-Differential Input）伪差分（Pseudo-Differential Input）单端输入&差分输入输入信号均以共同的地线为基准.这种输入方法主要应用于输入信号电压较高(高于1V),信号源到模拟输入硬件的导线较短(低于15ft),且所有的输入信号共用一个基准地线.如果信号达不到这些标准,此时应该用差分输入.对于差分输入,每一个输入信号都有自有的基准地线;由于共模噪声可以被导线所消除,从而减小了噪声误差.单端输入时,是判断信号与GND的电压差.差分输入时,是判断两个信号线的电压差.信号受干扰时,差分的两线会同时受影响,但电压差变化不大.(抗干扰性较佳)而单端输入的一线变化时,GND不变,所以电压差变化较大.(抗干扰性较差)差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：a.抗干扰能力强，因为两根差分走线之间的耦合很好(最好相邻布线)，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。

b.能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。

c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。

目前流行的LVDS（low voltage differential signaling）就是指这种小振幅差分信号技术。

当AD的输入信号只有一路时，为了更好地抑制共模噪声，我们可以采用差分输入方式。

这就需要我们首先要将单端变成差分，可以用运放AD8138实现。

RS232C是单端输入,这样在输入中有干扰信号加到输入中就会影响输出,造成输出信号错误;RS485是差动输入,即两个输入端的电势差作为输入,有干扰信号的话也会在作差的时候减掉了,这样可以大大提高信号的抗干扰能力!!伪差分输入（NI关于什么是伪差分输入的解释）伪差分信号连接方式减小了噪声，并允许在仪器放大器的共模电压范围内与浮动信号连接.在伪差分模式下，信号与输入的正端连接，信号的参考地与输入的负端连接。

电能计量算法介绍

谢谢大家

用途：用途：有功电能表、无功、最大需量、标准、复费率分时、预付费
准确度等级：普通安装式（0.2 、0.1、1.0、2.0 、3.0）和携带式精密级（0.01、0.02、0.05、0.1 、0.2级

杭州智源电子有限公司
电能表基础知识
电能表型号：类别代号+组别代号+设计代号+派生号
单端输入方式：在单端输入中，输入信号均以共同的地线为基准

杭州智源电子有限公司
采样单元
采样理论：
香农采样定理：为使采样信号能完全恢复成原模拟信号，采样频率fs必须大于模拟信号频带的最高频率fa的两倍,即fs>2fa。采样频率的1/2,即fs/2称为奈奎斯特频率，直流至fs/2之间的频带称为奈氏带宽；
杭州智源电子有限公司
电能计量算法介绍
杭州智源电子公司开发部
2019年10月02日杭州智源电子有限公司电能表基础知识
常用电能表的分类
使用电路：直流电能表和交流电能表工作原理：电气机械式和电子式电能表（电子式
又称为静止式和固态式）
结构：整体式电能表和分体式电能表

杭州智源电子有限公司
有功能量
信号处理单元

杭州智源电子有限公司
无功能量
信号处理单元

杭州智源电子有限公司
90度移相：低通滤波法
信号处理单元

三相正弦功率理论：

杭州智源电子有限公司
单相非正弦功率理论：
非正弦功率理论

杭州智源电子有限公司
能量计量框图
电流电压
Sigma-Delta ADC
Sigma-Delta ADC

SAR ADC输入类型间的性能有哪些不一样？

SAR ADC 输入类型间的性能有哪些不一样？
在我之前的SAR ADC 输入注意事项的那一篇博文中，我介绍了针对逐次逼近寄存器(SAR) 模数转换器(ADC) 的不同数据类型：单端、伪差分和全差分输入。

在选择一个SAR ADC 时所考虑的某些关键技术规格包括分辨率、通道数量、采样率、电源范围、功耗、数字接口和时钟速度。

但是诸如信噪比(SNR) 和总谐波失真(THD) 的噪声和AC 参数是怎样的呢？这些参数会影响总体系统性能，并因此影响到SAR 输入类型的选择。

噪声影响
单端输入：这些SAR 只需要一条导线/电缆和一个单输入驱动器，如果有的话，连接至电源。

需要注意的是，这些ADC 测量相对于SAR 自身接地的输入信号。

虽然这是最简单的配置，信号接地和SAR 接地之间的误差将影响准确度。

此外，从电源和接地耦合到内部采样电容器的噪声将影响转换准确度，这是因为共模抑制(CMRR) 很糟糕，可以忽略不计。

理解单端伪差分和全差分ADC输入

A/D and D/A CONVERSION/SAMPLING CIRCUITS Application Note 1108: Jun 14, 2002 Understanding Single-Ended, Pseudo-Differential and Fully-Differential ADCInputsMany of today's instrumentation and process control applications convert the analog output of a sensor for processing and/or storage using an analog-to-digital converter (ADC). For voltage input ADCs, three different input structure types exist: Single-Ended, Pseudo-Differential and Fully-Differential. This tutorial explains the differences, advantages and tradeoffs between the input types.Many of today's electronic instruments rely on microcontrollers or digital signal processors (DSPs) to process real world, analog signals. Sensors convert a natural parameter, such as temperature or pressure, into a voltage or current. Analog-to-digital converters (ADCs, or A/D converters) convert the signal into digital form.For voltage input ADCs, three different input structure types exist: Single-Ended, Pseudo-Differential and Fully-Differential.The simplest solution is to select an ADC input structure that matches the sensor output. However, there are trade-offs with each structure that should be considered. In addition, if signal-conditioning circuitry is used between the sensor and the ADC, this circuitry can affect the ADC input structure choice. Some ADCs are configurable, allowing selection between single-ended or pseudo-differential input structures (MAX186, MAX147) while others allow a choice between single-ended or fully-differential (MAX1298, MAX1286).Fully-Differential InputsFor maximum noise rejection, use fully-differential inputs. Figure 1 shows an example of afully-differential ADC T/H input structure. During track mode, Csample(+) charges to [AIN(+) Ð V DD/2] and Csample(-) charges to [AIN(-) Ð V DD/2]. When the T/H switches to hold mode, Csample(+) and Csample(-) connect together in series, such that the voltage sample presented to the ADC is the difference of AIN(+) and AIN(-). The differential architecture in conjunction with acceptable input bandwidth in the T/H are key ingredients for good dynamic common-mode rejection.Figure 1. Fully-differential T/H stageIn noisy environments, it is possible that coupled-noise could cause the differential inputs to exceed the ADC's allowable input voltage range. For best performance, reduce the input signal range to ensure that the ADC input range is not exceeded.Another key advantage of differential signals is the increased dynamic range. With power supplies dropping to 3.3V and lower, design engineers are looking for ways to achieve greater input dynamic range. In theory, given the same voltage range for single-ended and fully-differential inputs, the fully-differential inputs will have double the dynamic range (Figure 2). This is because the two differential inputs can be 180° out of phase, as shown in Figure 3.Figure 2. Single-ended vs. fully-differentialFigure 3. AIN(+) and AIN(-) 180° out of phaseAnother way to think about this is in relation to signal-to-noise ratio (SNR). The SNR is defined in terms of the ADC's full-scale input level and the minimum detectable signal:The minimum detectable signal is typically limited by the noise floor. Since fully-differential inputs have 2 times the full-scale input voltage level and have superior DC and AC common-mode rejection (which manifest themselves as noise), SNR increases.Floating Differential InputsIdeally, common-mode voltages beyond GND and V DD can exist in a differential system, provided that the differential voltage does not exceed the ADC input range. In practice, this is achievable only if the sensor and the ADC are isolated. In Figure 4's example, the voltages at AIN(+) and AIN(-) fall within the input range specified by the ADC, but a large common-mode voltage on the sensor output voltage forces the ADC inputs to exceed the maximum input voltage specification.Figure 4. High common-mode voltageFigure 5 shows the same system, but using a separate power supply with galvanically isolated grounds. R Bias biases the inputs to V REF/2 to minimize drift due to leakage currents. As long as isolation between the grounds exists, the ADC only sees the differential voltage betweenAIN(+) and AIN(-), thus the transducer (or ADC) is referred to as "floating". (Note: To ensure galvanic isolation, all leakage paths between the transducer ground and system ground must be considered. A battery-powered system inherently provides isolation, provided its chassis is isolated from its internal ADC system ground).Figure 5. High common-mode voltage with a separate system power supplyPseudo-Differential InputsPseudo-differential inputs are similar to fully-differential inputs in that they separate signal ground from the ADC ground, allowing DC common-mode voltages to be canceled (unlike single-ended inputs). However, unlike fully-differential inputs, they have little effect on dynamic common-mode noise.In Figure 6, sampling only occurs on the input AIN(+) signal. The signal common, AIN(-), is not sampled. During the 'TRACK' mode, the sampling capacitor charges through the series resistor R ON. During the 'HOLD' mode, the sampling capacitor connects to AIN(-) and an inverted input signal is presented to the ADC for conversion. Because sampling only occurs on the AIN(+) input, AIN(-) must remain within ±0.1LSB during the conversion for optimal performance.Figure 6. Pseudo-differential T/H stageAn alternate method of implementing pseudo-differential inputs samples AIN(+) and AIN(-) sequentially, and the difference of the two voltages is provided as the conversion result.For dynamic signals, the phase of AIN(+) and AIN(-) will not match during sampling resulting in distortion. Select an ADC with fully-differential inputs for dynamic time-varying signals.A typical application for pseudo-differential inputs is measuring sensors that are biased to an arbitrary DC level. Some parts, like the MAX146, have a COM pin that allows single-ended inputs referenced to the common-mode voltage, making it pseudo-differential. All input channels are referenced to the COM voltage.Figure 7 shows a thermistor connected in a Wheatstone-bridge application. In this example, AIN(+) and AIN(-) are both non-zero. The output code of the ADC will be a function of the differential voltage, AIN(+) - AIN(-). The pseudo-differential inputs cancel out the DC common-mode voltage. To ensure AIN(-) is stable to within ±0.1LSB, bypass AIN(-) to analog ground with a 0.1µF capacitor.Figure 7. Wheatstone bridge applicationSingle-Ended InputsSingle-ended inputs are generally sufficient for most applications. In single-ended applications, all signals are referenced to a common ground at the ADC. Each channel uses a single input pin. The analog ground pin is shared between all inputs for multi-channel systems. DC offset and/or noise in the signal path will decrease the dynamic range of the input signal. Single-ended inputs are ideal if the signal source and ADC are close to each other (i.e., on the same board so that signal traces can be kept as short as possible). Single-ended inputs are more susceptible to coupled-noise and DC offsets. However, signal conditioning circuitry can reduce these effects.Figure 8 shows a simplified example of a track-and-hold (T/H) input of a single-ended ADC. The sampling capacitor is switched to the input pin through a series resistance during the'TRACK' mode. The switch opens when the T/H enters 'HOLD' mode (during the actual conversion process) and the ADC converts the voltage across the sampling capacitor into a digital code.Figure 8. Single-ended T/H stageCommon-Mode Voltage and Common-Mode Rejection RatiosCommon-mode voltage refers to a common voltage (i.e., with the same magnitude and phase that appears on both differential inputs (Figure 9)). Common-mode rejection ratio (CMRR) is often specified for fully-differential inputs and describes the ADCs ability to reject a common-mode (typically DC) voltage. A DC common-mode voltage appearing across an ADC input has the same effect as a DC input offset. Normally, the sensor signal and ground wire are in close proximity physically and will couple in common-mode noise. The largest source of common-mode noise is often 50/60Hz noise from power lines. Power supply ripple, EMF, RF or high-frequency switching noise can also be sources of common-mode noise.Figure 9. Common-mode voltageCommon-mode rejection ratio (CMRR) is generally defined as the ratio between the differential voltage gain versus the common-mode voltage gain:Where:A DIFF = differential voltage gainA CM = common-mode voltage gainFor ADCs, the differential voltage gain (A DIFF) is defined as Output_Code/Differential_Voltage and the common-mode voltage gain is defined as Output_Code/ Common_Mode_Voltage. For fully-differential inputs, output code change will be small with respect to the common-mode voltage; therefore the CMRR will be large and is often expressed on a logarithmic scale.It is important to note that CMRR is a dependant on frequency-dependent parameter. As the frequency of the common-mode voltage increases, the phase matching between AIN(+) and AIN(-) for optimal common-mode rejection becomes more difficult to sustain. As a result, common-mode rejection is less effective at high frequencies.SummaryInterfacing a sensor to an ADC requires matching the sensor/signal conditioning output with the ADC input. Voltage output sensors provide either a single-ended or differential output. For single-end signals, all the inputs are referenced to system ground. Differential signals provide a positive and a negative signal with the positive output (AIN+) referenced to the negative output (AIN-).Three common ADC input structures accommodate single-ended or differential output sensors: single-ended, pseudo-differential or fully-differential. The simplest method is to use a single-ended ADC when measuring single-ended signals. If a differential ADC is used to measure single-ended signals, simply connect the ADC AIN(-) pin to analog ground. This allows both single-ended and differential signals to be measured using a multi-channel differential input ADC.Differential inputs can offer a performance improvement over single-ended inputs by measuring the difference in voltage between the positive and negative terminals of the sensor. This provides common-mode rejection. Choose pseudo-differential ADCs for DC common-mode voltage rejection. For sensors requiring excitation, using pseudo-differential ADCs can zero out the bias voltages and allow the sensor ground to be different then the analog ground. Pseudo-differential inputs do not provide AC common-mode rejection. For dynamic common-mode rejection, choose fully-differential ADCs. Fully-differential inputs offer the best performance by rejecting DC and dynamic common-mode voltages. The final choice of which input structure to use will depend on the sensor, the signal conditioning circuitry, the application and the accuracy requirement.MORE INFORMATIONMAX1286: QuickView -- Full (PDF) Data Sheet (256k) -- Free SampleMAX1298: QuickView -- Full (PDF) Data Sheet (272k) -- Free SampleMAX146: QuickView -- Full (PDF) Data Sheet (664k) -- Free SampleMAX147: QuickView -- Full (PDF) Data Sheet (664k) -- Free SampleMAX186: QuickView -- Full (PDF) Data Sheet (256k) -- Free Sample。

DAC和ADC的56个常用技术术语解析全解

采集时间采集时间是从释放保持状态（由采样-保持输入电路执行）到采样电容电压稳定至新输入值的1 LSB范围之内所需要的时间。

采集时间（Tacq）的公式如下：混叠根据采样定理，超过奈奎斯特频率的输入信号频率为“混叠”频率。

也就是说，这些频率被“折叠”或复制到奈奎斯特频率附近的其它频谱位置。

为防止混叠，必须对所有有害信号进行足够的衰减，使得ADC不对其进行数字化。

欠采样时，混叠可作为一种有利条件。

孔径延迟ADC中的孔径延迟（tAD）是从时钟信号的采样沿（下图中为时钟信号的上升沿）到发生采样时之间的时间间隔。

当ADC的跟踪-保持切换到保持状态时，进行采样。

孔径抖动孔径抖动（tAJ）是指采样与采样之间孔径延迟的变化，如图所示。

典型的ADC孔径抖动值远远小于孔径延迟值。

二进制编码（单极性）标准二进制是一种常用于单极性信号的编码方法。

二进制码（零至满幅）的范围为从全0 （00.。

.000）到全1的正向满幅值（11.。

.111）。

中间值由一个1 （MSB）后边跟全0 （10.。

.000）表示。

该编码类似于偏移二进制编码，后者支持正和负双极性传递函数。

双极性输入术语“双极性”表示信号在某个基准电平上、下摆动。

单端系统中，输入通常以模拟地为基准，所以双极性信号为在地电平上、下摆动的信号。

差分系统中，信号不以地为基准，而是正输入以负输入为参考，双极性信号则指正输入信号能够高于和低于负输入信号。

共模抑制（CMRR）共模抑制是指器件抑制两路输入的共模信号的能力。

共模信号可以是交流或直流信号，或者两者的组合。

共模抑制比（CMRR）是指差分信号增益与共模信号增益之比。

CMRR通常以分贝（dB）为单位表示。

串扰（Crosstalk）串扰表示每路模拟输入与其它模拟输入的隔离程度。

对于具有多路输入通道的ADC，串扰指从一路模拟输入信号耦合到另一路模拟输入的信号总量，该值通常以分贝（dB）为单位表示；对于具有多路输出通道的DAC，串扰是指一路DAC输出更新时在另一路DAC输出端产生的噪声总量。

单端输入与差分输入

如图所示，单端输入只有一个输入引脚ADCIN，使用公共地GND作为电路的返回端，ADC的采样值=ADCIN电压-GND的电压(0V)。

这种输入方式优点就是简单，缺点是如果vin受到干扰，由于GND电位始终是0V，所以最终ADC的采样值也会随着干扰而变化。

而差分输入比单端输入多了一根线，最终的ADC采样值=(ADCIN电压)-(ADCIN-电压)，由于通常这两根差分线会布在一起，所以他们受到的干扰是差不多的，输入共模干扰，在输入ADC时会被减掉，从而降低了干扰，缺点就是接线复杂一些。

而且需要VIN+和VIN-两路反相的输入信号
而差分输入比单端输入多了一根线，最终的ADC采样值=(ADCIN电压)-(ADCIN-电压)，由于通常这两根差分线会布在一起，所以他们受到的干扰是差不多的，输入共模干扰，在输入ADC 时会被减掉，从而降低了干扰，缺点就是接线复杂一些。

而且需要VIN+和VIN-两路反相的输入信号。

为了既有差分输入的优点又有单端输入简单的优点，还有一种伪差分输入，通过把信号地连到ADCIN-端实现一种类似差分的连接，也具有一定的共模抑制能力，只是由于输入信号VIN的阻抗和其地线的阻抗不同，所以在受到干扰时产生的电压尖峰也不会相等，所以共模抑制能力并不是很强。