格雷码余三码BCD码

目录

第一章绪论 (1)

1.1 设计的目的 (1)

1.2 设计的基本内容 (1)

1.2.1 BCD码转换成余三码 (2)

1.2.2 BCD码转换为格雷码 (2)

第二章EDA、VHDL简介 (3)

2.1 EDA简介 (3)

2.2 VHDL (3)

2.2.1 VHDL的简介 (3)

2.2.2 VHDL语言的特点 (3)

2.2.3 VHDL的设计流程 (4)

第三章总体设计 (5)

3.1 设计规划 (5)

3.2 各模块设计程序及原理 (5)

3.2.1 BCD码转换成余三码 (5)

3.2.2 BCD码转换成格雷码 (7)

3.2.3 整体电路框图及主程序 (9)

第四章系统仿真 (10)

4.1 BCD码转换为余三码仿真及分析 (10)

4.2 BCD码转换为格雷码仿真及分析 (11)

4.3 整体仿真验证 (12)

结论及辞谢 (12)

附录 (13)

附录一：主程序 (13)

附录二：参考文献 (18)

第一章绪论

随着计算机科学与技术突飞猛进地发展，用数字电路进行信号处理的优势也更加突出，自20世纪70年代开始，这种用数字电路处理模拟信号的所谓“数字化”浪潮已经席卷了电子技术几乎所有的应用领域。

BCD码这种编码形式利用了四个位元来储存一个十进制的数码，使二进制和十进制之间的转换得以快捷的进行。这种编码技巧最常用于会计系统的设计里，因为会计制度经常需要对很长的数字串作准确的计算。相对于一般的浮点式记数法，采用BCD码，既可保存数值的精确度，又可免却使电脑作浮点运算时所耗费的时间。此外，对于其他需要高精确度的计算，BCD编码亦很常用。余3码是8421 BCD码的每个码组加3(0011)形成的。常用于BCD码的运算电路中。Gray 码也称循环码，其最基本的特性是任何相邻的两组代码中，仅有一位数码不同。

1.1 设计的目的

学习基本触发器的设计，进一步了解VHDL语言。巩固和运用所学课程，理论联系实际，提高分析、解决计算机技术实际问题的独立工作能力，本次设计的目的就是学习基本代码转换器的设计，了解并掌握VHDL硬件描述语言的设计方法和思想，通过对基本代码转换器的设计，巩固和综合运用所学课程，理论联系实际，提高分析、解决计算机技术实际问题的独立工作能力。通过课程设计深入理解VHDL语言的精髓，达到课程设计的目标。进一步巩固理论知识，培养所学理论知识在实际中的应用能力；掌握EDA设计的一般方法；熟悉一种EDA 软件，掌握一般EDA系统的调试方法；利用EDA软件设计一个电子技术综合问题，培养VHDL编程、书写技术报告的能力。为以后进行工程实际问题的研究打下设计基础

1.2 设计的基本内容

本设计主要是利用超高速硬件描述语言VHDL对BCD码转换成余三码、格雷码的电路进行编程实现。用原理图输入法或VHDL文本输入法设计代码转换电路，通过电路仿真和硬件验证，进一步了解代码转换器的功能。

1.2.1 BCD码转换成余三码

用八位的BCD码作为输入，余三码作输出，通过输入和输出跟实际运算结果的对比以及它们之间的关系，验证转换器设计的正确性。

1.2.2 BCD码转换为格雷码

用八位的BCD码作为输入，格雷码作输出，通过输入和输出跟实际运算结果的对比以及它们之间的关系，验证转换器设计的正确性

第二章EDA、VHDL简介

2.1 EDA简介

EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现，极大地提高了电路设计的效率和可*性，减轻了设计者的劳动强度。

2.2 VHDL

2.2.1 VHDL的简介

VHDL超高速集成电路硬件描述语言。因此它的应用主要是应用在数字电路的设计中。诞生于1982年。自IEEE公布了VHDL的标准版本，IEEE-1076（简称87版)之后，各EDA公司相继推出了自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。此后VHDL在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即IEEE标准的1076-1993版本，（简称93版）。现在，VHDL和Verilog 作为IEEE的工业标准硬件描述语言，又得到众多EDA公司的支持，在电子工程领域，已成为事实上的通用硬件描述语言。有专家认为，在新的世纪中，VHDL 于Verilog语言将承担起大部分的数字系统设计任务。

2.2.2 VHDL语言的特点

1.用VHDL代码而不是用原理图进行设计，意味着整个电路板的模型及性能可用计算机模拟进行验证。

2.VHDL元件的设计与工艺无关，与工艺独立，方便工艺转换。

3.VHDL支持各种设计方法，自顶向下、自底向上或者混合的都可以。

4.可以进行从系统级到逻辑级的描述，即混合描述。

5.VHDL区别于其他的HDL，已形成标准，其代码在不同的系统中可交换建模。

2.2.3 VHDL的设计流程

它主要包括以下几个步骤：

1.文本编辑：

用任何文本编辑器都可以进行，也可以用专用的HDL编辑环境。通常VHDL 文件保存为.vhd文件，Verilog文件保存为.v文件。

2.使用编译工具编译源文件。

3.功能仿真：

将文件调入HDL仿真软件进行功能仿真，检查逻辑功能是否正确（也叫前仿真，对简单的设计可以跳过这一步，只在布线完成以后，进行时序仿真）

4.逻辑综合：

将源文件调入逻辑综合软件进行综合，即把语言综合成最简的布尔表达式。逻辑综合软件会生成.edf或.edif 的EDA工业标准文件。

5.布局布线：

将.edf文件调入PLD厂家提供的软件中进行布线，即把设计好的逻辑安放PLD/FPGA内。

6.时序仿真：

需要利用在布局布线中获得的精确参数，用仿真软件验证电路的时序。（也叫后仿真）通常以上过程可以都在PLD/FPGA厂家提供的开发工具。