第三章 时序电路(触发器)

时序逻辑电路模型：
x1 xp
组合逻辑电路
z1 zq
yv … y1
存储电路
对于组合逻辑部分， 输入分为：外部输入 x1 ~ xp ；内部输入 y1~ yv 输出分为：外部输出 z1 ~ zq ；内部输出 w1~ wu
…
w1 … wu
…
存储电路接收 w1~ wu，并予以记忆，输出 y1~ yv ；
y1~ yv 称为时序逻辑电路的状态。 一般，电路的状态在输入发生变化前后是不一样的， 分别称为现态和次态，记为 y（n）和 y（n+1），简记 为 y 和 y（n+1） 。
Ф Ф
（5）状态转换图
RS 00,10 0 10 01 1 00,01
（5）次态卡诺图
Q RS 00 01 11 10 0 1 0 1 1 1
Q n1
由状态表或状态图可 作出次态的卡诺图
0 0
（6）特征方程 次态方程： 约束方程：
Qn1 S RQ
RS 0
由卡诺图化简可 得到次态方程
Q
Q
Q
Q
1
G1
≥ 1 ＆
1
＆ G2
?
G1
≥ 1 ＆
?
＆ G2
0
R=0
0
S=0
1
R=1
1
S=1
保证R-S触发器正常工作必须满足的条件： R 和 S 不能同时为0。
结论：
（1） 不论现态是什么， 在 R 端施加低电平能将现态强制性 地转换到 “0” 态； 在 S 端施加低电平能将现态强制性 地转换到 “1” 态； R 和 S 不能同时施加低电平。 （2） R 和 S端的有效电平为低电平。
（7）门控R-S触发器的特点： 1） 降低了对R、S信号变化的实时性要求。
当EN处于无效电平时，封锁了电路的输入，在EN作用 之前， 有足够的时间准备好R、S信号； 当时钟作用时，R、S信号已稳定，触发器就能可靠地 按要求翻转。 通常，时钟信号就是同步时序逻辑的公共时钟，整个 电路按时钟节拍有序工作。
第三章 时序逻辑
§3-0 时序逻辑的概念及特点 §3-1锁存器、触发器 §3-2 寄存器和移位寄存器 §3-3 计数器
§3-4 同步时序逻辑的分析与设计
§3-5 异步时序逻辑的分析与设计
§3-0 时序逻辑的概念及特点
组合逻辑电路
数字电路
时序逻辑电路
组合逻辑电路： 电路任意时刻的输出仅仅取决于该时刻的输入， 与电路原来的状态无关。 时序逻辑电路： 电路任意时刻的输出不仅取决于该时刻的输入， 而且与电路原来的状态有关。
Q
注意： （1） R、S 端无小圆圈，即 高电平为有效电平； （2） EN（门控端）无小圆 圈，即高电平期间CP有效。
（3）功能表
R S 0 0 0 1 1 0 1 1 Qn+1 Q 1 0 功能说明 不变 置1 置0 不定
Ф
（4）状态表
Q 0 1 0 1 1 1 Qn+1 RS=00 RS=01 RS=11 RS=10 0 0
（3）基本RS触发器的描述
功能表 R S 0 0 0 1 1 0 1 1 状态表 Qn+1 功能说明 不定 置0 置1 不变
Ф
0 1 Q
Q 0 1
Qn+1
RS=00 RS=01 RS=11 RS=10
Ф Ф
0 0
0 1
1 1
次态卡诺图
Q
RS 00 0 1 01 0 0 11 0 1 10 1 1
R （Reset） ：复位端 S （Set） ： 置位端
（2）工作原理
若R = 1、S = 1，则：
如果 Q 1 R=1 S=1 如果 Q 0 R=1 S=1
Q 1
Q0
G1
Q
Q
0
≥ 1 ＆
1
＆ S=1 G2
R=1
只要保持R = 1、S = 1不变，状态将一直保持下去。 若R = 0、S = 1，则：
状态转换图：描述时序逻辑电路的重要工具。 圆圈表示状态，圈中标上状态值。 n 1 箭头线表示状态的转移，线旁的值为发生状 状态方程 Q S RQ 次态方程： 态转移的条件； 图旁标明各输入变量的名称及组合次序。 约束方程： R S 1
状态转换图
§3-1-2 门控R-S锁存器
基本R-S锁存器的缺点： （1） 存在约束关系，操作不便； （2） 对wk.baidu.com、S要求严格，要相互配合，准确实时。 改进措施： 先施加好R、S信号，再用另一个统一、标 准的信号（CP）实施触发。
n n Q Q 现态：输入作用前的状态，记作 和 。
次态：输入作用后的状态，记作 Qn1 和
Qn1
。
（3）分类：
R-S 按逻辑功能分：
D J-K
T
本节重点: 外部逻辑功能、触发方式。
§3-1-1 基本R-S锁存器
（1）电路及逻辑符号
Q
Q G2
Q
Q
G1
≥1 ＆
＆ S
R R
S
电路
逻辑符号 （注意小圆圈的位置）
（1）工作原理：
基本R-S 触发器
控制门
当 CP=0 时，G3、G4门被封锁，不管R、S 如何变化，G3、G4门都输出1。触发器的状态不 会改变。
当 CP=1 时，G3、G4开放，R、S经过G3、 G4门反相后，分别施加到G1、G2门。 注意：有效电平变为高电平。
（2）逻辑符
R CP EN S Q
R=0
Q
Q
Q 1
R=1 S=1
Q0
1
G1
≥ 1 ＆
0
＆ S=1 G2
0
R
R = 0、S = 1，使R-S触发器置0。
若R = 1、S = 0，则：
S=0
Q 1
R=1 S=1
Q0
R = 1、S = 0，使R-S触发器置1。 若R = 0、S = 0，则： Q 1 ，Q 1 在 R = 0、S = 0期间： 当返回 R = 1、S = 1 时：状态不确定。
2）仍然存在约束条件，存在“空翻”。
在钟控有效期间，如果输入信号发生多次变化，将引起 触发器发生多次翻转，其中只有某一次翻转是我们所希望的， 其它翻转称为 “空翻”。
zi fi ( x1 , y
n 1 j
x p , y1 , x p , y1 ,
yv ), i 1, yv ),
q v
（1） （2）
g j ( x1 ,
j 1,
（1）式称为输出函数，（2）式称为次态函数。 w 称为激励函数。
存储电路由若干触发器组成。
§3-1 锁存器、触发器
（1） 触发器的定义： 具有记忆功能的电子器件。 （2）触发器特点： 有两个稳定状态: “0”状态、“1”状态； 有两个互补的输出端: Q 和 Q ,用于指示当前 所处的状态。“1”态时Q端输出高电平，“0” 态时Q端输出低电平。 有一组输入信号：通常为1~3个，作用 ：令触 发器状态发生转移。