数字电子电路课件第三章
合集下载
数字电子技术基础3
组合逻辑电路设计的一般步骤如下：
1．根据设计题目要求，进行逻辑抽象，确定 输入变量和输出变量及数目，明确输出变量 和输入变量之间的逻辑关系。
2．将输出变量和输入变量之间的逻辑关系 （或因果关系）列成真值表。
3．根据真值表写出逻辑函数，并用公式法和
4. 选用小规模集成逻辑门电路或中规模的 常用集成组合逻辑电路或可编程逻辑器件 构成相应的逻辑函数。具体如何选择，应 根据电路的具体要求和器件的资源情况来 决定。
• 例：8线-3线优先编码（74LS148） （设I7 优先权最高…I0优先权最低）
• 由逻辑电路图可得到输出表达式为
Y2 (I4 I5 I6 I7 ) S
Y1 (I7 I6 I3I4I5 I2I4I5) S Y0 (I7 I5I6 I3I4I6 I1I2I4I6 ) S
YS I 0 I1I 2 I 3 I 4 I 5 I 6 I 7 S
YEX (I0 I1 I2 I3 I4 I5 I6 I7 ) S
附加输出信号的状态及含意义
YS
YEX
状态
1 1 不工作
《数字电子技术基础》 电子课件
第三章 组合逻辑电路
3.1概述
一、组合逻辑电路的特点 1. 从功能上 2. 从电路结构上
任意时刻的输出仅 取决于该时刻的输入
信号组合
不含记忆（存储） 元件
二、逻辑功能的描述
x1
y1
x2
y2
组合逻辑电路
xn
ym
图3.1.1 组合逻辑电路的框图
输出与输入之间可以用如下逻辑函数来描述：
Y2 C D
Y1 B C D
Y3 D
Y2 C D
Y1 B C
Y0 A BC D
Y0 A B
1．根据设计题目要求，进行逻辑抽象，确定 输入变量和输出变量及数目，明确输出变量 和输入变量之间的逻辑关系。
2．将输出变量和输入变量之间的逻辑关系 （或因果关系）列成真值表。
3．根据真值表写出逻辑函数，并用公式法和
4. 选用小规模集成逻辑门电路或中规模的 常用集成组合逻辑电路或可编程逻辑器件 构成相应的逻辑函数。具体如何选择，应 根据电路的具体要求和器件的资源情况来 决定。
• 例：8线-3线优先编码（74LS148） （设I7 优先权最高…I0优先权最低）
• 由逻辑电路图可得到输出表达式为
Y2 (I4 I5 I6 I7 ) S
Y1 (I7 I6 I3I4I5 I2I4I5) S Y0 (I7 I5I6 I3I4I6 I1I2I4I6 ) S
YS I 0 I1I 2 I 3 I 4 I 5 I 6 I 7 S
YEX (I0 I1 I2 I3 I4 I5 I6 I7 ) S
附加输出信号的状态及含意义
YS
YEX
状态
1 1 不工作
《数字电子技术基础》 电子课件
第三章 组合逻辑电路
3.1概述
一、组合逻辑电路的特点 1. 从功能上 2. 从电路结构上
任意时刻的输出仅 取决于该时刻的输入
信号组合
不含记忆（存储） 元件
二、逻辑功能的描述
x1
y1
x2
y2
组合逻辑电路
xn
ym
图3.1.1 组合逻辑电路的框图
输出与输入之间可以用如下逻辑函数来描述：
Y2 C D
Y1 B C D
Y3 D
Y2 C D
Y1 B C
Y0 A BC D
Y0 A B
数字电子电路课件第三章(1)
TG
C
精选ppt
C
Vi/Vo
Vo/Vi
C
12
四 CMOS三态门
1．电路结构 （1）三态输出 CMOS 门结构之一 (P¸103)
VDD
A
““10”” 1 EN
T’P VDD
当 EN =“0”时，T’P，T’N均导通 Y=A
TP Y ==高A 阻态
TN
当EN =“1”时， T’P，T’N均截止
T’N
约2V）时，源极S、漏极D相当于开关闭合。
D
当栅极G加低电平（小于管子开启电压 ““10””G
Vth）时，源极S、漏极D相当于开关断开。
S
对于P管：
当栅极G加高电平（大于管子开启电压Vth
约2V）时，源极S、漏极D相当于开关断开。
D
当栅极G加低电平（小于管子开启电压 Vth）时，源极S、漏极D相当于开关闭合。
3.4 MOS逻辑门
一、MOS晶体管 有三个电极：源极S，漏极D，栅极G 它是电压控制器件，用栅极电压来控制漏极电流。
分类：
N型沟道
P型沟道
D
D
增强型（虚线） 开启电压
G
G
S
S
耗尽型（实线） 夹断电压
D G
S 精选ppt
D G
S
1
MOS管作开关使用时:
对于N管：
当栅极G加高电平（大于管子开启电压Vth
Vi
而 VGSP＝ Vi – VDD = VDD – VDD ＞ VGS(TH)P G
∴ TP 截止。 ∴ V0＝0V 低电平 电路起到反相器的作用 精选ppt
VDD S
TP D D Vo
S TN
8
3．电路特点 （1）集成度高； （2）静态功耗极低； （3）抗干扰能力较强； （4）电源利用率高； （5）输入阻抗高，带负载能力强。
C
精选ppt
C
Vi/Vo
Vo/Vi
C
12
四 CMOS三态门
1．电路结构 （1）三态输出 CMOS 门结构之一 (P¸103)
VDD
A
““10”” 1 EN
T’P VDD
当 EN =“0”时，T’P，T’N均导通 Y=A
TP Y ==高A 阻态
TN
当EN =“1”时， T’P，T’N均截止
T’N
约2V）时，源极S、漏极D相当于开关闭合。
D
当栅极G加低电平（小于管子开启电压 ““10””G
Vth）时，源极S、漏极D相当于开关断开。
S
对于P管：
当栅极G加高电平（大于管子开启电压Vth
约2V）时，源极S、漏极D相当于开关断开。
D
当栅极G加低电平（小于管子开启电压 Vth）时，源极S、漏极D相当于开关闭合。
3.4 MOS逻辑门
一、MOS晶体管 有三个电极：源极S，漏极D，栅极G 它是电压控制器件，用栅极电压来控制漏极电流。
分类：
N型沟道
P型沟道
D
D
增强型（虚线） 开启电压
G
G
S
S
耗尽型（实线） 夹断电压
D G
S 精选ppt
D G
S
1
MOS管作开关使用时:
对于N管：
当栅极G加高电平（大于管子开启电压Vth
Vi
而 VGSP＝ Vi – VDD = VDD – VDD ＞ VGS(TH)P G
∴ TP 截止。 ∴ V0＝0V 低电平 电路起到反相器的作用 精选ppt
VDD S
TP D D Vo
S TN
8
3．电路特点 （1）集成度高； （2）静态功耗极低； （3）抗干扰能力较强； （4）电源利用率高； （5）输入阻抗高，带负载能力强。
数字电子技术基础 第三章(1)11-优质课件
图3.1.2 正逻辑与负逻辑
一些概念
1、片上系统（SoC） 2、双极型TTL电路 3、CMOS
1961年美国TI公司,第一片数字集成电路 （Integrated Circuits, IC）。
VLSI(Very Large Scale Integration)
3.2 半导体二极管门电路
3.2.1 半导体二极管 的开关特性
图3.2.1 二极管开关电路
可近似用PN结方程和下图所 示的伏安特性曲线来描述。
i Is ev/VT 1
其中：i为流过二极管的电流。 v为加到二极管两端的电压。
nkT VT q
图3.2.2 二极管的伏安特性
图3.2.3 二极管伏安特性的几种近似方法
三、电源的动态尖峰电流
图3.5.23 TTL反相器电源电流的计算 （a）vO＝VOL 的情况 （b） vO＝VOH的情况
图3.5.24 TTL反相器的电源动态尖峰电流
图3.5.25 TTL反相器电源尖峰电流的计算
图3.5.26 电源尖峰电流的近似波形
例3.5.4 计算f=5MHz下电源电流的平均值
图3.3.xx CMOS三态门电路结构之二 （a）用或非门控制 （b）用与非门控制
图3.3.xx CMOS三态门电路结构之三 可连接成总线结构。还能实现数据的双向传输。
3.3.6 CMOS电路的正确使用
一、输入电路的静电防护
1、在存储和运输CMOS器件时最好采用金属屏蔽层 作包装材料，避免产生静电。
tPHL：输出由高电平跳变为低电 平的传输延迟时间。
tPLH：输出由低电平跳变为高电 平的传输延迟时间。
tPD: 经常用平均传输延迟时间tPD
来表示tPHL和tPLH（通常相等）
数电第三章门电路
15
§3.4 TTL门电路
数字集成电路：在一块半导体基片上制作出一个 完整的逻辑电路所需要的全部元件和连线。 使用时接：电源、输入和输出。数字集成电 路具有体积小、可靠性高、速度快、而且价 格便宜的特点。
TTL型电路：输入和输出端结构都采用了半导体晶 体管，称之为: Transistor— Transistor Logic。
输出高电平
UOH (3.4V)
u0(V)
UOH
“1”
输出低电平
u0(V)
UOL
UOL (0.3V)
1
(0.3V)
2 3 ui(V)
1 2 3 ui(V)
阈值UT=1.4V
传输特性曲线
理想的传输特性 28
1、输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。 典型值UOH=3.4V UOL 0.3V 。
uA t
uF
截止区： UBE< 死区电压， IB=0 ， IC=ICEO 0 ——C、 E间相当于开关断开。
+ucc
t
4
0.3V
3.2.3MOS管的开关特 恒流区：UGS>>Uth ， UDS
性： +VDD
0V ——D、S间相当于 开关闭合。
R
uI
Uo
Ui
NMO S
uO
夹断区： UGS< Uth， ID=0 ——D、S间相当于开关断开。
3.3.4 其它门电路
一、 其它门电路
其它门电路有与非门、或非门、同或门、异或门等等,比如：
二、 门电路的“封锁”和“打开”问题
A B
&
Y
C
当C=1时，Y=AB.1=AB
§3.4 TTL门电路
数字集成电路：在一块半导体基片上制作出一个 完整的逻辑电路所需要的全部元件和连线。 使用时接：电源、输入和输出。数字集成电 路具有体积小、可靠性高、速度快、而且价 格便宜的特点。
TTL型电路：输入和输出端结构都采用了半导体晶 体管，称之为: Transistor— Transistor Logic。
输出高电平
UOH (3.4V)
u0(V)
UOH
“1”
输出低电平
u0(V)
UOL
UOL (0.3V)
1
(0.3V)
2 3 ui(V)
1 2 3 ui(V)
阈值UT=1.4V
传输特性曲线
理想的传输特性 28
1、输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。 典型值UOH=3.4V UOL 0.3V 。
uA t
uF
截止区： UBE< 死区电压， IB=0 ， IC=ICEO 0 ——C、 E间相当于开关断开。
+ucc
t
4
0.3V
3.2.3MOS管的开关特 恒流区：UGS>>Uth ， UDS
性： +VDD
0V ——D、S间相当于 开关闭合。
R
uI
Uo
Ui
NMO S
uO
夹断区： UGS< Uth， ID=0 ——D、S间相当于开关断开。
3.3.4 其它门电路
一、 其它门电路
其它门电路有与非门、或非门、同或门、异或门等等,比如：
二、 门电路的“封锁”和“打开”问题
A B
&
Y
C
当C=1时，Y=AB.1=AB
数字电子技术基础第三章逻辑门电路
ts 的大小是影响三极管速度的最主要因素，要提高三极 管的开关速度就要设法缩短ton与toff ，特别是要缩短ts 。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
3.MOS管的开关特性
A、MOS管静态开关特性
在数字电路中，MOS管也是作为 开关元件使用，一般采用增强型的 MOS管组成开关电路，并由栅源电压 uGS控制MOS管的导通和截止。
时间。
toff = ts +tf 关断时间toff：从输入信号负跃变的瞬间，到iC 下降到 0.1ICmax所经历的时间。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
2.三极管的开关特性
B、晶体三极管动态开关特性
ton和toff一般约在几十纳秒（ns=10-9 s）范围。通常都
有toff > ton，而且ts > tf 。
0 .3V 3 .6V 3 .6V
1V 5V
3 .6V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
3 .6V 3 .6V 3 .6V
2.1V
0 .3V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
数字电子技术基础第三章逻辑门电路
❖ 2.教学重点：不同元器件的静态开关特性，分立元件门电路 和组合门电路，TTL和CMOS集成逻辑门电路基本功能和电气特 性。
❖ 3.教学难点：组合逻辑门电路、TTL和CMOS集成逻辑门4.课时 安排： 第一节 常见元器件的开关特性 第二节 基本逻辑门电路 第三节 TTL和CMOS集成逻辑门电路
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
3.MOS管的开关特性
A、MOS管静态开关特性
在数字电路中，MOS管也是作为 开关元件使用，一般采用增强型的 MOS管组成开关电路，并由栅源电压 uGS控制MOS管的导通和截止。
时间。
toff = ts +tf 关断时间toff：从输入信号负跃变的瞬间，到iC 下降到 0.1ICmax所经历的时间。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
2.三极管的开关特性
B、晶体三极管动态开关特性
ton和toff一般约在几十纳秒（ns=10-9 s）范围。通常都
有toff > ton，而且ts > tf 。
0 .3V 3 .6V 3 .6V
1V 5V
3 .6V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
3 .6V 3 .6V 3 .6V
2.1V
0 .3V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
数字电子技术基础第三章逻辑门电路
❖ 2.教学重点：不同元器件的静态开关特性，分立元件门电路 和组合门电路，TTL和CMOS集成逻辑门电路基本功能和电气特 性。
❖ 3.教学难点：组合逻辑门电路、TTL和CMOS集成逻辑门4.课时 安排： 第一节 常见元器件的开关特性 第二节 基本逻辑门电路 第三节 TTL和CMOS集成逻辑门电路
电子技术 数字电路 第3章 组合逻辑电路
是F，多数赞成时是“1”， 否则是“0”。
0111 1000 1011
2. 根据题意列出真值表。
1101 1111
（3-13）
真值表
ABCF 0000 0010 0100 0111 1000 1011 1101 1111
3. 画出卡诺图，并用卡 诺图化简：
BC A 00
00
BC 01 11 10
010
3.4.1 编码器
所谓编码就是赋予选定的一系列二进制代码以 固定的含义。
一、二进制编码器
二进制编码器的作用：将一系列信号状态编制成 二进制代码。
n个二进制代码（n位二进制数）有2n种 不同的组合，可以表示2n个信号。
（3-17）
例：用与非门组成三位二进制编码器。 ---八线-三线编码器 设八个输入端为I1I8，八种状态，
全加器SN74LS183的管脚图
14 Ucc 2an 2bn2cn-1 2cn
2sn
SN74LS183
1 1an 1bn 1cn-11cn 1sn GND
（3-39）
例：用一片SN74LS183构成两位串行进位全加器。
D2
C
D1
串行进位
sn
cn
全加器
an bn cn-1
sn
cn
全加器
an bn cn-1
1 0 1 1 1 AB
AC
F AB BC CA
（3-14）
4. 根据逻辑表达式画出逻辑图。 (1) 若用与或门实现
F AB BC CA
A
&
B
C
&
1 F
&
（3-15）
(2) 若用与非门实现
数字电子电路技术 第三章 SSI组合逻辑电路的分析与设计 课件
表3-1 例3-1真值表
第四步：确定电路的逻 辑功能。
由真值表可知，三个变
量输入Ａ，Ｂ，Ｃ，只有两
个及两个以上变量取值为1 时，输出才为1。可见电路 可实现多数表决逻辑功能。
Ａ ＢＣ F ０ ００ ０ ０ ０１ ０ ０ １０ ０ ０ １１ １ １ ００ ０ １ ０１ １
１ １０ １
21.10.2020
h
11
2. 组合逻辑电路设计方法举例。
例3-3 一火灾报警系统，设有烟感、温感和 紫外光感三种类型的火灾探测器。为了防止误报警， 只有当其中有两种或两种以上类型的探测器发出火 灾检测信号时，报警系统产生报警控制信号。设计 一个产生报警控制信号的电路。
解：(1)分析设计要求，设输入输出变量并逻辑赋值；
用方法和应用举例。
21.10.2020
h
4
３.1 SSI组合逻辑电路的分析和设计
小规模集成电路是指每片在十个门以下的集成芯片。
3.1.1 组合逻辑电路的分析方法
所谓组合逻辑电路的分析，就是根据给定的逻辑 电路图，求出电路的逻辑功能。
1. 分析的主要步骤如下： (1)由逻辑图写表达式； (2)化简表达式； (3)列真值表； (4)描述逻辑功能。
21.10.2020
h
18
对M个信号编码时，应如何确定位数N？
N位二进制代码可以表示多少个信号？
例：对101键盘编码时，采用几位二进制代码？ 编码原则：N位二进制代码可以表示2N个信号， 则对M个信号编码时，应由2N ≥M来确定位数N。
例：对101键盘编码时，采用了7位二进制代码 ASCⅡ码。27＝128＞101。
０１１１
１０００
１０１１
１１０１
１ １ １ １ 21.10.2020
数字电子技术基础第3章数字电子技术基础课件-PPT精品文档
（3-11）
3.1.2 组合电路的基本设计方法
组合逻辑功辑电路的设计是根据给定的实际逻辑问题， 求出实现其逻辑功能的逻辑电路。 一、设计方法 根据要求，设计出适合需要的组合逻辑电路应该遵循 的基本步骤，可以大致归纳如下： 1、进行逻辑抽象 ①分析设计要求，确定输入、输出信号及它们之间的 因果关系。 ②设定变量，即用英文字母表示有关输入、输出信号， 表示输入信号者称为输入变量，有时也简称为变量，表 示输出信号者称为输出变量，有时也称为输出函数或简 称函数。
数字电子技术基础
（3-1）
第3章 组合逻辑电路
（3-2）
第3章
3.1 3.2 3.3 3.4 3.5 3.6 3.7
组合逻辑电路
概述 组合电路的基本分析方法和设计方法 加法器和数值比较器 编码器和译码器 数据选择器和分配器 用中规模集成电路实现组合逻辑函数 只读存储器 组合电路中的竞争冒险
（3-3）
（Байду номын сангаас-5）
3.1 组合电路的基本分析方法和设计方法
3.1.1 组合电路的基本分析方法 所谓组合逻辑电路的分析，就是根据给定的逻辑电路 图，求出电路的逻辑功能。 给定组合逻辑电路 一、分析方法 ①根据给定的逻辑图写 出输出函数的逻辑表达式。 写输出逻辑表达式 ②化简逻辑表达式，求 出输出函数的最简与或表 达式。 化简 分析其功能 ③列出输出函数的真值 表。 分析其功能 ④描述电路的逻辑功能。 列出真值表
（3-6）
二、分析举例：
A
& & & & Y
B
1：组合逻辑电路如图， 试分析其逻辑功能。
解 ：⑴ 、根据逻辑图写输出逻辑表达式并化简
Y AB A AB B AB A AB B AB ( A B ) ( A B )( A B ) A B A B
3.1.2 组合电路的基本设计方法
组合逻辑功辑电路的设计是根据给定的实际逻辑问题， 求出实现其逻辑功能的逻辑电路。 一、设计方法 根据要求，设计出适合需要的组合逻辑电路应该遵循 的基本步骤，可以大致归纳如下： 1、进行逻辑抽象 ①分析设计要求，确定输入、输出信号及它们之间的 因果关系。 ②设定变量，即用英文字母表示有关输入、输出信号， 表示输入信号者称为输入变量，有时也简称为变量，表 示输出信号者称为输出变量，有时也称为输出函数或简 称函数。
数字电子技术基础
（3-1）
第3章 组合逻辑电路
（3-2）
第3章
3.1 3.2 3.3 3.4 3.5 3.6 3.7
组合逻辑电路
概述 组合电路的基本分析方法和设计方法 加法器和数值比较器 编码器和译码器 数据选择器和分配器 用中规模集成电路实现组合逻辑函数 只读存储器 组合电路中的竞争冒险
（3-3）
（Байду номын сангаас-5）
3.1 组合电路的基本分析方法和设计方法
3.1.1 组合电路的基本分析方法 所谓组合逻辑电路的分析，就是根据给定的逻辑电路 图，求出电路的逻辑功能。 给定组合逻辑电路 一、分析方法 ①根据给定的逻辑图写 出输出函数的逻辑表达式。 写输出逻辑表达式 ②化简逻辑表达式，求 出输出函数的最简与或表 达式。 化简 分析其功能 ③列出输出函数的真值 表。 分析其功能 ④描述电路的逻辑功能。 列出真值表
（3-6）
二、分析举例：
A
& & & & Y
B
1：组合逻辑电路如图， 试分析其逻辑功能。
解 ：⑴ 、根据逻辑图写输出逻辑表达式并化简
Y AB A AB B AB A AB B AB ( A B ) ( A B )( A B ) A B A B
数字电子电路第二版电子课件第三章时序逻辑电路
常用触发器按逻辑功能分为RS触发器、D触发器、JK触发器、T触发器 和T′触发器等。其中RS触发器的结构最为简单，它也是构成各种结构复杂 触发器的基础。
180
第三章 时序逻辑电路
一、基本RS触发器
基本RS触发器又称直接复位—置位触发器或RS锁存器。 1. 电路组成 图所示是用两个与非门交叉连接而成的基本RS触发器。
190
第三章 时序逻辑电路
5. 状态图 触发器的转换规律还可以用图形的方式来形象地表示，其图形称为状态 转换图，简称状态图。同步RS触发器的状态图如图所示。
同步RS触发器的状态图
191
第三章 时序逻辑电路
三、边沿触发RS触发器
同步RS触发器采用电平触发方式，即在CP=1期间，输入信号起作用。 但如果有干扰脉冲在此期间窜入，也会使触发器发生翻转，导致逻辑错误。 利用边沿触发器可以解决这一问题。
183
第三章 时序逻辑电路
基本RS触发器的逻辑功能可用表所列的特性来表示。
基本RS触发器的特性
表中Qn为触发器的初态，即输入信号作用前，触发器Q端的状态；Qn+1 为触发器的次态，即输入信号作用后，触发器Q端的状态。“×”表示触 发器状态不定。
184
第三章 时序逻辑电路
二、同步RS触发器
由于基本RS触发器的状态翻转是受输入信号直接控制的，因此其抗干 扰能力较差，而在实际应用中，常常要求触发器在某控制脉冲到来时输入 信号才起作用。这个控制脉冲称为时钟脉冲，通常用CP表示。由时钟脉冲 控制的RS触发器称为同步RS触发器，也称钟控RS触发器。
用JK触发器转换成T触发器
202
第三章 时序逻辑电路
三、用JK触发器构成T′触发器
将JK触发器的输入端J、K都接1，如图所示，就可以得到T′触发器。将 J=K=1代入JK触发器的特性方程，可得T′触发器的特性方程为：
180
第三章 时序逻辑电路
一、基本RS触发器
基本RS触发器又称直接复位—置位触发器或RS锁存器。 1. 电路组成 图所示是用两个与非门交叉连接而成的基本RS触发器。
190
第三章 时序逻辑电路
5. 状态图 触发器的转换规律还可以用图形的方式来形象地表示，其图形称为状态 转换图，简称状态图。同步RS触发器的状态图如图所示。
同步RS触发器的状态图
191
第三章 时序逻辑电路
三、边沿触发RS触发器
同步RS触发器采用电平触发方式，即在CP=1期间，输入信号起作用。 但如果有干扰脉冲在此期间窜入，也会使触发器发生翻转，导致逻辑错误。 利用边沿触发器可以解决这一问题。
183
第三章 时序逻辑电路
基本RS触发器的逻辑功能可用表所列的特性来表示。
基本RS触发器的特性
表中Qn为触发器的初态，即输入信号作用前，触发器Q端的状态；Qn+1 为触发器的次态，即输入信号作用后，触发器Q端的状态。“×”表示触 发器状态不定。
184
第三章 时序逻辑电路
二、同步RS触发器
由于基本RS触发器的状态翻转是受输入信号直接控制的，因此其抗干 扰能力较差，而在实际应用中，常常要求触发器在某控制脉冲到来时输入 信号才起作用。这个控制脉冲称为时钟脉冲，通常用CP表示。由时钟脉冲 控制的RS触发器称为同步RS触发器，也称钟控RS触发器。
用JK触发器转换成T触发器
202
第三章 时序逻辑电路
三、用JK触发器构成T′触发器
将JK触发器的输入端J、K都接1，如图所示，就可以得到T′触发器。将 J=K=1代入JK触发器的特性方程，可得T′触发器的特性方程为：
《数字电子技术》第3章 组合逻辑电路
Y1 I2 I3 I6 I7
Y3 ≥1 I9 I8
Y3
I2I3I6I7
&
Y0 I1 I3 I5 I7 I9
I1I3I5I7I9
I9 I8
逻辑图
Y2
Y1
Y0
≥1
≥1
≥1
I7I6I5I4
I3I2
(a) 由或门构成
Y2
Y1
I1 I0 Y0
&
&
&
I7I6I5I4
I3I2
(b) 由与非门构成
A
消除竞争冒险
B
C
Y AB BC AC
2
& 1
1
3
&
4
&
5
≥1
Y
3.2 编码器
编码
将具有特定含义的信息编 成相应二进制代码的过程。
编码器(即Encoder)
实现编码功能的电路
被编 信号
编 码 器
编码器
二进制编码器 二-十进制编码器
二进制 代码 一般编码器
优先编码器 一般编码器 优先编码器
（1） 二进制编码器
A B F AB AB B
&
&
00
1
01
0
C
&
F &
10 11
0F AABA BC1 AB &
1
AAB BC AB
（4）分析得出逻辑功A能 A B B C AB
A =1
同或逻辑 AB AB B
F
F AB AB A☉B
3.1.3 组合逻辑电路的设计
组合逻辑电路的设计就是根据给出的实际逻 辑问题求出实现这一关系的逻辑电路。
Y3 ≥1 I9 I8
Y3
I2I3I6I7
&
Y0 I1 I3 I5 I7 I9
I1I3I5I7I9
I9 I8
逻辑图
Y2
Y1
Y0
≥1
≥1
≥1
I7I6I5I4
I3I2
(a) 由或门构成
Y2
Y1
I1 I0 Y0
&
&
&
I7I6I5I4
I3I2
(b) 由与非门构成
A
消除竞争冒险
B
C
Y AB BC AC
2
& 1
1
3
&
4
&
5
≥1
Y
3.2 编码器
编码
将具有特定含义的信息编 成相应二进制代码的过程。
编码器(即Encoder)
实现编码功能的电路
被编 信号
编 码 器
编码器
二进制编码器 二-十进制编码器
二进制 代码 一般编码器
优先编码器 一般编码器 优先编码器
（1） 二进制编码器
A B F AB AB B
&
&
00
1
01
0
C
&
F &
10 11
0F AABA BC1 AB &
1
AAB BC AB
（4）分析得出逻辑功A能 A B B C AB
A =1
同或逻辑 AB AB B
F
F AB AB A☉B
3.1.3 组合逻辑电路的设计
组合逻辑电路的设计就是根据给出的实际逻 辑问题求出实现这一关系的逻辑电路。
《数字电子技术基础》第3章 门电路
VDD
导通
TP vI vO
TN
vo=―１” 截止
vI=1
VDD
截止
T1 vI
vO T2
vo=―０” 导通
静态下，无论vI是高电平还是低电平，T1、T2总有 一个截止，因此CMOS反相器的静态功耗极小。
二、电压传输特性和电流传输特性
T1导通T2截止
电 压 传 输 特 性
T1T2同时导通
T2导通T1截止
噪声电压作用时间越短、电源电压越高，交流噪声容 限越大。
三、动态功耗
反相器从一种稳定状态突然变到另一种稳定状态的过
程中，将产生附加的功耗，即为动态功耗。
动态功耗包括：负载电容充放电所消耗的功率PC和 PMOS、NMOS同时导通所消耗的瞬时导通功耗PT。 在工作频率较高的情况下，CMOS反相器的动态功耗 要比静态功耗大得多，静态功耗可忽略不计。
VNL VIL (max) VOL (max)
测试表明：CMOS电路噪声容限 VNH=VNL＝30％VDD，且随VDD的增加而加大。
噪声容限－－衡量门电路的抗干扰能力。 噪声容限越大，表明电路抗干扰能力越强。
§3.3.3 CMOS反相器的静态输入输出特性
一、输入特性 因为MOS管的栅极和衬底之间存在着以SiO2 为介质的输入电容，而绝缘介质非常薄，极易被
S1
输 入v I 信 号 输 vo 出 信 号
S2
图3.1.3 互补开关电路
互补开关电路由于两个开关总有一个是断开的， 流过的电流为零，故电路的功耗非常低，因此在数字 电路中得到广泛的应用
3.1 概述
4. 数字电路的概述 （1）优点： 在数字电路中由于采 用高低电平，并且高低电 平都有一个允许的范围， 如图3.1.1所示，故对元器 件的精度和电源的稳定性 的要求都比模拟电路要低， 抗干扰能力也强。
导通
TP vI vO
TN
vo=―１” 截止
vI=1
VDD
截止
T1 vI
vO T2
vo=―０” 导通
静态下，无论vI是高电平还是低电平，T1、T2总有 一个截止，因此CMOS反相器的静态功耗极小。
二、电压传输特性和电流传输特性
T1导通T2截止
电 压 传 输 特 性
T1T2同时导通
T2导通T1截止
噪声电压作用时间越短、电源电压越高，交流噪声容 限越大。
三、动态功耗
反相器从一种稳定状态突然变到另一种稳定状态的过
程中，将产生附加的功耗，即为动态功耗。
动态功耗包括：负载电容充放电所消耗的功率PC和 PMOS、NMOS同时导通所消耗的瞬时导通功耗PT。 在工作频率较高的情况下，CMOS反相器的动态功耗 要比静态功耗大得多，静态功耗可忽略不计。
VNL VIL (max) VOL (max)
测试表明：CMOS电路噪声容限 VNH=VNL＝30％VDD，且随VDD的增加而加大。
噪声容限－－衡量门电路的抗干扰能力。 噪声容限越大，表明电路抗干扰能力越强。
§3.3.3 CMOS反相器的静态输入输出特性
一、输入特性 因为MOS管的栅极和衬底之间存在着以SiO2 为介质的输入电容，而绝缘介质非常薄，极易被
S1
输 入v I 信 号 输 vo 出 信 号
S2
图3.1.3 互补开关电路
互补开关电路由于两个开关总有一个是断开的， 流过的电流为零，故电路的功耗非常低，因此在数字 电路中得到广泛的应用
3.1 概述
4. 数字电路的概述 （1）优点： 在数字电路中由于采 用高低电平，并且高低电 平都有一个允许的范围， 如图3.1.1所示，故对元器 件的精度和电源的稳定性 的要求都比模拟电路要低， 抗干扰能力也强。
数字电子电路第三章3.4PPT课件
数字电子电路在传输和处理过程中不易受 外界干扰，稳定性较好。
可靠性高
集成度高
数字电子电路中的逻辑门、触发器等基本 逻辑部件具有较高的可靠性，能够保证信 号传输的准确性和稳定性。
随着半导体工艺的发展，数字电子电路的 集成度越来越高，可以实现复杂的逻辑功 能和高速数据处理。
数字电子电路的应用
01
02
03
译码器
总结词
将二进制码转换为输出信号的电路
详细描述
译码器是一种组合逻辑电路，它将二进制码转换为相应的输出信号。译码器通 常具有多个输入和2^n个输出，其中n是输入信号的数量。常见的译码器有2线4线译码器和3线-8线译码器。
数据选择器
总结词
根据选择信号从多个数据中选择一个的电路
详细描述
数据选择器是一种组合逻辑电路，它根据选择信号从多个数据中选择一个数据作为输出。数据选择器 通常具有多个数据输入、选择输入和数据输出。常见的数据选择器有2选1、4选1和8选1等。
定义与分类
定义
数字电子电路是处理和传输二进 制数字信号的电子电路，由逻辑 门电路、触发器、寄存器等基本 逻辑部件组成。
分类
根据功能和应用，数字电子电路 可分为组合逻辑电路和时序逻辑 电路两大类。
数字电子电路的特点
二进制性
稳定性好
数字电子电路以二进制形式处理信息，信 号只有高电平和低电平两种状态，便于实 现大规模集成和高速处理。
加法器
总结词
实现二进制加法运算的电路
详细描述
加法器是一种组合逻辑电路，它实现二进制加法运算。加法 器通常具有多个输入和输出，可以执行二进制数的加法运算 。常见的加法器有半加器和全加器等。
05 时序逻辑电路
数字电子电路课件第三章(2)
当输入端由全部高电平转向其中之一有低电平时，T1由倒 置变为 饱和导通，产生ic1较大，正好从T2基极流出，加速 了T2 由饱和 截止的转换，T2截止又使T3截止变为导通。
• 输入端的钳位二极管作用：
抑制输入端出现的负脉冲干扰，从而起到保护多发
射极管输入级的作用。 精选ppt
12
3.2.2 TTL与非门的主要外部特性
它是一个限幅电平为 0 的下限幅器。
特点：利用二极管的截止状态来限幅
• 将二极管反接，则可得到限精幅选电ppt平为0的上限幅电路。
3
• 在电阻上串一电压源（2V）。 Vi
+
R
+
2V
O
Vi
V0
+
–
2V – –
V0
2V O
分析：
当 Vi>2V时, D 通， Vo = Vi
当 Vi ≤ 2V, D 止，I ＝ 0， Vo ＝ 2V
V0(V)
3
2
B
A
0.81
V0(V)
2.7 3 2 1
10 20 30 40 i0(mA)
( a ) 开态时
精选ppt
10 20 30 40 i0(mA) 14 ( b ) 关态时
四 输入端接电阻对电路的影响
1．关门电阻 Rioff ：(入“0”）
VCC(+5V)
VCC(+5V) R1
4KR2
1.6KR4
V2-V1 R2+R1
R1+V1 ,VA在V2 ,V1之间
∴当Vi≤ VA时，D1止，D2通，
∴ Vo＝ VA
当VA ＜Vi＜ V2时，D1，D2通， ∴ Vo＝ Vi
• 输入端的钳位二极管作用：
抑制输入端出现的负脉冲干扰，从而起到保护多发
射极管输入级的作用。 精选ppt
12
3.2.2 TTL与非门的主要外部特性
它是一个限幅电平为 0 的下限幅器。
特点：利用二极管的截止状态来限幅
• 将二极管反接，则可得到限精幅选电ppt平为0的上限幅电路。
3
• 在电阻上串一电压源（2V）。 Vi
+
R
+
2V
O
Vi
V0
+
–
2V – –
V0
2V O
分析：
当 Vi>2V时, D 通， Vo = Vi
当 Vi ≤ 2V, D 止，I ＝ 0， Vo ＝ 2V
V0(V)
3
2
B
A
0.81
V0(V)
2.7 3 2 1
10 20 30 40 i0(mA)
( a ) 开态时
精选ppt
10 20 30 40 i0(mA) 14 ( b ) 关态时
四 输入端接电阻对电路的影响
1．关门电阻 Rioff ：(入“0”）
VCC(+5V)
VCC(+5V) R1
4KR2
1.6KR4
V2-V1 R2+R1
R1+V1 ,VA在V2 ,V1之间
∴当Vi≤ VA时，D1止，D2通，
∴ Vo＝ VA
当VA ＜Vi＜ V2时，D1，D2通， ∴ Vo＝ Vi
数字电子技术3章课件
CI是栅极输入电容，约为几皮法。
3.3.2 CMOS反相器的工作原理 一、电路结构
+VDD
+10V
TP
vA
vY
+VDD
+10V RONP
vY 10V
S
TN
+VDD
+10V
S
vY 0V RONN
(a) 电路
(b) TN 截止、TP 导通 (c) TN 导通、TP 截止
(1)vA＝0V时,TN截止,TP导通。输出电压vY＝VDD＝10V。 (2)vA＝10V时，TN导通，TP截止。输出电压vY＝0V。
不同VDD下的电压传输特性 VNH、VNL随VDD变化的曲线
测试结果表明，在输出高低电平的变化不大于限定的 10%VDD情况下，输入信号高、低电平允许的变化量大于 30%VDD。因此得到VNH=VNL=30%VDD。可见，CMOS电 路的噪声容限大小是和VDD有关的。随着VDD的增加VNH 和VNL也相应地加大，而且每个VDD值下VNH和VNL始终保 持相等。适当提高VDD可以提高输入端噪声容限。而在 TTL电路中是办不到的。
二极管的反向恢复时间限制了二极管的开关速度。
动态特性
VD
反向恢复过程:
+
D正偏时，PN结电阻较小。加上 Vi D
R
反压后，PN结内尚有一定的存储电荷， －
形成较大的瞬态反向电流I2；尔后， 随着存储电荷的消散，反向电流逐渐
减小，直至漏电流Is。
反向恢复时间 tre
电流由I2 V2 / R 0.1I2,所需的时间。
说明:
⑴转换时间：截止→导通 较小 导通→截止较大，故D的开关时间以
tre来衡量。 ⑵Vi的最高频率以10 tre来取值。
3.3.2 CMOS反相器的工作原理 一、电路结构
+VDD
+10V
TP
vA
vY
+VDD
+10V RONP
vY 10V
S
TN
+VDD
+10V
S
vY 0V RONN
(a) 电路
(b) TN 截止、TP 导通 (c) TN 导通、TP 截止
(1)vA＝0V时,TN截止,TP导通。输出电压vY＝VDD＝10V。 (2)vA＝10V时，TN导通，TP截止。输出电压vY＝0V。
不同VDD下的电压传输特性 VNH、VNL随VDD变化的曲线
测试结果表明，在输出高低电平的变化不大于限定的 10%VDD情况下，输入信号高、低电平允许的变化量大于 30%VDD。因此得到VNH=VNL=30%VDD。可见，CMOS电 路的噪声容限大小是和VDD有关的。随着VDD的增加VNH 和VNL也相应地加大，而且每个VDD值下VNH和VNL始终保 持相等。适当提高VDD可以提高输入端噪声容限。而在 TTL电路中是办不到的。
二极管的反向恢复时间限制了二极管的开关速度。
动态特性
VD
反向恢复过程:
+
D正偏时，PN结电阻较小。加上 Vi D
R
反压后，PN结内尚有一定的存储电荷， －
形成较大的瞬态反向电流I2；尔后， 随着存储电荷的消散，反向电流逐渐
减小，直至漏电流Is。
反向恢复时间 tre
电流由I2 V2 / R 0.1I2,所需的时间。
说明:
⑴转换时间：截止→导通 较小 导通→截止较大，故D的开关时间以
tre来衡量。 ⑵Vi的最高频率以10 tre来取值。
相关主题