miniLVDS 接口规范
LVDS DP等显示器接口简介
7.7ns
9.9ns 8.8ns
12.1ns 11ns
14.3ns 15.4ns
4.4ns
13.2ns
LVDS Setup and Hold time measurement
LVDS Waveform Measurement
30Pin map
40Pin map
What’s the DP Signal?
What’s the DP Signal?
DP介绍：
Display Port新规范定义了4条线缆，不仅可以传递高质量的数字视频信号，还 可以同时传递高品质的数字音频，最高数据传输带宽可以达到10.8Gbps。 Display Port无缝支持多个视频内容流的传输，例如画中画(PIP)功能。Display Port 可以大幅减少所需的连接线数量，只需 一对线就可支持高达SXGA+(1400× 1050)的 分辨率，两对线就能支持30帧/s、1920× 1200分辨率的视频画面传输，还可以取代 LVDS (液晶面板与驱动电路之间的主流接口)。Display Port采用模块式的分层架构， 随着技术的发展，其性能也将随之上升。2008~2009年推出的第二代Display Port， 其带宽加倍。另外，Display Port可在保护节目版 权的前提下传输视频信号与音频信 号，采用AES(Advanced Encryption Standard，高级加密标准)技术将成为Display Port的竞争优势之一。
LVDS & DP等显示器接口介绍
输入方框图
Vdd
DC/DC converter
TTL / RSDS / Mini-LVDS
Gamma电压
sth,cph, load,mpol
完整版)LVDS接口详解
完整版)LVDS接口详解LVDS输出接口是一种数字视频信号传输方式，它利用低压差分信号技术接口，在两条PCB走线或一对平衡电缆上通过差分进行数据的传输。
相比于TTL接口，LVDS输出接口具有高速率、低噪声、远距离、高准确度等优点，因此在17in及以上液晶显示器中得到了广泛的应用。
LVDS接口电路由驱动板侧的LVDS输出接口电路（LVDS发送器）和液晶面板侧的LVDS输入接口电路（LVDS接收器）组成。
LVDS发送器将驱动板主控芯片输出的17L电平并行RGB数据信号和控制信号转换成低电压串行LVDS信号，然后通过柔性电缆传送到液晶面板侧的LVDS接收器。
LVDS接收器再将串行信号转换为TTL电平的并行信号，送往液晶屏时序控制与行列驱动电路。
在数据传输过程中，LVDS接口采用差分信号对的形式进行传输，每个数据传输通道或时钟传输通道的输出都为两个信号（正输出端和负输出端）。
这种方式不仅可以提高数据传输速率，还可以减少电磁干扰和功耗，使得LVDS输出接口更加稳定可靠。
不同种类的液晶显示器的驱动板上的LVDS发送器并不相同。
有些LVDS发送器是一片或两片独立的芯片，例如DS90C383；而有些则是集成在主控芯片中，例如主控芯片gm5221内部集成了LVDS发送器。
LVDS输出接口也分为四种类型，其中第一种是单路6位LVDS输出接口。
这种接口电路采用单路方式传输，每个基色信号（即RGB三色中的其中任何一种颜色）采用6位数据（XOUT0＋、TXOUT0－，TXOUT1＋、TXOUT1－，TXOUT2＋、TXOUT2－），共18位RGB（6bit X 3（RGB3色））数据，因此也被称为18位或18bit LVDS接口。
第二种是双路6位LVDS输出接口。
在这种接口电路中，两个基色信号（例如红色和绿色）共用一条传输线，而蓝色信号则使用另一条传输线，每个基色信号采用6位数据，因此也被称为双路18位或18bit LVDS接口。
LVDS屏接口定义解析
常见LVDS屏接口定义讲解很多初学者对于如何区分屏的接口类型很是头疼，是LVDS屏，TTL屏还是RSDS 屏？总是很难搞清出。
如何快速识别出液晶屏的接口类型则需要一些经验的，下面从屏的屏线接口的样式来对接口类型做出分类的介绍，帮助大家快速识别屏的接口类型。
以下方法是个人认识，不足之处请大家谅解。
（1）TTL屏接口样式：D6T（单6位TTL）：31扣针，41扣针。
对应屏的尺寸主要为笔记本液晶屏（8寸，10寸，11寸，12寸），还有部分台式机屏15寸为41扣针接口。
S6T（双6位TTL）：30＋45针软排线，60扣针，70扣针，80扣针。
主要为台式机的14寸，15寸液晶屏。
D8T（单8位TTL）：很少见S8T（双8位TTL）：有，很少见80扣针（14寸，15寸）（2）LVDS屏接口样式：D6L（单6位LVDS）：14插针，20插针，14片插，30片插（屏显基板100欧姆电阻的数量为4个）主要为笔记本液晶屏（12寸，13寸，14寸，15寸）D8L（单8位LVDS）：20插针（5个100欧姆）（15寸）S6L（双6位LVDS）：20插针，30插针，30片插（8个100欧姆）（14寸，15寸，17寸）S8L（双8位LVDS）：30插针，30片插（10个100欧姆电阻）（17寸，18寸，1 9寸，20寸，21寸）（3）RSDS屏接口样式:50排线，双40排线，30＋50排线。
主要为台式机（15寸，17寸）液晶屏。
上面我们知道了屏的型号和接口了，但是我们还不知道这个是多少位的屏和多少的供电，为了让大家轻松搞会这一步，我们拿一个单6位LVDS的屏来解析一下，此款屏的型号为：LP141X3（20针插接口）屏接口定义在液晶屏的规格书里面都有这一个页面这里面出现了两组数据每组中都有一对时钟信号，这个屏我们就能看出这是一个30针双8位屏，屏的供电为5V。
常见的LVDS接口定义20PIN单6定义：1：电源2：电源3：地4：地5：R0- 6：R0+ 7：地8：R1- 9：R1+ 10：地11：R2- 12：R2+ 13：地14：CLK- 15：CLK+ 16空17空18空19空20空每组信号线之间电阻为（数字表100欧左右）指针表20－100欧左右（4组相同阻值）20PIN双6定义：1：电源2：电源3：地4：地5：R0- 6：R0+ 7：R1- 8：R1+ 9：R2- 10：R2+ 11：CLK- 12：CLK+ 13：RO1- 14：RO1+ 15：RO2- 16：RO2+ 17：RO3-18：RO3+19：CLK1- 20：CLK1+每组信号线之间电阻为（数字表100欧左右）指针表20－100欧左右（8组相同阻值）20PIN单8定义：1：电源2：电源3：地4：地5：R0- 6：R0+ 7：地8：R1- 9：R1+ 10：地11：R2- 12：R2+ 13：地14：CLK- 15：CLK+ 16：R3- 17：R3+每组信号线之间电阻为（数字表100欧左右）指针表20－100欧左右（5组相同阻值）30PIN双8定义：1：电源2：电源3：电源4：空5：空6：空7：地8：R0- 9：R0+ 10：R1- 11：R1+ 12：R2- 13：R2+ 14：地15：CLK- 16：CLK+ 17：地18：R3- 1 9：R3+ 20：RB0- 21：RB0+ 22：RB1- 23：RB1+ 24：地 25：RB2- 26：R B2+ 27：CLK2-28：CLK2+ 29：RB3- 30：RB3+每组信号线之间电阻为（数字表100欧左右）指针表20－100欧左右（10组相同阻值）一般14PIN、20PIN、30PIN为LVDS接口，15寸（含15寸）以下多为3.3V供电17（含17）以上多为5V供电。
miniPCIe
miniPCIe不少NUC（英特定义的mini电脑）、或者是ITX主板、工控主板都会带有mini PCIe接口。
一般走的是PCIe ×1模式，适用于安装无线网卡。
接口均为52pin，定义如图所示。
很多人将mini PCIe和msata 接口搞混，两种是有区别的。
msata也是52pin，但是接口定义和mini PCIe不一样。
从表可以看出，msata针脚定义要比mini PCIe少。
mini PCIe一般走的是PCIe ×1总线，根据平台不同有如上速度。
常见PCIe 3.0×1速度是0.985 GB/s，换算规则是10Mbps=1.25MB/s。
mini PCIe扩展mini PCIe转SATAmini pcie接口定义就有SATA定义，所以支持无驱使用，局限是只能扩展出一个SATA接口。
芯片转接的有半高尺寸和全高尺寸两种，一般采用祥硕ASM1061芯片，支持mini PCIe转双SATA3接口。
另外还有Marvell 88SE9215芯片的方案，支持扩展出4个SATA3接口。
通过转接卡，可以弥补sata不足的缺点，不足之处是不支持Raid阵列。
工业平板电脑或工控机,中都会配备有无线设备这一接口。
MiniPCIe是基于PCI-E总线可以为工控一体机扩展外围设备，如蓝牙模块、4G模块、无线网卡模块MiniPCIe接口的固态硬盘等。
不过MiniPCIe接口带宽不高，比较适合一些对数据吞吐量要求不是非常高的外围设备使用。
部分主板内部有多个MiniPCIe接口，除了内置无线网卡外，还会多预留至少一个给4G模块用（并且预埋有天线）。
二者虽然接口通用，但却有“半高卡”和“全高卡”的区别。
【PCIe 接口SSD与M.2接口SSD】PCIe是现在电脑上面通用的数据接口，而M.2是取代基于mini PCIe改良而来的mSATA固态硬盘。
PCIe数据直接通过总线与CPU直连，而M.2接口可以支持SATA和PCIe的通道，简单来说PCIe是现在电脑上面通用的数据接口，而M.2是取代基于mini PCIe改良而来的mSATA固态硬盘。
LVDS接口定义及标准
LVD LVD 低電對多線，廣泛盟）199公佈範，現，纜。
高傳LVD 成，很高mV 在有的M 理很輸入1）S 接口定義DS 接口又稱電壓差分信多點的連接，也可以是平泛的應用。
）的ANSI/T 95年11月佈了IEEE ，對於生產工，其供電電。
標準推薦傳輸速率可DS 接口的原一個簡單，如圖1所高，驅動器電V 。
通過驅有些最新生MAX9121/9在LVDS 很簡單，因為入端產生的來傳送信號表1是LV 表2是接義及標準稱RS-644信號，這種技接，具有低功平衡電纜。
目前，流行TIA/EIA －6，以美國國1596.3標準工藝、傳輸電壓可以從+薦的最高數據可達1.923G 原理及電特單的LVDS 傳所示。
驅動器電流大部分驅動器的開關生產的LVDS 9122等。
系統中，採為一對差分效果是相互號，從而可VDS 驅動器接收器的主要4總線接口技術的核心是功耗、低誤。
LVDS 在對行的LVDS 技644標準，國家半導體準。
這兩個輸介質和供電+5V 到+3.3據傳輸速率Gbps 。
特性傳輸系統由器的電流源分直接流過關，改變直S 接收器中採用差分方分線對上的電互抵消的，可以大大提高器的主要電要電特性參，是20世紀是採用極低誤碼率、低串對信號完整技術規範有另一個是體公司為主推個標準注重於電電壓等則3V ，甚至更率是655Mbp 一個驅動器源（通常為3100Ω的終直接流過電阻中，100Ω左方式傳送數據電流方向是因而對信號高數據傳輸電特性參數參數。
紀90年代低的電壓擺幅串擾和低輻整性、低抖動有兩個標準IEEE 159推出了ANS 於對LVDS 則沒有明確更低；其傳輸ps ，而理論器和一個接3.5mA ）來終端電阻，從阻的電流的左右的電阻直據，有著比是相反的，當號的影響很輸速率和降低才出現的一幅高速差動輻射等特點動及共模特：一個是T 96.3標準。
SI/TIA/EIA S 接口的電。
LVDS 可輸介質可以論上，在一收器通過一來驅動差分線從而在接收的有無，從而直接集成在比單端傳輸方當共模方式很小。
Mini LVDS规范及其眼图测试
Mini LVDS规范及其眼图测试Mini LVDS是一种高速串行差分信号，广泛应用于液晶显示领域。
对于Tconless屏，目前行业内所有2K屏，部分4K都支持mini LVDS作为传输视频数据。
Mini LVDS是LVDS的一种延伸，mini LVDS与LVDS具有如下异同点：1.LVDS与mini LVDS均为以直流电平基础上传输交流信号，LVDS与Min LVDS差分信号约有1.1-1.3V直流电平2.交流电平（Swing）幅值电平;LVDS与Mini LVDS一般要求为200-400mV；Swing过大，会造成EMI问题，但过少同样会造成显示问题行业LVDS的Data在一个CLK周期内传输7bit数据，mini LVDS仅在CLK上升沿与下降沿传输数据，即在一个CLK周期内传输2bit数据。
4.CLK时钟频率不一样，LVDS普遍为74.25MHz，mini LVDS时钟频率普通更高大概在189MHz < Clock Frequency < 290MHzmini-LVDS是一个可以解决这些问题的高速串行接口。
本文档描述了该接口的电气特性和逻辑特性。
mini-LVDS提供了一个低EMI，高带宽的显示驱动程序接口，这是特别适合TFT LCD面板列驱动程序。
mini-LVDS是定时控制器和列驱动程序之间的接口（见图1）。
该文档不包括定时控制器和行驱动器之间的信号，也不包括列驱动器之间的信号（例如，可用于将列驱动器进入断电模式）mini-LVDS是一个从定时控制器到列驱动程序的单向接口。
从拓扑上讲，它是一个双总线，每个总线都携带面板左或右半部分的视频数据。
这些总线随后分别被称为RLV和LLV。
见图2物理上，每条总线由印刷电路板上的多对传输线路组成，每对都携带差分序列化视频和控制信息。
信号对的数量留给特定的实现，并且主要由列驱动器半导体技术可以支持的最大频率决定。
组成xLV（x是R或L）的个体对称为xLVi，对于由n个+1个数据对组成的总线，i的范围从0到n。
lvds液晶屏幕接口详解
1．LVDS输出接口概述液晶显示器驱动板输出的数字信号中，除了包括RGB数据信号外，还包括行同步、场同步、像素时钟等信号，其中像素时钟信号的最高频率可超过28MHz。
采用TTL接口，数据传输速率不高，传输距离较短，且抗电磁干扰（EMI）能力也比较差，会对RGB数据造成一定的影响；另外，TTL 多路数据信号采用排线的方式来传送，整个排线数量达几十路，不但连接不便，而且不适合超薄化的趋势。
采用LVDS输出接口传输数据，可以使这些问题迎刃而解，实现数据的高速率、低噪声、远距离、高准确度的传输。
那么，什么是LVDS输出接口呢？LVDS，即Low Voltage Differential Signaling，是一种低压差分信号技术接口。
它是美国NS公司（美国国家半导体公司）为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字视频信号传输方式。
LVDS输出接口利用非常低的电压摆幅（约350mV）在两条PCB走线或一对平衡电缆上通过差分进行数据的传输，即低压差分信号传输。
采用LVDS输出接口，可以使得信号在差分PCB线或平衡电缆上以几百Mbit／s的速率传输，由于采用低压和低电流驱动方式，因此，实现了低噪声和低功耗。
目前，LVDS输出接口在17in及以上液晶显示器中得到了广泛的应用。
2．LVDS接口电路的组成在液晶显示器中，LVDS接口电路包括两部分，即驱动板侧的LVDS输出接口电路（LVDS发送器）和液晶面板侧的LVDS输入接口电路（LVDS接收器）。
LVDS发送器将驱动板主控芯片输出的17L电平并行RGB数据信号和控制信号转换成低电压串行LVDS信号，然后通过驱动板与液晶面板之间的柔性电缆（排线）将信号传送到液晶面板侧的LVDS接收器，LVDS接收器再将串行信号转换为TTL电平的并行信号，送往液晶屏时序控制与行列驱动电路。
图1所示为LVDS接口电路的组成示意图。
图1 LVDS接口电路的组成示意图在数据传输过程中，还必须有时钟信号的参与，LVDS接口无论传输数据还是传输时钟，都采用差分信号对的形式进行传输。
miniLVDS简介(中文)
摘要在平板显示领域，尤其对于液晶显示面板，分辨率越来越高的这种趋势正一步一步将常规接口对显示面板的驱动能力推向极限。
现代技术水平的显示器，其总带宽要求已经在5 Gbps的范围内，而且还会增加。
这就必需要时序控制器和显示驱动器之间有大量的连接，这也成为显示器面积进一步减小的瓶颈。
由于这种大量的互连还会带来电磁干扰，这也是一个问题。
传统的并行CMOS接口，虽然在过去的低分辨率显示时代表现良好，却再也不适用于如今的显示器。
Mini-LVDS是一种高速串行接口，应运而生。
本SPEC就是来说明该接口的电气特性与逻辑特性。
Mini-LVDS产生很低的电磁干扰（EMS），为显示驱动提供很高的带宽，这尤其适合用于TFT LCD列驱动器。
TFT液晶面板就是像素的二维点阵，n行×m列。
每个像素又包含三个子像素（RBG），在同一行紧密相连。
面板的像素采用有源矩阵寻址方案写入的，即通过列驱动器将整行像素同时更新，从第一行到最后一行顺序更新，如此反复。
时序控制器必须在一个行周期（～10us）内为一整行像素寻找视频数据源。
此视频数据包含了这三个子像素的强度信息（6bit 或8bit）。
时序控制器从图形控制器那里获得视频数据。
输入的视频数据已将控制信号格式化为规定的视频帧信号和行信号。
时序控制器从中提取视频数据并将其重新分配到列驱动器，同时向行驱动器发出控制信号对TFT矩阵进行寻址。
1. 概览Mini-LVDS是连接时序控制器与列驱动器的接口，见图1。
在后续的章节中会具体描述。
注意此标准并不涉及时序控制器与行驱动器间交换的信号，或列驱动器间交换的信号（如列驱动器要进入掉电模式可能会用到）。
2.概述Mini-LVDS接口是单向性的，数据只能从时序控制芯片传到列驱动器。
从拓扑结构上看，它是双总线，每根总线分别携带着左半面板和右半面板的视频数据。
相应总线分别表示为LLV和RLV.见图2.从物理结构中看，在PCB板上每根总线包含很多对传输线，每一对传输线上携带着差分串行视频信号和控制信号。
LVDS VS Mini-LVDS
LVDS驱动器 的主要电特性参数
接收器 的主要电特性参数
Mini-LVDS
► ► ► ► ►
雙邊緣Clock觸發； 4 組串行信號線； 1 組 Clock； Termination Resistor = 100 Ω DC 參數
偏壓 1.2 V 擺幅 200 mV 電流 4 mA
►
AC 參數
LVDS接口又称RS-644总线接口，是20世纪90年代 才出现的一种数据传输和接口技术。LVDS即低电压差 分信号，这种技术的核心是采用极低的电压摆幅高速 差动传输数据，可以实现点对点或一点对多点的连接， 具有低功耗、低误码率、低串扰和低辐射等特点，其 传输介质可以是铜质的PCB连线，也可以是平衡电缆。 LVDS在对信号完整性、低抖动及共模特性要求较高的 系统中得到了越来越广泛的应用。
D05 D15 D04 D14 D03 D13 D23 D11 D02 D12 D22 D10 DEN B01 G00 HS B00 R05 VS G05 R04 B05 G04 R03 B04 G03 R02 B03 G02 R01 B02 G01 R00
D25
D01 D21
D24
D00 D20
6 bit 數據 & 控制信號
Mini LVDS Data Clock Control Signal
10 (5 pairs)
LVDS
8 (4 pairs)
2 (1 pair)
2 (1 pair)
2 CD control
NO
Total
14
10
Fmax = 146 MHz (Input Clock = 73 MHz). 需要 PLL
(完整版)LVDS接口详解
1．LVDS输出接口概述液晶显示器驱动板输出的数字信号中，除了包括RGB数据信号外，还包括行同步、场同步、像素时钟等信号，其中像素时钟信号的最高频率可超过28MHz。
采用TTL接口，数据传输速率不高，传输距离较短，且抗电磁干扰（EMI）能力也比较差，会对RGB数据造成一定的影响；另外，TTL 多路数据信号采用排线的方式来传送，整个排线数量达几十路，不但连接不便，而且不适合超薄化的趋势。
采用LVDS输出接口传输数据，可以使这些问题迎刃而解，实现数据的高速率、低噪声、远距离、高准确度的传输。
那么，什么是LVDS输出接口呢？LVDS，即Low Voltage Differential Signaling，是一种低压差分信号技术接口。
它是美国NS公司（美国国家半导体公司）为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字视频信号传输方式。
LVDS输出接口利用非常低的电压摆幅（约350mV）在两条PCB走线或一对平衡电缆上通过差分进行数据的传输，即低压差分信号传输。
采用LVDS输出接口，可以使得信号在差分PCB线或平衡电缆上以几百Mbit／s的速率传输，由于采用低压和低电流驱动方式，因此，实现了低噪声和低功耗。
目前，LVDS输出接口在17in及以上液晶显示器中得到了广泛的应用。
2．LVDS接口电路的组成在液晶显示器中，LVDS接口电路包括两部分，即驱动板侧的LVDS输出接口电路（LVDS发送器）和液晶面板侧的LVDS输入接口电路（LVDS接收器）。
LVDS发送器将驱动板主控芯片输出的17L电平并行RGB数据信号和控制信号转换成低电压串行LVDS信号，然后通过驱动板与液晶面板之间的柔性电缆（排线）将信号传送到液晶面板侧的LVDS接收器，LVDS接收器再将串行信号转换为TTL电平的并行信号，送往液晶屏时序控制与行列驱动电路。
图1所示为LVDS接口电路的组成示意图。
图1 LVDS接口电路的组成示意图在数据传输过程中，还必须有时钟信号的参与，LVDS接口无论传输数据还是传输时钟，都采用差分信号对的形式进行传输。
lvds线束的标准和要求
lvds线束的标准和要求LVDS（低电压差分信号）线束是一种用于高速数据传输的电气接口标准。
LVDS线束通常用于连接显示器、摄像头、传感器等设备，以实现高速数据传输和抗干扰能力。
LVDS线束的标准和要求涉及到多个方面，我将从以下几个方面进行详细解释：1. 标准，LVDS线束的标准主要包括电气特性、传输速率、连接器类型等方面。
电气特性方面，LVDS线束通常要求工作电压低（一般为 3.3V）、差分信号传输、高抗干扰能力等。
传输速率方面，LVDS线束通常支持高达数百兆至数千兆的数据传输速率，以满足高速数据传输的需求。
连接器类型方面，LVDS线束通常采用特定的连接器标准，如Molex、JST等，以确保连接的稳定性和可靠性。
2. 要求，LVDS线束在设计和制造过程中需要满足一系列要求，包括信号完整性、传输距离、EMI（电磁干扰）等方面的要求。
信号完整性要求线束在高速传输过程中保持信号的稳定性和准确性，避免信号失真和抖动。
传输距离要求线束能够在一定距离内保持数据传输的可靠性和稳定性。
EMI要求线束在传输过程中能够有效抑制电磁干扰，确保数据传输的稳定性和可靠性。
3. 制造和测试，在制造LVDS线束时，需要严格控制线束的布线、绝缘、屏蔽等工艺要求，以确保线束的质量和可靠性。
同时，对于制造出的线束需要进行严格的测试，包括传输速率测试、信号完整性测试、抗干扰能力测试等，以确保线束符合设计要求和标准。
总的来说，LVDS线束的标准和要求涉及到多个方面，包括电气特性、连接器类型、制造工艺、测试要求等，这些方面都对线束的质量和性能起着重要作用。
制造和应用LVDS线束时，需要严格遵循相关标准和要求，以确保线束的可靠性和稳定性。
教你区分LVDS屏线及屏接口定义
教你划分 LVDS屏线及屏接口定义此刻遇到液晶屏大多是LVDS屏线 ,常常遇到什么单6,双 6 单 8 双 8.怎样划分呢 ?我从前也不知道 ,后在网上采集学习后才弄理解方法 1数带“+-”的这类信号线一共有几对，有10 对的减 2 对就是双 8，有 8 对的减 2 对就是双 6。
有 5 对的减掉 1 对是单 8，有 4 对的减掉 1 对是单 6，数 +/-线一共有多少对。
说平常点就是4 对————单 65 对————单 88 对————双 610对————双 8方法 2拧开螺丝看看主板里面的电路，一般每对数据线之间都有一个100 欧姆的电阻，看到 4 个的话就是单 6 位的屏，看到 8 个的话就是双六位， 5 个的话一般是单 8 位，有 10 个一般就是双 8 位，自然有资料的话就不用这么麻烦，也有TMDS也用这类20PIN的连结头的，比方 LG的 LP141X1，可是基本上极少lvds 的接口的定义20PIN 单 6 定义：1：电源 2：电源 3：地 4：地 5：R0- 6：R0+ 7：地 8：R1-9：R1+ 10：地11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+16空 17 空 18 空 19 空 20 空每组信号线之间电阻为（数字表120 欧左右）,20PIN 双 6 定义1：电源 2：电源 3：地 4：地 5：R0- 6：R0+ 7：R1- 8：R1+9：R2- 10：R2+ 11：CLK- 12：CLK+ 13：RO1- 14：RO1+ 15：RO2- 16：RO2+ 17： RO3- 18：RO3+;19：CLK1- 20：CLK1+每组信号线之间电阻为（数字表120 欧左右20PIN 单 8 定义：1：电源 2：电源 3：地 4：地 5：R0- 6：R0+ 7：地 8：R1-9：R1+ 10：地11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+16：R3- 17：R3+每组信号线之间电阻为（数字表120 欧左右）30PIN 单 6 定义：1：空 2：电源 3：电源 4：空 5：空 6：空 7：空 8：R0- 9： R0+ 10：地11：R1- 12：R1+ 13：地 14：R2- 15：R2+ 16：地 17：CLK- 18：CLK+ 19：地 20：空- 21：空 22：空 23：空 24：空 25：空 26：空 27：空 28 空 29 空 30 空每组信号线之间电阻为（数字表 120 欧左右）30PIN 单 8 定义：1：空 2：电源 3：电源 4：空 5：空 6：空 7：空 8：R0- 9： R0+ 10：地11：R1- 12：R1+ 13：地 14：R2- 15：R2+ 16：地 17：CLK- 18：CLK+ 19：地 20：R3- 21：R3+ 22：地 23：空 24：空 25：空 26：空 27：空 28 空 29 空 30 空每组信号线之间电阻为（数字表 120 欧左右）30PIN 双 6 定义： 1：电源 2：电源 3：地 4：地 5：R0- 6：R0+ 7：地 8：R1-9：R1+ 10：地 11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+ 16：地 17：RS0- 18：RS0+ 19：地 20：RS1-21：RS1+ 22：地 23：RS2- 24：RS2+ 25：地 26：CLK2-27：CLK2+每组信号线之间电阻为（数字表120 欧左右）30PIN 双 8 定义：1：电源 2：电源 3：电源 4：空 5：空 6：空 7：地 8：R0-9：R0+ 10：R1-11：R1+ 12：R2- 13：R2+ 14：地 15：CLK-16：CLK+ 17：地 18：R3- 19：R3+ 20：RB0-21：RB0+ 22：RB1- 23：RB1+ 24：地 25：RB2- 26：RB2+ 27：CLK2-28：CLK2+ 29：RB3- 30：RB3+每组信号线之间电阻为（数字表120 欧左右 )。
LVDS线的设计规范
LVDS线的设计规范
为规范LVDS线的设计，保证其性价比达到最佳。
另一方面，统一各供应商的生产工艺，保证产品的一致性，以满足设计要求。
设计规范如下：
1、LVDS线采用散线制作。
2、连接到数字板上插座的端子采用镀锡的。
3、连接到显示屏上插座的端子采用镀金的。
4、采用双绞线，而且特性阻抗控制在100 OH M±10%。
影响阻抗的因素主要
是双绞的绞距。
具体绞距多少根据仪器测量后决定。
认可规格书要体现阻
抗的大小。
5、线材：UL15711 28AWG，为提高颜色识辨性，电源PIN采用红色，地PIN
采用黑色，其他功能PIN的颜色没有要求。
（每对差分对线的颜色也可以
不同）
6、屏蔽编织网线的要求：直径0.12mm,168根.
7、长度标准化：长度的选择主要考虑安装工艺和EMC的要求。
取值：200，
250，300，350，400，450，500，550，600等50一个步进，容易记忆。
8、LVDS线外包的绝缘体用热缩套管。
9、LVDS线上的金属接地夹子材料使用不锈钢，而且与线体良好接触。
（铝
容易氧化）
10、工艺要注意：屏蔽编织网线离插座的距离越短越好，要求少于15mm；同
样，双绞线一直绞到插座端；各线之间不能相互交叉，缠在一起。
包扎后
线体不能出现有拉紧状态。
（插座两边连接线的长度可比中间梢长一点）以上是基本要求，其他的要求以各图纸要求为准！
按以上要求做出的LVDS线大概如下：用散线做出来的双绞线外套上屏蔽编织线，在屏蔽编织线再套热缩套管。
教你区分LVDS屏线及屏接口定义：
教你区分LVDS屏线及屏接口定义：教你区分LVDS屏线及屏接口定义：现在碰到液晶屏大多是LVDS屏线,经常碰到什么单6,双6 单8双8.如何区分呢? 我以前也不知道,后在网上收集学习后才弄明白。
方法1数带“ -”的这种信号线一共有几对，有10对的减2对就是双8，有8对的减2对就是双6。
有5对的减掉1对是单8，有4对的减掉1对是单6，数 /-线一共有多少对。
说通俗点就是4对————单6 5对————单8 8对————双6 10对————双8方法2 拧开螺丝看看主板里面的电路，一般每对数据线之间都有一个100欧姆的电阻，看到4个的话就是单6位的屏，看到8个的话就是双六位，5个的话一般是单8位，有10个一般就是双8位，当然有资料的话就不用这么麻烦，也有TMDS也用这种20PIN的连接头的，比如LG的LP141X1，不过基本上很少lvds的接口的定义 20PIN单6定义：1：电源2：电源3：地 4：地 5：R0- 6：R0 7：地 8：R1- 9：R1 10：地 11：R2- 12：R2 13：地 14：CLK- 15：CLK 16空 17空18空19 空20空每组信号线之间电阻为（数字表120欧左右）,20PIN双6定义 1：电源2：电源3：地4：地5：R0- 6：R0 7：R1- 8：R1 9：R2- 10：R2 11：CLK- 12：CLK 13：RO1- 14：RO1 15：RO2- 16：RO2 17：RO3- 18：RO3 ; 19：CLK1- 20：CLK1每组信号线之间电阻为（数字表120欧左右）20PIN单8定义：1：电源2：电源3：地 4：地 5：R0- 6：R0 7：地 8：R1- 9：R1 10：地 11：R2- 12：R2 13：地 14：CLK- 15：CLK 16：R3- 17：R3每组信号线之间电阻为（数字表120欧左右）30PIN单6定义：1：空2：电源3：电源 4：空 5：空 6：空 7：空 8：R0- 9：R0 10：地 11：R1- 12：R1 13：地 14：R2- 15：R2 16：地 17：CLK- 18：CLK 19：地 20：空- 21：空 22：空 23：空 24：空 25：空 26：空 27：空 28空 29空 30空每组信号线之间电阻为（数字表120欧左右）30PIN单8定义：1：空2：电源3：电源 4：空 5：空 6：空 7：空 8：R0- 9：R0 10：地 11：R1- 12：R1 13：地 14：R2- 15：R2 16：地 17：CLK- 18：CLK 19：地 20：R3- 21：R3 22：地 23：空 24：空 25：空 26：空 27：空 28空 29空 30空每组信号线之间电阻为（数字表120欧左右）30PIN双6定义：1：电源2：电源3：地 4：地 5：R0- 6：R0 7：地 8：R1- 9：R1 10：地 11：R2- 12：R2 13：地 14：CLK- 15：CLK 16：地 17：RS0- 18：RS0 19：地20：RS1- 21：RS1 22：地23：RS2- 24：RS2 25：地 26：CLK2- 27：CLK2每组信号线之间电阻为（数字表120欧左右）30PIN双8定义：1：电源2：电源3：电源 4：空 5：空 6：空 7：地 8：R0- 9：R0 10：R1- 11：R1 12：R2- 13：R2 14：地 15：CLK- 16：CLK 17：地 18：R3- 19：R3 20：RB0-21：RB0 22：RB1- 23：RB1 24：地25：RB2- 26：RB2 27：CLK2- 28：CLK2 29：RB3- 30：RB3 每组信号线之间电阻为（数字表120欧左右)。
LVDS接口标准
LVDS接口标准：LVDS接口是LCD Panel通用的接口标准，以8-bit Panel 为例，包括5组传输线，其中4组是数据线，代表TxO+/TxO-…Tx3+/Tx3- 。
还有一组是时钟信号，代表TxC+/TxC-。
相应的在Panel —端有5组接收线。
如果是6-bit Panel贝U只有3组数据线和一组时钟线。
LVDS接口又称RS-644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。
LVDS即低电压差分信号，这种技术的核心是采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等特点，其传输介质可以是铜质的PCB连线，也可以是平衡电缆。
LVDS在对信号完整性、低抖动及共模特性要求较高的系统中得到了越来越广泛的应用。
目前，流行的LVDS技术规范有两个标准：一个是TIA/EIA (电讯工业联盟/电子工业联盟)的ANSI/TIA/EIA —644标准，另一个是IEEE 1596.3 标准。
1995年11月，以美国国家半导体公司为主推出了ANSI/TIA/EIA —644标准。
1996年3 月，IEEE公布了IEEE 1596.3标准。
这两个标准注重于对LVDS接口的电特性、互连与线路端接等方面的规范，对于生产工艺、传输介质和供电电压等则没有明确。
LVDS可采用CMO S GaAs或其他技术实现，其供电电压可以从+5V到+3.3V，甚至更低；其传输介质可以是PCB 连线，也可以是特制的电缆。
标准推荐的最高数据传输速率是655Mbps,而理论上，在一个无衰耗的传输线上，LVDS的最高传输速率可达 1.923Gbps。
---- Ope nLDI标准在笔记本电脑中得到了广泛的应用，绝大多数笔记本电脑的LCD显示屏与主机板之间的连接接口都采用了OpenLDI标准。
OpenLDI接口标准的基础是低压差分信号(Low Voltage Differential Signaling , LVDS 接口，它具有高效率、低功耗、高速、低成本、低杂波干扰、可支持较高分辨率等特点。
Mini-LVDS采集卡说明-PCIe-6516
Mini-LVDS图像采集卡（ PCIe-6516）
概述 :
Mini-LVDS图像采集卡通过采集TCON板输出的Mini-LVDS信号，通过PCI-Express接口将数据传输到计算机，还原成完整的图像供显示和分析。
特性：
1、可替代从 640*480到 1920*1080等所有分辨率的 LCD屏；
2、采集到的图像数据可以实时显示到普通显示器；
3、采集到的数据可用于分析处理，可避免人为因素引起的误判；
4、遵循 mini-LVDS Specifications ver.0.2开发；
5、使用灵活，通过软件设置即可实现对多种制式的支持；
6、传输速度快，采用 PCI-Express高速总线传输。
规格：
1、支持 single bank数据总线格式
2、支持 6bit、8bit图像位宽
3、支持 3pairs、6pairs数据传输方式
4、支持从 640*480到 1920*1080的所有分辨率格式；。
LVDS接口详解
LVDS接口详解1．LVDS输出接口概述液晶显示器驱动板输出的数字信号中，除了包括RGB数据信号外，还包括行同步、场同步、像素时钟等信号，其中像素时钟信号的最高频率可超过28MHz。
采用TTL接口，数据传输速率不高，传输距离较短，且抗电磁干扰（EMI）能力也比较差，会对RGB数据造成一定的影响；另外，TTL多路数据信号采用排线的方式来传送，整个排线数量达几十路，不但连接不便，而且不适合超薄化的趋势。
采用LVDS输出接口传输数据，可以使这些问题迎刃而解，实现数据的高速率、低噪声、远距离、高准确度的传输。
那么，什么是LVDS输出接口呢？LVDS，即Low Voltage DifferentialSignaling，是一种低压差分信号技术接口。
它是美国NS 公司（美国国家半导体公司）为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字视频信号传输方式。
LVDS输出接口利用非常低的电压摆幅（约350mV）在两条PCB 走线或一对平衡电缆上通过差分进行数据的传输，即低压差分信号传输。
采用LVDS输出接口，可以使得信号在差分PCB线或平衡电缆上以几百Mbit／s的速率传输，由于采用低压和低电流驱动方式，因此，实现了低噪声和低功耗。
目前，LVDS输出接口在17in及以上液晶显示器中得到了广泛的应用。
2．LVDS接口电路的组成在液晶显示器中，LVDS接口电路包括两部分，即驱动板侧的LVDS输出接口电路（LVDS发送器）和液晶面板侧的LVDS输入接口电路（LVDS接收器）。
LVDS发送器将驱动板主控芯片输出的17L电平并行RGB数据信号和控制信号转换成低电压串行LVDS信号，然后通过驱动板与液晶面板之间的柔性电缆（排线）将信号传送到液晶面板侧的LVDS接收器，LVDS接收器再将串行信号转换为TTL电平的并行信号，送往液晶屏时序控制与行列驱动电路。
图1所示为LVDS接口电路的组成示意图。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Proposal for mini-LVDS specification in JEITA
28th December, 2007
Leader Keiichi Nakajima (NEC Electronics Corp.)
LCD Driver IC Standardization Project Group
Technical Committee on Integrated Circuit
Semiconductor Product Technology Committee Japan Electronics and Information Technology Industries Association
Dear Sir
We have set up to discuss about specifications and terminology of LCD driver ICs and timing controllers who are listed in below at November 2006 in JEITA.
Now many kinds of LCD driver ICs and timing controllers are applied in LCD displays but there are no standard. And so each LCD manufacturer and semiconductor venders are facing to spend much time to agree the specifications for driver ICs and timing controllers.
Therefore we would like to provide the reference document and standard for intra-panel interface based on mini-LVDS.
Our technical document for intra-panel interface doesn’t mean a forced standard and it means to provide the guide line to consider the specification between the driver ICs and the timing controller at this moment.
Now we disclose out technical document for the intra-panel interface specification to LCD manufacturers and we expect to get some feed back to make tight relation ship between LCD manufacturers and semiconductor venders.
If you have an interesting and any questions or request for us, Please fill up the attached form and feed back to us.
Best Regards,
Project Group Member
Kawasaki Microelectronics, Inc., Matsushita Electric Industrial Co., Ltd., NEC Electronics Corp., Oki Electric Industry Co.,
Renesas Technology Corp., Rohm Co., Ltd.
Sanyo Semiconductor Co., Ltd., Seiko Epson Corp.,
Inc.,
Thine
Electronics,
Sharp
Corp.,
Toshiba Corp.
Special Member from the Display Board in JEITA
Toshiba Matsushita Display Technology Co., Ltd.,
NEC LCD Technology Co., Ltd.
Feed back form regarding the JEITA mini-LVDS standard To JEITA LCD driver IC standardization PG member
From
Name :
Title :
Company:
Date :
Your opinions for the standardization and feed back for the proposal
Thank you for your cooperation.
Proposal For mini-LVDS
Specifications ver. 0.1
December 2007
LCD Driver IC Specification Standardization Project Group
Integrated Circuit Sub Committee
Semiconductor Product Technology Committee
Japan Electronics and Information Technology Industries Association
1. Pin configuration and Data Mapping 1.1 12-bit transferring
1.2 10-bit transferring
1.3 8-bit transferring
(d) 4-pair mode
1.3 6-bit transferring
2. Transmitter Specification
If there are much margin between driver IC and timing controller, these specifications are able to be relax to 0.2 TM.
The TP1 signal means latch pulse for driver IC that the latch pulse comes from timing controller and transfer display data to internal memory in every horizontal line.
The POL signal defines the analog output polarity.
6
3. Receiver Specification
7
8
4. Timing Chart of specification 4.1 Transmitter
RL=100 Ohm
V CM
+V OD
-V
OD
+V tr
tf
V P -V N
Use a differential
probe to observe this waveform
9
su su h h
LVCLKP
LVCLKN
LVnN
LVnP
m=0,1, (7)
SKEW
10
4.2 Receiver
V ICM
+V ID
-V
ID
+V tr
tf
V P -V N
Use a differential
probe to observe this waveform
11
su su h h
LVCLKP
LVCLKN
12
4.3 Reset Timing
13
4.4 POL and TP1 Timing
TP1
The end of document
14。