2013数电试卷A答案
数电试卷A答案
2013数电试卷A答案北京工业大学实验学院2013---2014学年第1学期数字电子技术Ⅰ（A）卷课程试卷适用专业：电子信息工程考试方式：（闭卷）考试时间：2013年12月30 日班级学号：姓名：成绩得分登记（由阅卷教师填写）姓名；⑵试题请做在规定处；装订的试卷不得随意拆散，自行拆散成绩以零分记。
一、选择题（每小题2分，共20分）。
（ D ）1. N个触发器可以构成最大计数长度为。
A、NB、2NC、N2D、2N（ C ）2. 下列几种门电路中，输出端可实现线与功能的电路是。
A、传输门B、异或门C、OD门D、三态门（ A ）3. 下列描述不正确的是。
A、时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。
B、寄存器只能存储小量数据，存储器可存储大量数据。
数字电子技术Ⅰ试卷（A）第2页共 8 页数字电子技术Ⅰ试卷（A ）第3页共 8 页C 、主从JK 触发器主触发器具有一次翻转性。
D 、将移位寄存器首尾相连可构成环形计数器。
（ D ）4. 在四变量卡诺图中，逻辑上不相邻的一组最小项为 。
A 、m 1 与m 3 B 、m 4 与m 6 C 、m 0与m 8 D 、m 2 与m 8（ D ）5. 已知逻辑函数Y AB A C BC =++，与其相等的函数为 。
A 、AB B 、AB AC + C 、AB BC +D 、AB C +（ A ）6. 电路如下图1（图中为下降沿JK 触发器），触发器当前状态321Q Q Q 为“101”，请问时钟作用下，触发器下一状态为 。
A 、“110” B 、“100” C 、“010” D 、“000”图1 （ D ）7. 下列描述不正确的是 。
A 、异步时序电路的响应速度要比同步时序电路的响应速度慢。
B 、时序电路必然存在状态循环。
C 、T 触发器、JK 触发器均具有状态翻转数字电子技术Ⅰ试卷（A ）第4页共 8 页功能。
D 、主从式触发器能有效克服同步触发器的空翻现象。
2013年武汉科技大学考研试题电路A和参考答案
二O 一三年招收硕士研究生入学考试试题考试科目及代码： 电 路 825适用专业：控制理论与控制工程、检测技术与自动化装置、模式识别与智能系统、电路与系统可使用的常用工具：计算器、绘图工具答题内容写在答题纸上，写在试卷或草稿纸上一律无效考完后试题随答题纸交回。
考试时间3小时，总分值 150 分。
姓名： 报考学科、专业： 准考证号码：密封线内不要写题电路如在图5所示，已知1R R X X==Ω=，S 200U=∠I、abU及电路的有功功率和功率因数？AB 380U =∠A B C ,,I I I ；（2）开关2013年电路考研试题A 参考答案和评分标准一、计算题(15分)解：利用结点电压法求解。
选定参考结点，结点电压方程为n1n2n11n3n1181(1)0.5211(1)0.522U U U I U U I ⎧⎪=⎪⎪+-=⎨⎪⎪+-=-⎪⎩ 又 1n 3I U = 联立解得： n 2n 36V ,2V U U == n21n2n315A,4V 2I U I U U U ∴=+==-=二、计算题(15分)解：根据叠加定理求解, 1S 2S I k I k U =+1212101,25 4.5k k k k ∴+=-= 可求得 122,0.1k k ==-故当S S 15 V, 2.5 A U I ==时，2 2.50.115 3.5A I =⨯-⨯= 三、计算题(15分)解：利用戴维南定理将a 、b 左边部分等效OC 11331818V U I I ''=-+= ()113333U I I I I ''''=++-= eq 3R =Ω L eq 3R R ∴==Ω时，L R 可获得最大功率：22OC maxeq 1827W 443U P R ===⨯ 四、计算题(15分)解：开关S 断开前，()08A i -=，开关S 断开后可等效如下图初始值：(0)(0)8A i i +-==，(0)826V u +=-+=- 稳态值：()5A i ∞=，()3V u ∞=- 时间常数：/1/20.5s L R τ===2()53A t i t e -∴=+，0t ≥2()33V tu t e-=--，0t ≥五、计算题(15分)解：利用相量法结合相量图求解（1）11L 22C +1260,1260Z R jX Z R jX ==+=∠︒Ω=-=-=∠-︒Ω1S 12S 2/1060A,/1060A I U Z I U Z ∴==∠-︒==∠︒则 12100A I I I =+=∠︒A B L 122310601060100V U j X I R I j ∴=-=⋅∠-︒-∠︒=∠︒ （1）OC AB eq 1L 2C 100V,//// 1.5U U Z R jX R jX ==∠︒=+-=Ω OC eq /(+0.5)50A I U Z ∴==∠︒六、计算题(15分)解：原电路去耦等效的相量模型如下图所示：图中，a 、b 两点等效阻抗为零，两点等电位，ab 0U =。
数字电子技术试题及答案（题库）
数字电子技术试题及答案（题库）预览说明:预览图片所展示的格式为文档的源格式展示,下载源文件没有水印,内容可编辑和复制《数字电子技术》试卷：__ _______ 班级：__________ 考号：___________ 成绩：____________1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（），作为8421BCD 码时，它相当于十进制数（）。
2.三态门电路的输出有高电平、低电平和（）3种状态。
3．TTL 与非门多余的输入端应接（）。
4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（）电平。
5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（）。
6. 如果对键盘上108个符号进行二进制编码，则至少要（）位二进制数码。
7. 典型的TTL 与非门电路使用的电路为电源电压为（）V ，其输出高电平为（）V ，输出低电平为（）V ， CMOS 电路的电源电压为（） V 。
8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（）。
9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。
该ROM 有（）根地址线，有（）根数据读出线。
10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（）位。
11. ）；Y 3 ＝（）。
12. 某计数器的输出波形如图1所示，该计数器是（）进制计数器。
13．驱动共阳极七段数码管的译码器的输出电平为（）有效。
二、单项选择题（本大题共15小题，每小题2分，共30分）（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号。
错选、多选或未选均无分。
）1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。
A ．F(A,B,C)=∑m （0，2，4）B. (A,B,C)=∑m （3，5，6，7）C ．F(A,B,C)=∑m （0，2，3，4）D. F(A,B,C)=∑m （2，4，6，7）2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（）。
2013年北京大学数字与模拟电路考研真题(回忆版)【圣才出品】
1/1十万种考研考证电子书、题库视频学习平台
圣才电子书
2013年北京大学数字与模拟电路考研真题（回忆版）
说明：以下回忆版试题内容来自网络资源，考生可借鉴参考！
第一题
1．分别举例说明什么是数字电路？什么是模拟电路？（10）
2．分别举例说明什么是组合电路？什么是时序电路？（10）
3．分析设计组合电路与时序电路有什么不同？（10）
4．2000年以前市场上已经产品化的半导体储存器件有哪些？哪些属于数字器件？哪些属于模拟器件？哪些属于组合电路？哪些属于时序电路？（20）
第二题、写出你所学过的放大电路，并写出设计关键点。
（30）
第三题、用与非门、或非门设计一个3-8译码器，用两个这样的3-8译码器设计一个4-16译码器。
（30）
第四题、给出的是室温控制系统的示意图，让写热水器系统、体重秤系统、微波炉系统、系统信号灯系统示意图。
（40）。
《数字电路》考查试卷(A)及答案
《数字电路》考查试卷(A)一、填空题（每空2分，共30分）1、时序电路由 和 两部分组成。
2、负边沿JK 触发器的逻辑函数表达式是 。
3、用555时基电路可组成 、 、 等。
4、R-S 触发器Sd 端称为置 端，Rd 为置 端。
5、（28）10=（ ）2=（ ）8421BCD 。
6、（101100）8421BCD =（ ）10=（ ）2。
7、A/D 转换器的作用是将 信号转换为 信号 。
8、构成任意进制计数器方法主要有 和 两种 。
二、判断题（每题2 分 共20分） 1、用四个触发器可构成1位十进制数。
（ ） 2、任意进制计数器是指计数器的模N=2n 的计数器。
（ ） 3、C B A ABC ++=（ ） 4、异步输入信号的不受触发脉冲CP 的控制。
（ ） 5、Y=A ⊙B =AB+AB 。
（ ） 6、四位二进制计器最大10进制数为16。
（ ） 7、由逻辑门电路和JK 触发器可构成数据寄存器。
（ ）8、当触发器Q=0，1=Q 时称触发器处于“0”状态。
（ ） 9、施密特触发器工作时具有两个稳定状态，但只有一个触发电平。
（ ）10、边沿触发器是指触发器的状态在CP 脉冲的边沿处发生触发翻转。
（ ）三、选择题（每题2分，共20分） 1、下列结果错误的是（ ）A. B A AB +=B. B B B =+C. 1+A=12、下列状态方程中（ ）是T / 触发器。
A. Q n+1＝T ⊕Q n B. Q n+1＝Q n C. Q n+1＝D3、下列结论是正确的是（ ） A.（5C ）16 =（95）10 B. （10101）2 ＝（20）10 C.（25）8 =（10101）24、下列逻辑图中表示 Y ＝A ⊕B 的是 （ ）（A ） （B ） （C ）5、在相同的时钟脉冲作用下，同步和异步计数器比较其工作速度。
（ ）A. 较快B.较慢C.不确定四、化简、画图（每题6分，共24分） 1、用代数法化简 C B A C B A Y +=2、试将J-K触发器转换成T触发器画出逻辑图。
数电考试题及答案
数电考试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是（）。
A. 与运算B. 或运算C. 非运算D. 异或运算答案：C2. 一个触发器可以存储（）位二进制信息。
A. 1B. 2C. 4D. 8答案：A3. 以下哪个不是组合逻辑电路的特点？（）A. 输出只依赖于当前输入B. 输出与输入之间存在时间延迟C. 输出状态不依赖于电路的历史状态D. 输出状态不依赖于电路的初始状态答案：B4. 一个4位二进制计数器可以计数的最大值是（）。
A. 15B. 16C. 255D. 256答案：B5. 以下哪个不是时序逻辑电路的特点？（）A. 输出不仅依赖于当前输入，还依赖于电路的历史状态B. 输出与输入之间存在时间延迟C. 输出状态不依赖于电路的初始状态D. 输出状态依赖于电路的初始状态答案：C6. 在数字电路中，使用最多的触发器是（）。
A. SR触发器B. JK触发器C. D触发器D. T触发器答案：C7. 一个3线-8线译码器可以译码（）种不同的输入信号。
A. 3B. 4C. 8D. 27答案：C8. 以下哪个不是数字电路的优点？（）A. 高抗干扰性B. 高稳定性C. 低功耗D. 易于集成答案：C9. 在一个二进制计数器中，如果计数器从0开始计数，那么它的第一个状态是（）。
A. 0000B. 0001D. 0101答案：B10. 以下哪个不是数字电路设计中常用的简化方法？（）A. 布尔代数简化B. 卡诺图简化C. 逻辑门替换D. 电阻网络简化答案：D二、多项选择题（每题3分，共15分）11. 下列哪些是数字电路中常用的逻辑门？（）A. 与门B. 或门D. 异或门E. 与非门答案：ABCDE12. 在数字电路中，以下哪些因素会影响电路的稳定性？（）A. 电源电压波动B. 温度变化C. 信号传输延迟D. 电路的初始状态E. 电路的负载答案：ABDE13. 以下哪些是时序逻辑电路的基本组成元素？（）A. 触发器B. 计数器D. 译码器E. 编码器答案：ABC14. 在数字电路中，以下哪些是常用的计数器类型？（）A. 二进制计数器B. 十进制计数器C. 约翰逊计数器D. 环形计数器E. 移位寄存器答案：ABCD15. 以下哪些是数字电路设计中常用的测试方法？（）A. 功能测试B. 时序测试C. 静态测试D. 动态测试E. 模拟测试答案：ABCD三、填空题（每题2分，共20分）16. 在数字电路中，一个基本的与门电路有 ______ 个输入端和______ 个输出端。
数电试卷
2013年春数字电路期末考试卷一、填空题。
（1）逻辑函数描述方法主要有真值表、逻辑函数表达式、逻辑图、波形图。
（2）将254.25转换成二进制等于11111110.01。
（3）逻辑函数的基本规则包括代入规则、反演规则、对偶规则。
（4）消除组合逻辑电路竞争冒险的方法有消去互补相乘项、增加乘积项、输出端并联电容器。
（5）锁存器和触发器的共同特点是都是具有0和1两种稳定状态，一旦状态被确定，就能自行保持；锁存器是一种对脉冲电平敏感的存储单元电路，触发器是一种对脉冲边沿敏感的存储电路。
（6）按照触发器状态转换的规则不同，通常分为 D触发器、JK触发器、T触发器、SR触发器。
（7）多谐振荡器的两个暂稳态的转换过程是通过电容C充放电作用来实现的。
二、分别用代数法和卡诺图法化简下列逻辑函数。
（1）ABC D +ABD +BC D +ABCBD +B C三、（1）试分析下图所示逻辑电路的功能。
（2）某足球评委会由一位教练和三位球迷组成，对裁判员的判罚进行表决。
当满足以下条件时表示同意：有三人或三人以上同意，或者有两人同意，但其中一人是教练，试用二输入与非门设计该表决电路。
四、（1）用译码器74HC138和适当的逻辑门实现函数F=A B C+A B C+AB C+ABC。
（2）试用8选一数据选择器74HC151，实现1位二进制全加器。
五、（1）试分析如图所示时序电路，画出状态图。
（2）试分析如图所示电路，画出它的状态图，说明它是几进制计数器。
六、指出下列存储系统各具有多少个存储单元，至少需要几根地址线和数据线。
（1）64K×1 （2）16K×4 （3）256K×32七、由555定时器及场效应管T 组成的电路如图所示，电路中T工作于可变电阻区，其导通电阻为R DS。
（1）说明电路的功能；（2）写出输出电压V0频率的表达式。
(完整版)数电试题及标准答案(五套)。
《数字电子技术基础》试卷一一、 填空题（22分每空2分）1、=⊕0A , =⊕1A 。
2、JK 触发器的特性方程为： 。
3、单稳态触发器中,两个状态一个为态，另一个为态.多谐振荡器两个状态都为态， 施密特触发器两个状态都为态.4、组合逻辑电路的输出仅仅只与该时刻的有关，而与无关。
5、某数/模转换器的输入为8位二进制数字信号（D 7~D 0），输出为0~25.5V 的模拟电压。
若数字信号的最低位是“1”其余各位是“0”，则输出的模拟电压为。
6、一个四选一数据选择器，其地址输入端有个。
二、化简题（15分每小题5分）用卡诺图化简逻辑函数，必须在卡诺图上画出卡诺圈1）Y （A,B,C,D ）=∑m （0,1,2,3,4,5,6,7,13,15） 2）∑∑+=)11,10,9,3,2,1()15,14,13,0(),,,(d m D C B A L利用代数法化简逻辑函数，必须写出化简过程3)__________________________________________________)(),,(B A B A ABC B A C B A F +++=三、画图题(10分每题5分)据输入波形画输出波形或状态端波形（触发器的初始状态为0）. 1、2、四、分析题(17分)1、分析下图，并写出输出逻辑关系表达式，要有分析过程（6分）2、电路如图所示，分析该电路，画出完全的时序图，并说明电路的逻辑功能，要有分析过程（11分）五、设计题(28分)1、用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示两台不正常；红、黄灯全亮表示三台都不正常。
列出控制电路真值表，要求用74LS138和适当的与非门实现此电路（20分）2、中规模同步四位二进制计数器74LS161的功能表见附表所示；请用反馈预置回零法设计一个六进制加法计数器。
（8分）六、分析画图题(8分)V作用下，输出电压的波形和电压传输特性画出下图所示电路在i74LS138功能表如下：74LS161功能表《数字电子技术基础》试卷一答案一、填空题（22分每空2分） 1、A ，A 2、n n n Q K Q J Q +=+13、稳态，暂稳态，暂稳态，稳态4、输入，电路原先状态5、0.1V6、两二、化简题（15分 每小题5分）1）Y （A,B,C,D ）=∑m （0,1,2,3,4,5,6,7,13,15）=BD A +2)AC AD B A d m D C B A L++=+=∑∑)11,10,9,3,2,1()15,14,13,0(),,,(3))(),,(__________________________________________________________________________________=+++=++++=+++=A BC B A B A AB BC B A B A B A ABC B A C B A F三、画图题(10分 每题5分) 1、 2、四、分析题(17分) 1、（6分）B A L ⊕=2、（11分）五进制计数器五、设计题(28分) 1、（20分）1）根据题意，列出真值表由题意可知，令输入为A 、B 、C 表示三台设备的工作情况，“1”表示正常，“0”表示不正常，令输出为R ，Y ，G 表示红、黄、A B C R Y G 0 0 0 00 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 11 1 0 0 1 0 0 1 0 1 0 0 0 1 0 1 0 0 1 0 0 0 0 11 ×11 ×××××AB CD 00 0001 01 10 1011 11 1绿三个批示灯的 状态，“1”表示亮，“0”表示灭。
2013-2014(1)数字电子技术基础1参考答案
一、填空题1．01100011、00111111 2．2、03．高阻状态(或者禁止态、开路态) 4．05．()()()()Y A B C C D A C B D =++⋅++++ 6． 1n n n n Q TQ TQ T Q +=+=⊕ 7． 单向8．脉冲触发、边沿触发 9．()'()Y B A B C D =++⋅⋅ 二、单项选择题1．（ D ）； 2．（ A ）； 3．（ C ）； 4．（ C ）； 5．（ D ） 6．（ D ）； 7．（ D ）； 8．（ A ）； 9．（ C ）； 10．（ C ） 11．（ D ）； 12．（ C ）； 1 3．（ C ）； 1 4．（ C ） 三、判断题1．（ F ） 2．（ F ） 3．（ F ） 4．（ F ）5．（ T ） 6．（ F ） 7．（ T ） 四、简答题1、一般不允许多余输入端悬空（相当于高电平），否则会引入干扰信号。
对与逻辑门电路(与门及与非门)，应将多余端经电阻（1~3K)或直接接正电源。
对或逻辑门电路(或门及或非门)，应将多余端接地。
如果前级有足够的驱动能力，也可将多余端与信号输入端联在一起。
2、可采用清零法或者置数法。
仅给出2种参考答案。
清零法置数法3、DCP RD Q五、计算分析题 (1)X ABCD ABCD ABCD ABCD ABCD ABCD Y ABCD ABCD ABCD ABCD ABCD=+++++=++++X AB AC =+ Y AB ACD =+(2)012X Y Y Y =1A B C &Y接地或0(3)0123456701D D D D D D D D D ========C B A1接地或0接地或0D六、计算分析题 (1)()()()()()()()()(1,2,3,5,6,7,8,9,10,11,13,14,15)Y AB A C BC CDAB C C D D A B B C D D A A BC D D A A B B CD m =+++=+++++++++++=∑ (2)代数法或者卡诺图法都可以。
湖南工业大学2013级《数字电子技术》试卷A_3参考答案及评分标准
三、分析计算题（20 分）
下图所示电路为基于 555 定时器的占空比可调的多谐振荡器。调节电位器 R，设滑动触头到左边的极限 位置时，滑动触头左边的电阻值是 R 额定值的 5%，同理，滑动触头到右边的极限位置时，滑动触头右边的
电阻值是 R 额定值的 5%。假定输出电压 uo 的高电平与电源电压相等，输出电压 uo 的低电平是 0V。忽略二
D3
D2
D1
D0
R
Q2 Q1 Q0
&
CET
CEP
R
Q3
Q2
CP
Q1
CP
Q0
D3
D2
D1
D0
LD
Q2 Q1 Q0
&
图 1 反馈清 0 法
图 2 反馈预置数法
图 3 状态转换图
第 3页 共 3 页
答案及评分标准如下：
答案及评分标准如下： ⑴ 逻辑电路图（5 分）： ⑵ B=C=1 时，产生竞争冒险。（3 分）
⑶ 修改电路：增加冗余项 BC。（2 分）
第2页共3页
六、综合设计题(共 22 分)
分别用反馈清 0 法和反馈预置数法，将 4bit 二进制同步加法计数器 74LS163 芯片构成 7 进制 计数器。画出电路图和状态转换图（宜给出图例）。
极管 D1、D2 的导通压降及导通电阻。 ⑴ 简述电路的工作原理；
⑵ 画出电压 uc、uo 的波形； ⑶ 计算输出信号 uo 的频率； ⑷ 计算输出信号 uo 的占空比变化范围。
4. 锁存器和触发器有 2 个稳态，有 0 个暂稳态。
5. 单稳态触发器有 1 个稳态，有 1 个暂稳态。
6. 多谐振荡器有 0 个稳态，有 2 个暂稳态。
数电考试题及答案
数电考试题及答案一、选择题（每题1分，共10分）1. 数字电路中最基本的逻辑关系是（）。
A. 与逻辑B. 或逻辑C. 非逻辑D. 异或逻辑2. 下列哪个不是数字电路的特点？（）A. 抗干扰能力强B. 功耗低C. 体积小D. 工作速度慢3. 一个二进制数1011转换为十进制数是（）。
A. 10B. 11C. 13D. 154. 在数字电路中，以下哪个不是基本的逻辑门？（）A. 与门B. 或门C. 非门D. 放大门5. 触发器的主要用途是（）。
A. 放大信号B. 存储信息C. 转换信号D. 滤波6. 一个完整的数字系统包括（）。
A. 逻辑电路B. 电源C. 输入设备D. 所有选项7. 以下哪个不是数字电路的分类？（）A. 组合逻辑电路B. 时序逻辑电路C. 模拟电路D. 存储电路8. 一个4位二进制计数器最多可以计数到（）。
A. 8B. 16C. 32D. 649. 以下哪个是数字电路的优点？（）A. 易受干扰B. 集成度高C. 功耗大D. 灵活性差10. 一个简单的数字钟至少需要多少个触发器？（）A. 1B. 2C. 4D. 6二、填空题（每空1分，共10分）1. 数字电路中，最基本的逻辑运算包括________、________和________。
2. 一个二进制数1101转换为十进制数是________。
3. 触发器的两个稳定状态是________和________。
4. 一个数字电路系统由________、________和________组成。
5. 一个4位二进制计数器的计数范围是________到________。
三、简答题（每题5分，共20分）1. 简述数字电路与模拟电路的区别。
2. 解释什么是组合逻辑电路和时序逻辑电路。
3. 描述数字电路中的触发器是如何工作的。
4. 什么是数字电路的抗干扰能力？四、计算题（每题10分，共20分）1. 给定一个二进制数101101，转换为十进制数是多少？2. 如果一个数字钟使用4位二进制计数器，计算它的计数周期是多少秒？（假设时钟频率为1Hz）五、综合题（每题15分，共30分）1. 设计一个简单的数字电路，实现两个输入信号A和B的异或逻辑功能。
2013年数电A卷
徐州工程学院试卷2012 — 2013 学年第 2 学期 课程名称 数字电子技术 试卷类型 A 考试形式 闭卷 考试时间 100 分钟 命 题 人 徐晓菊 2013 年 6 月 10 日 使用班级 11电信、11通信、11电气、11自动化 教研室主任 年 月 日 教学院长 年 月 日 姓 名 班 级 学 号 一、选择题（共 15小题，每题 1 分，共计10 分）1.与十进制数（53.5）10等值的数或代码为（C ） A.(11010011.0101)8421BCD B.(36.8)16 C.(110101.1)2 D.(55.4)82.下列逻辑等式中不成立的是（B ）A ．A+BC=（A+B ）（A+C ） B ．1=++B A B A AB C ．1=++AB B AD ．B A AB A =3.在下列各组变量取值中，能使函数F （A ，B ，C ）=∑m(0.1.2.4.6)的值为1的是（ A ） A.110 B.101 C.011 D.1114.逻辑函数Y=ABC +A+B+C 的最简与或形式为（C ） A. 已是最简与或形式 B.0 C.1 D.A+B+C5. 函数F=A （A ⊙B ）的结果是( A )。
A.AB B. B A C.B A D. B A6．逻辑函数F(A,B,C) = AB+B C+C A 的最小项标准式为（ D ）A 、F(A,B,C)=∑m(0,2,4)B 、F(A,B,C)=∑m(1,5,6,7)C 、F(A,B,C)=∑m (0,2,3,4)D 、F(A,B,C)=∑m(3,4,6,7)7.已知逻辑变量A 、B 、F 之间的关系用下图所示的电路图表示，则F 与A 、B 的逻辑关系是( B )。
FA. F=ABB. F A B =⊕C. F=A ⊙BD. F=A+B8.关于半导体存储器的描述，下列哪种说法是错误的( D )。
A.RAM 读写方便，但一旦掉电，所存储的内容就会全部丢失 B.ROM 掉电以后数据不会丢失 C.RAM 可分为静态RAM 和动态RAM D.动态RAM 不必定时刷新 静态ROM9. 四选一数据选择器的输出表达式)()()()(013012011010A A D A A D A A D A A D F +++=，若用该数据选择器实现1A F =,则D0～D3 的取值为( B )A.D0=D1=1，D2=D3=0B.D0=D1=0，D2=D3=1C.D0=D2=D3=D4=1D.D0=0，D2=D3=D4=110. 对一个确定的时序逻辑电路，下列哪一项不能确定（ C ） A ．驱动方程 B.状态转换表 C. 初始状态 D. 有效状态个数 11. 四个触发器组成的环行计数器最多有多少个有效状态（ A ） A.4 B. 6 C. 8 D. 1612．根据组成计数器的各触发器状态翻转的时间与CP 的关系分类，计数器可分为哪两种(B ) A ．加法、减法及加减可逆 B.同步和异步 P295 C. 二、十和N 进制 D. 摩尔型和米里型13．在同步工作条件下，JK 触发器的现态Q n =1，要求Q n+1=1，则应使（ D ） A. J=×，K=0 B. J=0，K=× C. J=1，K=× D. J=K=114. 同步时序逻辑电路下图所示，则次态方程Q n+1为( )A.nQ A ⊕ B.n Q A +C.n Q A ⊕D.nQ A +15. 将三角波变换为矩形波，需选用（ ）A.多谐振荡器B.施密特触发器C.双稳态触发器D.单稳态触发器二、填空题（共 12小题，每题 2 分，共计24 分）1. 比较两个一位二进制数A 和B ，当A=B 时输出F=1，则F 的表达式是 F=A ʘB 。
2012-2013第二学期数电试卷_A
山东科技大学2012—2013学年第二学期《数字电子技术》考试试卷（A卷）班级姓名学号1．在四变量卡诺图中，逻辑上不具有相邻性的一组最小项为（ D ）。
A、m1与m3B、m4与m6C、m5与m13D、m2与m82．下面说法不正确的是：（ A ）A、当高电平表示逻辑0、低电平表示逻辑1时，称为正逻辑。
B、三态门输出端可能出现“低电平”、“高电平”、“高阻”三种状态。
C、若干OD门输出端并联后，外接上拉电阻至正电源端，可实现正逻辑的“线与”运算。
D、输出管集电极开路的门，称为OC门。
3．当T触发器控制输入端T=0时，该触发器实现（D ）功能。
A、置1B、置0C、计数D、保持4．设计一个十二进制计数器，至少需要（C ）个触发器。
A、2B、12C、4D、35．逻辑函数F=AB+BC的最小项表达式为（C ）。
A、F=m2+m3+m6B、F=m2+m3+m7C、F=m3+m6+m7D、F=m3+m4+m7 6．四个触发器组成的扭环形计数器拥有（C）个有效状态。
A、4B、6C、8D、167．下列说法正确的是：（C）A、多谐振荡器有两个稳态B、多谐振荡器有一个稳态和一个暂稳态C、多谐振荡器有两个暂稳态D、多谐振荡器通常用于产生正弦波信号8．不属于时序逻辑电路的是：（B ）A、寄存器B、译码器C、计数器D、触发器9．TTL集成电路74LS138是3/8线译码器，其译码输出为低电平有效；若输入代码A2A1A0=110时，输出76543210Y Y Y Y Y Y Y Y 为（C ）。
A 、00100000B 、01000000C 、10111111D 、0000010010．下列描述不正确的是：（ B ）A 、触发器是组成时序逻辑电路的必不可少的基本部件。
B 、当RS 触发器的Q=1时，即可认为触发器处于“1”态，无需考虑Q 可能出现的状态。
C 、异步时序电路的响应速度要比同步时序电路的响应速度慢。
D 、相对于电平型触发器而言，边沿型触发器具有更好的抗干扰性能。
北京科技大学数字电路部分真题2013年
北京科技大学数字电路部分真题2013年(总分：75.00，做题时间：120分钟).数制转换（分数：10.00）1. 将该二进制数转换成等值的十六进制数和十进制数：(1101101)2=（）16=（）10（分数：4.00）填空项1:__________________ （正确答案：(1101101)2=(6D)16=(109)10）解析：2. 将该十六进制数转换成等值的二进制数和十进制数：(8C)16=（）2=（）10（分数：4.00）填空项1:__________________ （正确答案：(8C)16=(10001100)2=(140)10）解析：3. 将该十进制数转换成等值的二进制数，保留小数点后4位有效数字：(19.39)10=（）2（分数：2.00）填空项1:__________________ （正确答案：(19.39)10=(10011.0110)2）解析：4. 将下列逻辑函数化为最简与或式：Y1=ABC+Bc+BCD+AB关于Y2的函数见图的卡诺图所示。
（分数：10.00）___________________________________________________________ _______________________________正确答案：(逻辑函数Y1=ABC+BC+BCD+AB，对应的卡诺图如图1所示，化成最简与或式如下：Y1=AB+BC根据Y2的函数画卡诺图，见图2所示。
化简得到Y2的最简与或式如下：图1图2)解析：5. 请按要求设计一个全减器(输入为被减数、减数和来自低位的借位；输出为两数之差和向高位的借位信号)。
1)使用一片3-8线译码器74Lsl38和少量必要的门电路实现，74LSl38的功能表见下表。
74LSl38译码器功能表2)仅使用与非门实现该电路。
（分数：15.00）___________________________________________________________ _______________________________正确答案：(全减器的真值表如下表所示，其中输入A为被减数B为减数，CI为来自低位的借位；输出SO为两数之差，CO为向高位的借位信号。
2013 数字电路设计试卷答案
北京航空航天大学2012 ～2013 学年第二学期《电子电路设计训练》期末考试试卷（2013 年 6 月22 日）班级：__________；学号：______________；姓名：__________________；成绩：___________（宋体五号字）注意事项：1、本试卷为闭卷考试；2、解答问题时，请给出必要的步骤，并注意结构完整；3、请直接在试卷上作答；4、模拟部分和数字部分分别计分。
A．模拟部分（共50分）正题：（宋体五号字）（题单形式）一、（分）二、（分）B．数字部分（共50分）一、选择题（共5分，每空1分）1．综合是EDA设计流程的关键步骤，在下面对综合的描述中，____D____是错误的。
A.综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；B.综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的网表文件；C.综合就是将行为描述逻辑转换成门级结构表示的一个映射过程；D.综合可理解为，用电路网表文件表示软件描述与给定硬件结构的映射过程，并且这种映射关系是唯一的。
2．不完整的IF语句，其综合结果可实现____A____。
A.时序逻辑电路B.组合逻辑电路C.双向电路D.三态控制电路3．P、Q、R都是同样大小的存储器类型变量，下面___C____表达式是正确的。
A.reg[n-1:0] P[m:1], Q, RB.reg[n-1:0] [m:1] P, Q, RC.reg[n-1:0] P[m:1], Q[m:1], R[m:1]D.reg[n-1:0] [m:1]P, [m:1]Q, [m:1]R4．下列程序中，always状态将描述一个带异步Nreset和Nset输入端的上升沿触发器，则下面___D____表述是正确的。
always@( )if(!Nreset)Q<=0;else if(Nset)Q<=1;elseQ<=D;A.posedge Nreset or posedge Clock or negedge NsetB.negedge Nreset or posedge Clock or negedge NsetC.negedge Nreset or negedge Clock or posedge NsetD.negedge Nreset or posedge Clock or posedge Nset5．下列表达式中正确的是____C____。
数字电路考题2013答案
试题答案班级 学号 姓名 任课教师注意：题目全部答在试卷上。
Part I 填空题 ( 40% )1. 若计算机内存储的无符号数是“10010110.01010111”。
当它分别表示8421BCD 码和余3码时，对应的十进制数和二进制数值是多少？ (10010110.01010111)8421BCD =(96.57)10=(1100000.1001)2(10010110.01010111)余3码 =(63.24)10=(111111.001111)22．逻辑函数C B C A AB F ++=)(，则函数F 的反函数的表达式是C B C A B A F +++=))((3．已知逻辑函数∑∑+=)13,11,10()9,8,2,1,0(d F 。
（1）写出F 的最大项式：∏∏=)13,11,10()15,14,12,7,6,5,4,3(d F （2） 写出F 的最简与或表达式：D B C B F +=（3）画出用两级与非门实现的最简电路图（允许反变量输入）。
DBC4．当两个OC 门的输出连接在一起时，可以实现 与 逻辑，而两个三态门的输出连接在一起时可以实现 或 逻辑。
5．可编程逻辑FPLA 阵列图如图1所示，写出函数F 1和F 2的表达式，并只用最少的异或门实现F 1和F 2。
解： AB B A F +=1=A ⊙B B A B A B A F ⊕=+=2A 1F B12F图16．若用二进制3-8译码器的输出对应8个灯（0灯灭，1灯亮）如图2所示，要求8个灯从左到右顺序循环每一个灯灭一下，则地址输入端A 4A 3A 2A 1A 0的输入二进制代码的循环顺序是：01000-01001-01010-01011-01100-01101-01110-01111图27. 已知输入脉冲信号的频率为1MHz ，如果设计的计数器模值为100，至少要用触发器 7 个，会有 28 个多余状态。
实现分频输出时频率为 10KHz 。
数字电路(专业学位)2013年南京航空航天大学硕士研究生考试真题
南京航空航天大学2013年硕士研究生入学考试初试试题（A 卷） 科目代码: 978 科目名称: 数字电路（专业学位） 满分: 150分 注意: ①认真阅读答题纸上的注意事项；②所有答案必须写在答题纸上，写在本试题纸或草稿纸上均无效；③本试题纸须随答题纸一起装入试题袋中交回！1. 试设计一位8421BCD 码加法器。
（1）给出一位8421BCD 码加法的运算规则；（2）画出其运算的逻辑电路框图；（3）选择适当的器件用最便捷的设计方式实现该运算电路。
（20分）2．当设计有多个输出变量的逻辑电路时，如果适当考虑它们可能存在的公共项式，会比对它们进行分别设计更经济。
这里有两个逻辑函数F 和G ，其逻辑表达式分别为：F(A,B,C,D)=BD+CD+ABC G(A,B,C,D)=BC+ACD试用最少的门电路且门电路输入端的数目最少来实现该逻辑电路，并指出你所用到的门电路数目及门电路总的输入端数目各是多少（设输入变量为双轨制，即既有原码又可以有反码输入）。
（20分）3．X ＝X 2X 1X 0和Y ＝Y 2Y 1Y 0分别是某数据处理电路的输入和输出，且均为二进制数。
若（1） 0≤X ≤2时，Y ＝2X ；（2） 3≤X ≤5时，Y ＝X －1；（3） X ≥6时，Y ＝X 。
试列出该电路的真值表并用一片3线—8线译码器和适当门电路实现之。
（20分）4．集成计数器74161除复位端CR 是异步清零之外，其它功能与74163完全相同。
试用74161设计一个模5计数器（用复位法），画出逻辑电路图、状态图和在时钟作用下的CR 和输出状态端的波形图。
（20分）5. 现有一个四位并行数据1011，需要低位在前重复传输到一个串行设备，示意图如下图所示，试选择适当的器件设计出该并—串转换电路。
（10分）串行设备并-串转换 (101110111011)6．一个序列检测器，当输入x 为010或1001时，输出z=1。
2013计算机考研真题及答案解析
2013 年全国硕士研究生入学统一考试—计算机专业基础综合试题2013 年全国硕士研究生入学统一考试计算机科学与技术学科联考计算机学科专业基础综合试题（科目代码 408）12013 年全国硕士研究生入学统一考试—计算机专业基础综合试题一、单项选择题：第1～40小题，每小题2分，共80分。
下列每题给出的四个选项中，只有一个选项最符合试题要求。
1．求整数n(n≥0)阶乘的算法如下，其时间复杂度是int fact(int n){if (n<=1)return 1;return n*fact(n-1);}A. O(log2n)B. O(n)C. (nlog2n)D. O(n2)2．已知操作符包括‘+’、‘-’、‘*’、‘/’、‘(’和‘)’。
将中缀表达式a+b-a*((c d)/e-f)+g转换为等价的后缀表达式ab+acd+e/f-*-g+ 时，用栈来存放暂时还不能确定运算次序的操作符，若栈初始时为空，则转换过程中同时保存在栈中的操作符的最大个数是A. 5B. 7C. 8D. 113.若一棵二叉树的前序遍历序列为a, e, b, d, c，后序遍历序列为b, c, d, e, a，则根结点的孩子结点A.只有eB.有e、bC.有e、cD.无法确定4．若平衡二叉树的高度为6，且所有非叶结点的平衡因子均为1，则该平衡二叉树的结点总数为A. 10B. 20C. 32D. 335．对有n个结点、e条边且使用邻接表存储的有向图进行广度优先遍历，其算法时间复杂度是A. O(n)B. O(e)C. O(n+e)D. O(n*e)6．若用邻接矩阵存储有向图，矩阵中主对角线以下的元素均为零，则关于该图拓扑序列的结论是A.存在，且唯一C.存在，可能不唯一B.存在，且不唯一D.无法确定是否存在7．对如下有向带权图，若采用迪杰斯特拉（Dijkstra）算法求源点a到其他各顶点的最短路径，则得到的第一条最短路径的目标顶点是b，第二条最短路径的目标顶点是c，后续得到的其余各最短路径的目标顶点依次是22013 年全国硕士研究生入学统一考试—计算机专业基础综合试题A.d,e,fB.e,d,fC. f,d,eD.f,e,d8．下列关于最小生成树的说法中，正确的是I.最小生成树树的代价唯一II.权值最小的边一定会出现在所有的最小生成树中III.用普里姆（Prim）算法从不同顶点开始得到的最小生成树一定相同IV.普里姆算法和克鲁斯卡尔（Kruskal）算法得到的最小生成树总不相同A.仅IB.仅IIC.仅I、IIID.仅II、IV9．设有一棵3阶B树，如下图所示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
北京工业大学实验学院2013---2014学年第 1学期
数字电子技术Ⅰ（A ）卷课程试卷
适用专业： 电子信息工程 考试方式：（闭卷） 考试时间 ：2013年12月 30 日 班级学号： 姓名： 成绩 得分登记（由阅卷教师填写）
考生须知：⑴答卷前务必首先写清班级、学号和姓名；
⑵试题请做在规定处；装订的试卷不得随意拆散，自行拆散成绩以零分记。
一、选择题（每小题2分，共20分）。
（ D ）1. N 个触发器可以构成最大计数长度为 。
A 、N
B 、2N
C 、N 2
D 、2N
（ C ）2. 下列几种门电路中，输出端可实现线与功能的电路是 。
A 、传输门
B 、异或门
C 、O
D 门
D 、三态门
（ A ）3. 下列描述不正确的是 。
A 、时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。
B 、寄存器只能存储小量数据，存储器可存储大量数据。
C 、主从JK 触发器主触发器具有一次翻转性。
D 、将移位寄存器首尾相连可构成环形计数器。
（ D ）4. 在四变量卡诺图中，逻辑上不相邻的一组最小项为 。
A 、m 1 与m 3
B 、m 4 与m 6
C 、m 0与m 8
D 、m 2 与m 8
（ D ）5. 已知逻辑函数Y AB A C BC =++，与其相等的函数为 。
A 、AB
B 、AB A
C +
C 、AB BC +
D 、AB C +
（ A ）6. 电路如下图1（图中为下降沿JK 触发器），触发器当前状态321Q Q Q 为“101”，请问时钟作用下，触发器下一状态为 。
A 、“110”
B 、“100”
C 、“010”
D 、“000”
图1
（ D ）7. 下列描述不正确的是 。
A 、异步时序电路的响应速度要比同步时序电路的响应速度慢。
B 、时序电路必然存在状态循环。
C 、T 触发器、JK 触发器均具有状态翻转功能。
D 、主从式触发器能有效克服同步触发器的空翻现象。
（ A ）8. 图2所示电路为由555定时器构成的为 。
A 、施密特触发器
B 、多谐振荡器
C 、单稳态触发器
D 、T 触发器
图2
图3
（ C ）9. 图3为TTL 逻辑门，其输出Y 为 。
A 、0
B 、 1
C 、B A +
D 、B A •
（ A ）10. 逻辑函数Y （A ，B ，C ）=
∑)5,4,2,0(的最简与或非式为 。
A 、A
B
C A + B 、C A B A + C 、B A C A +
D 、C B C A B A ++
二、简答题（每小题5分，共10分）。
1、将(,,,)(2,4,6,7,12,15)(5,10,13,14)Y A B C D m d =+∑∑化简为最简与或形式，
方法不限。
答：Y B CD =+
2、分析图4由74LS160（异步清零、同步预置）构成的计数器为几进制计数器，画出有效状态转换图。
答：
为四进制计数器，状态转换图如下：
三、（10分）下图5电路均由TTL 门组成，R ON =2K ，R OFF =0.7K ，试分别写出输出函数的表达式。
图5
答：
110Y A B C A B =⋅++⋅=+ （5分）
2Y AB AC =+
（5分）
四、（10分）阅读下段VHDL程序，改正程序中的1个错误之处，说明描述的是什么电路，并计算当a=0100，b=0110时的结果。
答：
4位BCD码加法器（5分）。
语句variable tmp: integer range 0 to 6; 定义位置错误，应该在进程中定义变量，即将该语句放在process(binadd)及begin之间（3分）。
当a=0100，b=0110时，result=10000（2分）。
五、（15分）74LS161电路符号及功能表如图6所示，其中CP 为时钟输入，Y为输出。
试：
1、用清零法实现八进制计数器，画出电路图；
2、用置数法实现计数态序为6-12的七进制计数器，画出电路图及CP与Q3端波形图。
图6 74LS161电路符号及其功能表
答：1、清零法，异步清零，故在1000产生清零脉冲（5分）。
清零法置数法
2、置数法，同步置数，故在1100产生置数脉冲（5分）。
CP与Q3端波形如下，上升沿触发（5分）。
六、（15分）设计一位十进制数的四舍五入电路（使用8421BCD 码），用与非门实现，要有设计过程。
答：由题意列出真值表如下（3分）：
A
B
C
D
Y
0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1
0 1 1 0 0 1
1
卡诺图化简如下（要有无关项，4分）：
逻辑表达式为（4分）：BD BC A BD BC A Y ⋅⋅=++= 逻辑电路图为（4分）：
七、（20分）如下图7所示，其中RA=RB=10kΩ, C=0.1μf，试问：
图7
1．在U k为高电平期间，由555定时器构成的是什么电路，其输出U0
的频率f0=?
2．分析由JK触发器FF1、FF2、FF3构成的计数器电路，要求：写出驱动方程和状态方程，列出状态转换表或画出完整的状态转换图。
3．设Q3、Q2、Q1的初态为000，U k所加正脉冲的宽度为T w=4/f0，脉冲过后Q3、Q2、Q1将保持在哪个状态？
答：1．多谐振荡器（5分），
1
481Hz
(2)ln2
f
RA RB C
==
+（3分）；
2．写出驱动方程（3分），根据特性方程得出状态方程（3分），列出状态转换表，画出完整的状态转换图（3分）；
驱动方程：
状态方程：
状态转换图：
3．初态为000，4个时钟周期后Q3Q2Q1=011（3分）。