IO端口和IO端口地址译码复习资料
合集下载
第2章IO端口地址译码技术培训教材
译码方法
**端口奇偶地址（SBHE）
低位地址部分：连到接口电路以区分内部和端口地址
高位地址部分：组合控制信号产生接口的选择信号cs
地址线 控制信号线
译码 电路
接口选择线 内部端口选择线
计算机科学学院
固定式译码
所谓固定是指接口中用到的端口地址不能更改
接口中只有一个端口时可采用门电路构成。 接口中有多个端口时一般采用译码器电路构成，常见的译码 器有74LS138、74LS154等。
外设占用了内存单元，使内存容量减小。
计算机科学学院
独立编址
I/O端口地址空间与存储器地址空间相互独立。
计算机科学学院
独立编址(续)
这种方式的优点是： （1）MEM地址空间不受I/O端口地址空间影响； （2）端口数量不多，占用地址线少，地址译码简单，速度较快； （3）访问端口和MEM和指令有明显区别,便于理解和检查。
源RAM地址用ES:DI(EDI)/DS:SI(ESI)指定。 EFLAG寄存器中DF位来决定地址加和减。 结果：通过前缀REP在I/O端口和连续的存储器空间 之间传送数据。
计算机科学学院
I/O端口的地址分配
I/O接口硬件分类
系统板上I/O芯片和I/O扩展槽接口卡。
I/O端口地址分配
PC系列I/O地址线有16根，对应64K空间； I/O端口译码只使用了A0-A9，共1024个端口； 地址范围为0000H~03FFH。
第二章 I/O端口地址译码技术
❖ I/O端口及其编址方式 ❖ I/O端口地址分配 ❖ I/O端口地址译码 ❖ GAL器件在I/O端口地址译码中的应用
计算机科学学院
I/O端口
端口：接口电路中能被CPU直接访问的寄存器的地址。
第2章 I0端口地址译码技术
申明保留的地址，不要使用 用户可使用300H--31FH地址
2.3 I/O端口地址的译码
将来自地址总线上的地址代码翻译成为所需要 访问的端口。
I/O端口地址译码电路结构：
译码电路的输入信号
地址信号：由地址范围决定 控制信号：数据流向（读/写）、数据宽度（8位/16位）、
是否采用奇/偶地址和DMA传送方式
74LS20 &
≥1 ≥1
74LS32
≥ 1 R77AH
读/写操作77AH端口地址的译码电路
A 10
74LS04
AAAAAAA1843965
A 15
A 14
A 13 A 12
A 11
A7
A2 A0
AEN
IOR
IOW
74LS30 &
≥1
&
≥1 74LS20 &
74LS 32
≥1
≥1
R 77AH
≥1
W 77AH
据 要 锁
（ 没 存
锁存器 有再次 器外的部输输
出1端3 14
变1。7
就
一D 4直
D5 D6
保
持Q Q Q
4原
5
6
来12
15 16
锁
存
的
信出息设不备
18
D7
Q 7 19
IOW
译码片选
74LS32
11 1
+5V
CLK CL R
I/O地址译码方法
地址译码的方法灵活多样 高位地址线与CPU的控制信号进行组合，
A3
74LS32
A1
74LS30
A2 74LSO4
A1
2.3 I/O端口地址的译码
将来自地址总线上的地址代码翻译成为所需要 访问的端口。
I/O端口地址译码电路结构：
译码电路的输入信号
地址信号：由地址范围决定 控制信号：数据流向（读/写）、数据宽度（8位/16位）、
是否采用奇/偶地址和DMA传送方式
74LS20 &
≥1 ≥1
74LS32
≥ 1 R77AH
读/写操作77AH端口地址的译码电路
A 10
74LS04
AAAAAAA1843965
A 15
A 14
A 13 A 12
A 11
A7
A2 A0
AEN
IOR
IOW
74LS30 &
≥1
&
≥1 74LS20 &
74LS 32
≥1
≥1
R 77AH
≥1
W 77AH
据 要 锁
（ 没 存
锁存器 有再次 器外的部输输
出1端3 14
变1。7
就
一D 4直
D5 D6
保
持Q Q Q
4原
5
6
来12
15 16
锁
存
的
信出息设不备
18
D7
Q 7 19
IOW
译码片选
74LS32
11 1
+5V
CLK CL R
I/O地址译码方法
地址译码的方法灵活多样 高位地址线与CPU的控制信号进行组合，
A3
74LS32
A1
74LS30
A2 74LSO4
A1
第3章-IO端口地址译码技术
第3章 I/O 端口地址译码技术
本章主要内容
➢ I/O 端口的基本概念 ➢ I/O 端口译码的基本原理 ➢ I/O 端口译码电路的设计
2020/5/11
计算机接口技术
1
一、接口信息与功能
1、接口信息 • 数据信号：
如：8位、16位、32位数据；
• 状态信号：
表示外设是否准备好信号。
CPU
地址 数据 控制
；将端口F4H和F5H的16位数据送AX ；将端口F4H、F5H、F6H和F7H的32位数据送 ；EAX ；从DX指出的端口输入32位数据到EAX
；EAX内容输出到DX指出的32位数据端口
2020/5/11
计算机接口技术
10
I/O指令表示，CPU从端口读数据或向端口写数据，
仅仅是指I/O端口与CPU的累加器之间的数据传输，
并未涉及数据是否传输到存储器的问题。若要将端口的数据 传输到存储器，还得用MOV指令进行传输。
例如：
MOV [DI],AL IN AL,DX
；将数据从AL→存储器 ；从端口读数据到AL
MOV [DI],AL ；将数据从AL→存储器
MOV DX,301H ；I/O端口
将端口的 数据传输 到存储器
MOV AL,[SI] ；从内存取数据到AL
信号转换功能：协调总线信号与I/O设备信号。转换包 括信号的逻辑关系、时序配合和电平转换。
可编程功能：增加接口的灵活性和智能性。
3.1 I/O 地址空间
如果忽略I/O地址空间的物理特征，仅从软件编程的角度来看，和 存储器地址空间一样，I/O地址空间也是一片连续的地址单元，可供 各种外设与CPU交换信息时，存放数据、状态和命令代码之用。
出程序段：接口电路硬件保护及操作系统中数据恢复。
本章主要内容
➢ I/O 端口的基本概念 ➢ I/O 端口译码的基本原理 ➢ I/O 端口译码电路的设计
2020/5/11
计算机接口技术
1
一、接口信息与功能
1、接口信息 • 数据信号：
如：8位、16位、32位数据；
• 状态信号：
表示外设是否准备好信号。
CPU
地址 数据 控制
；将端口F4H和F5H的16位数据送AX ；将端口F4H、F5H、F6H和F7H的32位数据送 ；EAX ；从DX指出的端口输入32位数据到EAX
；EAX内容输出到DX指出的32位数据端口
2020/5/11
计算机接口技术
10
I/O指令表示，CPU从端口读数据或向端口写数据，
仅仅是指I/O端口与CPU的累加器之间的数据传输，
并未涉及数据是否传输到存储器的问题。若要将端口的数据 传输到存储器，还得用MOV指令进行传输。
例如：
MOV [DI],AL IN AL,DX
；将数据从AL→存储器 ；从端口读数据到AL
MOV [DI],AL ；将数据从AL→存储器
MOV DX,301H ；I/O端口
将端口的 数据传输 到存储器
MOV AL,[SI] ；从内存取数据到AL
信号转换功能：协调总线信号与I/O设备信号。转换包 括信号的逻辑关系、时序配合和电平转换。
可编程功能：增加接口的灵活性和智能性。
3.1 I/O 地址空间
如果忽略I/O地址空间的物理特征，仅从软件编程的角度来看，和 存储器地址空间一样，I/O地址空间也是一片连续的地址单元，可供 各种外设与CPU交换信息时，存放数据、状态和命令代码之用。
出程序段：接口电路硬件保护及操作系统中数据恢复。
第二章IO端口地址译码技术
12:28
2
一、 I/O端口及I/O操作（续）
3.命令、接口与I/O端口关系
一个接口中有多个I/O端口； 一个I/O端口可接受多种命令，对应多个寄存 器。
4、I/O操作
通常所说的I/O操作是指对I/O端口的操作，而 不是对I/O设备的操作，即CPU所访问的是与I/O 设备相关的端口，而不是I/O设备本身。
&
A0
AEN IOR
IOW12:28
1
1 Y (读）
1 Y (写）
27
分析门电路译码电路
A9
A8
&
A7
A6
1
A5 A4
A3
A2
1
A1 AEN
协处12理:28 器
00F0-00FFH
17
扩展槽I/O接口卡端口地址(0100H-03FFH)：
I/O接口名称
地址范围
游戏控制卡
0200-020FH
并行口控制卡1
0370-037FH
并行口控制卡2
0270-027FH
串行口控制卡1
03F8-03FFH
串行口控制卡2
02F8-02FFH
原型插件板(用户可用)
第二章 I/O端口地址译码技术
外部设备选择功能是接口电路应具备的基本功 能之一，因此，作为进行设备端口选择的I/O 端口地址译码电路是每个接口电路中不可缺少 的部分。
本章主要讨论： I/O端口基本概念 I/O端口基本原理、基本方法 I/O端口译码电路的设计
12:28
1
§2.1 I/O端口及其编址方式
I/O端口地址和存储器地址可以重叠而不会相 互混淆。
12:28
7
2.I/O独立编址的特点（续） 缺点：
第三章 端口地址译码技术
A１ A０ 0 0 8
•
22
逻辑表达式： Y= A9A8A7A6A5A4A3A2 A1A0 AEN IOR 摩根定律：或非=非与，非或=与非 Y=A9A8A7A6A5A4A3A2 + A1A0 AEN IOR
结论：输出Y低电平有效。即当端口地址 为2F8H，AEN=0，IOR=0低电平时，输出Y 有效。
第三章
3.1 3.3
I/O端口地址译码技术
I/O端口及其编址方式 I/O端口地址译码
返回目录
1
3.1
3.1.1
3.1.2 3.1.3
I/O端口及其编址方式
I/O端口和I/O操作
I/O端口地址编址方式 独立编址方式的端口访问
返回第三章
2
3.1.1
1.I/O端口
I/O端口和I/O操作
定义：端口（port）是接口电路中能被CPU直 接访问的寄存器（的地址）。 CPU 与外设之间交换信息具体是通过I/O 端口来进行的。
10
I/O端口访问
所谓对端口的访问就是CPU对端口的读/写。 指I/O端口与CPU的累加器之间的数据传送， 并未涉及数据是否传送到存储器的问题。
输入： 端口数据 输出： 内存中的数据
CPU中的累加器 CPU中的累加器
内存 I/O端口
11
3.1.3、独立编址方式的端口访问
1．I/O指令中端口地址的宽度
26
逻辑表达式：
Y1 =A9A8A7A6A5A4A3A2 + A1A0 AEN + IOR
Y1 = A9A8A7A6A5A4A3A2 · 1A0 AEN ·IOR A
第二章 IO端口地址译码技术习 题
0 0 0 1 0 &
74LS138 3-8译码器
PC总线
端口译码电路
3.设计一个译码电路，要求产生 2A8H～2AFH共8个端口地址的选通信 号
4.设计端口地址为218H的译码电路
5.分析上图74LS138各输出端的译码地址
A3 A4 A5 +5V A6 A7 A8 A9 AEN IOR IOW
8.有一个2732EPROM（4KX8）芯片的译码 电路如下图所示,试求: 1)计算2732芯片的存储容量； 2) 给出2732芯片的地址范围； 3) 是否存在地址重叠区?
思考1： Y2~ Y7 译出的端口地址 各是多少？ Y Y Y Y Y Y Y Y
7 6 5 4 3 2 1 0
1 0 1 0 1 0 1 0 A0 1 1 0 0 1 1 0 0 A1 1 1 1 1 0 0 0 0 A2 0 PC AEN 1 A3 1 总 A4 0 A5 0 线 A6 0 A7 0 A8 1 A9 0 IOR 0 &
218 A HHale Waihona Puke 0 0 0 1 0 &
B C G1 G2A
&
G2B
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
74LS138 3-8译码器
端口译码电路
PC总线
6.某接口电路如下，需设计其译码电路。
/IOR A2～A9 译码 电路 /IOW 300H～303H /CS A0～A1 8255
AEN
7.求74LS138的地址范围？
第二章 I/O端口地址译码技术 习 题
1.已知并行接口芯片8255A有4个端口，片
选信号 CS 为低电平有效。试设计一个 译码电路，使该芯片的4个端口地址为 2F0H～2F3H。
第二章 I／O端口地址译码技术习 题 答 案实用PPT资料
/IOR
A2～A9
/IOW
AEN
译码 电路
300H～303H /CS A0～A1
8255
A91A8ຫໍສະໝຸດ 10A7 .
.
0 0
A4
0
A3
0
A2
+
Y
7.求74LS138的地址范围？
• G1=A4+A5 A8+A7 A3+AEN
• G =A G =A A9 A8 A7 A6 A5 A4 A3 (A2 A1 A0 ) AEN
RD 使I/O接口的CS有效。
WR
I/O接口
PC总线
方法二、用译码器、门电路组合实现
D0 ~
数 据 线 DB
D7
218
A0
0
AH
Y0
A1
0
B
Y1
A2
0
AEN
0
C
Y2
A3
1
G1 Y3
A4
1
Y4
A5
0
G2A Y5
A6
0
A7
0
A8
0
&
Y6
G2B Y7
A9 IOR IOW
1 0
0&
74LS138 3-8译码器
端口译码电路
PC总线
D0
~ 当端口地址信号为：
D7
CS
A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
1000011000
即 218H时,
Y0输出0，
使I/O接口的CS有效
RD WR
I/O接口
分析方法
1．根据电路先确定与使能控制连接的信号：
接口技术复习资料
接⼝技术复习资料第⼀部分1．I/O端⼝地址有哪两种编址⽅式?2．I/O端⼝地址译码的⼀般原则是把地址线分为两部分：⼀部分是⾼位地址线与CPU 的控制信号进⾏组合，经译码电路产⽣I/O接⼝芯⽚的⽚选CS信号，实现系统中的⽚间寻址；另⼀部分是低位地址线不参加译码，直接连到I/O接⼝芯⽚，进⾏I/O接⼝芯⽚的⽚内端⼝寻址。
3．常⽤的键盘按键识别⽅式有哪两种？4．在微机中，CPU与接⼝交换数据的⽅式⼀般有哪三种？它们各应⽤什么场合？答：CPUP与接⼝之间有如下⼏种数据传送⽅式：（1）查询⽅式；（2）中断⽅式；（3）直接存储器存取⽅式；其中查询⽅式应⽤在CPU不太忙且传送速度不⾼的情况下；中断⽅式应⽤在CPU的任务⽐较忙，如系统中有多个外设需要与CPU交换数据，尤其适⽤于实时控制及紧急事件的处理；直接存储器存取⽅式运⽤在对⾼速外设进⾏⼤批量数据传送时，可⽤来实现内存与外设，或设外与外设之间的直接快速传递。
5．根据在串⾏通信中，对数据流的分界、定时及同步的⽅法不同，串⾏通信可分为异步串⾏通信⽅式和同步串⾏通信⽅式。
6．8253定时器/计数器接⼝芯⽚中有3个16位计数器,每个计数器都可由程序设定按6种不同的⽅式⼯作。
7．微型计算机系统采⽤了分级存储器结构，通常将存储器分为哪三级？8．已知某微机控制系统存储器的容量和⾸地址求未地址？例如已知某控制系统中的RAM容量为4KB，⾸地址为8000H，其最后⼀个单元的地址为8FFFH。
9．Centronics是什么接⼝标准？10．RS232是什么标准？11．在微机数据采集系统中，如何提⾼数据采集速率？12．与并⾏通信相⽐较，串⾏通信有什么特点?13．什么是接⼝？答：微处理器CPU与“外部世界”的连接电路，是CPU与外办界进⾏信息交换的中转站。
14．为什么要在CPU与外设之间设置接⼝？答：①CPU与外设两者的信号不兼容；②CPU与外设的⼯作速度不匹配；③CPU直接对外设控制，降低CPU的效率；④外设直接由CPU控制，使外设的硬件结构依赖于CPU。
接口技术复习资料.doc
第一部分1.I/O端口地址有哪两种编址方式？2.1/0端口地址译码的一般原则是把地址线分为两部分：一畛是高位地址线与CPU 的控制信号进行组合，经译码电路产生I/O接口芯片的片选西信号，实现系统中的片间寻址；另一部分是低位地址线不参加译码，直接连到I/O接口芯片，进行I/O接口芯片的片内端口寻址。
3.常用的键盘按键识别方式有哪两种？4.在微机中，CPU与接口交换数据的方式一般有哪三种？它们各应用什么场合？答:CPUP与接口Z间有如下儿种数据传送方式：（1）查询方式；（2）中断方式；（3）直接存储器存取方式；其中查询方式应用在CPU不太忙且传送速度不高的情况下；中断方式应用在CPU的任务比较忙，如系统中有多个外设需要与CPU交换数据，尤其适用于实时控制及紧急事件的处理；直接存储器存取方式运用在对高速外设进行大批量数据传送时，可用来实现内存与外设，或设外与外设Z间的直接快速传递。
5.根据在串行通信中，对数拯流的分界、定时及同步的方法不同，串行通信可分为异步串行通信方式和同步串行通信方式。
6.8253定时器/计数器接口芯片中有3个16位计数器，每个计数器都可由程序设定按6种不同的方式工作。
7•微型计算机系统采用了分级存储器结构，通常将存储器分为哪三级？8.已知某微机控制系统存储器的容量和首地址求未地址？例如已知某控制系统屮的RAM容量为4KB,首地址为8000H,其最后一个单元的地址为8FFFH。
9.Centronics是什么接口标准?10.RS232是什么标准?11・在微机数据采集系统屮，如何提高数据采集速率？12.与并行通信相比较，串行通信有什么特点？13.什么是接口？答：微处理器CPU与“外部世界”的连接电路，是CPU与外办界进行信息交换的中转站。
14.为什么耍在CPU与外设Z间设置接口？答:①CPU与外设两者的信号不兼容；%1CPU与外设的工作速度不匹配；%1CPU直接对外设控制，降低CPU的效率；%1外设直接由CPU控制，使外设的硬件结构依赖于CPUo15.I/O端口地址译码电路在接口电路屮的作用是什么？答：1/()端口地址译码电路的作用是把地址和控制信号进行逻辑组合，从而产生对接口芯片的选择信号。
微机接口技术-第3章IO端口地址译码技术
内存 内存接口
系统总线：地址总线XA19-0，数据总线XD7-0，控制总线/XIOR ……
智能仪器接口 通信接口 过程控制接口 输入接口
输出接口
外存接口
数字化存储示 波器，数字化
万用表
终端 调制解调器 TTY 电传机
A/D转换器 开关量输入 D/A转换器 开关量输出
键盘 数字化仪 点阵打印 CRT 显示
么？
思考：在PC机上设计接口，你设计的接口IO地址必须不能与其他设备 接口IO地址冲突，你能想到用什么办法解决这个问题？
方案一：先查PC机硬件说明书，看那些IO 地址已经被占用。
缺点是麻烦，且非PC机器厂家生产的设备 （如扩展接口卡）地址，必须通过查该卡
说明书才能了解它占用的IO地址。
不可能！！你怎么知道你的卡被客户装在 哪台机器上？客户计算机上装了哪些其它 厂家的卡，你怎么能预先知道呢？客户买
Y X 9X A 8 X A 7 X A 6 X A 5 X A 4 X A 3X A 2 A X 1 X A 0 X AX I O A XA9 XA8 XA7 XA6 XA5 XA4 XA3 XA2
/+Y
例2。 使用74LS138设计一个系统板上IO端口地址译码电路，并且让每个接口芯片内部 可以有32个端口，非DMA期间可以访问接口芯片。
分析：输入 XA9-5，XAEN。因为低5位地址用来选中芯片内部端口，不作为外部译码器 的输入。一片138只能译码3位地址，这里用138对XA7－XA5译码。
输出 8个芯片选中信号/Y0-/Y7。 逻辑关系：XAEN＝0，XA9XA8＝00时，使译码器工作。 XA7-XA5＝000时，输出/Y0=0, 其余全无效为1。 XA7-XA5＝001时，输出/Y1=0, 其余全无效为1 XA7-XA5＝010时，输出/Y2=0, 其余全无效为1 ……
第02章IO端口地址译码技术
4
第2章 I/O端口地址译码技术
② 优点：是CPU访问外设的操作比较灵活、方便，有利于提高端口 数据处理速度。
③ 缺点：是外设端口占用了有效的存储器空间， 造成存储器有效 容量减小。另外，访内存指令一般都比专门I/O指令需要 更多的字节，因而执行时间较长。
（2）外设端口单独编址 ① 在这种编址方式下，外设的地址不占用存储器空间， 所有的外 设端口地址单独构成一个输入/输出空间，例如与存储器交换数 据用MOV传递指令，而与外设交换数据则用专用的输入指令IN和 输出指令OUT。这种单独编址会使得外设端口的地址与存储器单 元的地址有可能重叠，是访问存储器还是访问外设， 用不同的 指令加以区别。因此这种编址方式又称为覆盖编址方式。
4、输入/输出指令（IN/OUT）与读/写控制信号（IOR/IOW）的关系 它们是为完成 I/O操作这一共同任务的软件和硬件相互依
存，缺一不可的两个方面。 IOR和IOW是CPU对外设进行读/ 写的硬件上的控制信号， 低电平有效。 但是， 这两个控制信 号本身不能激活自己，使之变为有效， 去控制读/写操作。 而 必须由软件编程，在程序中执行IN/OUT指令，才能激活IOR/ IOW，使之变为有效，实施对外设的读/写操作。
同步通信卡1 同步通信卡2
单显MDA 彩显CGA 彩显EGA/VGA
3A0H～3AFH 380H～38FH
3B0H～3BFH 3D0H～3DFH 3C0H～3CFH
硬驱控制卡 1F0H～1FFH 软驱控制卡 3F0H～3FFH
PC网卡
360H～36FH
8
第2章 I/O端口地址译码技术
3、I/O端口地址选用原则 （1）系统占用的不能使用。 （2）厂商保留的不能使用。 （3）用户只用使用300H～31FH一段区间，为了避免与其他用户 开发的插板发生地址冲突，最好使用地址开关。
第2章 I/O端口地址译码技术
② 优点：是CPU访问外设的操作比较灵活、方便，有利于提高端口 数据处理速度。
③ 缺点：是外设端口占用了有效的存储器空间， 造成存储器有效 容量减小。另外，访内存指令一般都比专门I/O指令需要 更多的字节，因而执行时间较长。
（2）外设端口单独编址 ① 在这种编址方式下，外设的地址不占用存储器空间， 所有的外 设端口地址单独构成一个输入/输出空间，例如与存储器交换数 据用MOV传递指令，而与外设交换数据则用专用的输入指令IN和 输出指令OUT。这种单独编址会使得外设端口的地址与存储器单 元的地址有可能重叠，是访问存储器还是访问外设， 用不同的 指令加以区别。因此这种编址方式又称为覆盖编址方式。
4、输入/输出指令（IN/OUT）与读/写控制信号（IOR/IOW）的关系 它们是为完成 I/O操作这一共同任务的软件和硬件相互依
存，缺一不可的两个方面。 IOR和IOW是CPU对外设进行读/ 写的硬件上的控制信号， 低电平有效。 但是， 这两个控制信 号本身不能激活自己，使之变为有效， 去控制读/写操作。 而 必须由软件编程，在程序中执行IN/OUT指令，才能激活IOR/ IOW，使之变为有效，实施对外设的读/写操作。
同步通信卡1 同步通信卡2
单显MDA 彩显CGA 彩显EGA/VGA
3A0H～3AFH 380H～38FH
3B0H～3BFH 3D0H～3DFH 3C0H～3CFH
硬驱控制卡 1F0H～1FFH 软驱控制卡 3F0H～3FFH
PC网卡
360H～36FH
8
第2章 I/O端口地址译码技术
3、I/O端口地址选用原则 （1）系统占用的不能使用。 （2）厂商保留的不能使用。 （3）用户只用使用300H～31FH一段区间，为了避免与其他用户 开发的插板发生地址冲突，最好使用地址开关。
第二章 IO端口地址译码技术
举例:
30h发送命令寄存器CPU31h 传送
数据寄存器
32h
读取
状态寄存器
CPU与I/O端口
二、端口地址编址方式
1.统一编址 端口地址和存储器地址统一编址，即存储器 映射方式。
优点：指令类型多、功能齐全； 端口有较大的编址空间。
缺点：端口占用地址空间，使存储器容量减少； 指令长度及执行时间较长。
二、I/O端口地址分配
1. PC微机I/O地址线有16根，对应的I/O端口编址可达 64K字节。
2. 端口地址译码是采用非完全译码方式，即只考虑了 低10位地址线A0~A9，而没 有考虑高6位地址线 A10~A15。
3. I/0端口地址范围是0000H~03FFH,总共只有1024个 端口。
三、I/O端口地址选用的原则
000~01FH
DMA控制器2
0C0~0DFH
DMA页面寄存器
080~09FH
中断控制器1
020~03FH
中断控制器2
0A0~0BFH
定时器
040~05FH
并行接口芯片（键盘接口） 060~06FH
RT/CMOS RAM
070~07FH
协处理器
0F0~0FFH
表2.2 扩展槽上接口控制卡的端口地址
凡是被系统配置占用了的地址一律不能使用； 对计算机厂家申明保留的地址，不要使用； 用户可使用300H--31FH地址，且最好使用地址开关。
2.3 I/O端口地址译码
一、I/O地址译码电路原理及作用
I/O地址译码电路的作用是把输入的地址和控制 信号进行逻辑组合，从而产生对接口芯片的选择 信号，低电平有效。
双字节地址指令格式：
MOV DX, × × × ×H
10-IO地址译码技术
(Port) Acc=AL,AX或EAX
间接输出（变量）
输入字节串 输入字串 输入双字串
OUT DX, Acc
INSB INSW INSD
(ES:DI) (ES:DI) (ES:DI)
(Acc)
((DX)) ((DX)) ((DX))
((DX))
E(DI) E(DI) E(DI) E(DI) ±1 E(DI) ±2 E(DI) ±4
9
表 系统板上接口芯片的端口地址 I/O芯片名称 DMA控制器1 DMA控制器2 DMA页面寄存器 中断控制器1 中断控制器2 定时器 并行接口芯片（键盘接口） RT/CMOS RAM 协处理器
10.1
I/O端口及其编址方式
端口地址 200~20FH 370~37FH 270~27FH 3F8~3FFH 2F0~2FFH 300~31FH 3A0~3AFH 380~38FH 3B0~3BFFH 3D0~3DFH 3C0~3CFH 1F0~1FFH 3F0~23F7H 360~36FH
2） 扩展槽上的I / O接口控制卡。 由若干个集成电路按一定的逻辑功能组成的接口部件 例：图形卡、声卡、网卡 端口地址：后768个端口（100～3FFH） 16位地址
8
10.1
I/O端口及其编址方式
端口地址 000~01FH 0C0~0DFH 080~09FH 020~03FH 0A0~0BFH 040~05FH 060~06FH 070~07FH 0F0~0FFH
表 扩展槽上接口控制卡的端口地址
I/O接口名称 游戏控制卡 并行口控制卡1 并行口控制卡2 串行口控制卡1 串行口控制卡2 原型插件板（用户可用） 同步通信卡1 同步通信卡2 单显MDA 彩显CGA 彩显EGA/VGA 硬驱控制卡 软驱控制卡 PC网卡
第06章 IO接口数据传送及地址译码技术
(通常以二进制表示的数或以 ASCII 码表示
的数或字符)
(2) 模拟量
非电量信息
传感器
电量 信号
处理
A/D CPU
(3) 开关量
两个状态的量 (可以用0、1表示)
例如电机的启与停，开关的合与开等。
2. 状态信息 (STATUS)
反映当前外设工作状态的信息，例如：
输入时，输入设备是否准备好？ (READY) 输出时，输出设备是否空闲？(BUSY)
(74LS138)
例：PC机系统板上的端口地址译码电路（为每个接口芯片 A6 Y1 B (8259) INTRCS 分配一个含有32个地址的地址范围） A
5
A7
C A
Y0
DMACS
(8237)
Y2
T/C CS
PPICS
(8253)
A9 A8 AEN IOW 1
G2A G2B G1
Y3
Y4 Y5 1 1
6
微机输入/输出接口数据传送及译码技术
本章内容
I/O接口概述
I/O端口与其寻址方式
CPU与外设之间的数据传送方式 地址译码技术
6.1 I/O接口概述
微型计算机系统可通过系统总线与外设
相连，进行系统的扩展与开发，而外设必须
通过接口才能与CPU交换信息。
CPU或 系统总线
I/O 接口 电路
2. 端口地址编址方式
1）统一编址（存储器映象方式）
Motorola系列、 Apple系列、 部分小型机 地址
原则：M与I/O共用整个地址空间；I/O端口与 0000H 存储单元等同——M与I/O地址不重叠
优点：I/O 可有较大编址空间，易扩展；
第2章 IO端口地址译码技术
15
(3) 扩展槽上的I/O接口控制卡端口地址分配
I/O接口名称 硬驱控制卡 游戏控制卡 扩展器/接收器 并行口控制卡1 并行口控制卡2 PC/XT 0320 ~ 032FH 0200 ~ 020FH 0210 ~ 021FH 0370 ~ 037FH PC/AT 01F0 ~ 01FFH 0200 ~ 020FH － 0370 ~ 037FH
第二章 I/O端口地址译码技术
徐承彬
第二章 I/O端口地址译码技术
1
I/O端口编址 I/O端口地址分配 I/O端口地址译码
2
3
2
2.1 I/O端口编址
基本概念
接口内部包含一个或多个CPU可进行读写的寄存器，这些
寄存器称为I/O端口。数据端口、状态端口和控制端口。
CPU对外设的各种操作，最终都归结为对接口中各端口的
缺点
▲专用的I/O指令增加了指令系统的复杂性，且指令类型少，功
能弱，程序设计灵活性差。
▲CPU需提供I/O读写与存储器读写2套控制信号，增加了控制
逻辑的复杂性。
7
(3) 独立编址下的I/O指令
指令类型
▲IN：从I/O端口读入数据到微处理器的累加器中。
▲OUT：将微处理器累加器中的数据写入到I/O端口。
读
Y
写
Y
28
【例2-3】某接口芯片内部有4个端口，地址范围为2F0H~ 2F3H。请使用门电路为其设计一个端口地址译码电路。 分析：
▲ 地址范围为2F0H ~ 2F3H，故CPU访问该接口芯片时，地址线 xx = 00, 01, 10, 11, 上的信号为： 对应4个端口
地址线
值
0 0 A 9 A8 A7 A6 A5 A4 A 3 A2 A1 A0
(3) 扩展槽上的I/O接口控制卡端口地址分配
I/O接口名称 硬驱控制卡 游戏控制卡 扩展器/接收器 并行口控制卡1 并行口控制卡2 PC/XT 0320 ~ 032FH 0200 ~ 020FH 0210 ~ 021FH 0370 ~ 037FH PC/AT 01F0 ~ 01FFH 0200 ~ 020FH － 0370 ~ 037FH
第二章 I/O端口地址译码技术
徐承彬
第二章 I/O端口地址译码技术
1
I/O端口编址 I/O端口地址分配 I/O端口地址译码
2
3
2
2.1 I/O端口编址
基本概念
接口内部包含一个或多个CPU可进行读写的寄存器，这些
寄存器称为I/O端口。数据端口、状态端口和控制端口。
CPU对外设的各种操作，最终都归结为对接口中各端口的
缺点
▲专用的I/O指令增加了指令系统的复杂性，且指令类型少，功
能弱，程序设计灵活性差。
▲CPU需提供I/O读写与存储器读写2套控制信号，增加了控制
逻辑的复杂性。
7
(3) 独立编址下的I/O指令
指令类型
▲IN：从I/O端口读入数据到微处理器的累加器中。
▲OUT：将微处理器累加器中的数据写入到I/O端口。
读
Y
写
Y
28
【例2-3】某接口芯片内部有4个端口，地址范围为2F0H~ 2F3H。请使用门电路为其设计一个端口地址译码电路。 分析：
▲ 地址范围为2F0H ~ 2F3H，故CPU访问该接口芯片时，地址线 xx = 00, 01, 10, 11, 上的信号为： 对应4个端口
地址线
值
0 0 A 9 A8 A7 A6 A5 A4 A 3 A2 A1 A0