cpri接口协议

竭诚为您提供优质文档/双击可除
cpri接口协议
篇一：cpRi协议
前言
随着通信技术的发展，标准化的基带-射频接口越来越受到各厂家的关注，在近几年内相继出现了cpRi、obsai、tdRi接口标准。

cpRi作为通用开放接口标准，由于其实现上的经济简便性受到了多方厂家的支持，设备供应商相继推出了基于cRpi协议标准的拉远产品，另一方面基于cRpi协议的交换机和路由器也在逐渐的成熟和推广。

开放的通用接口为3g基站产品节约成本、提高通用性和灵活性提供了方便。

cpRi协议由爱立信、华为、nec、北电和西门子五个厂家联合发起制定，用于无线通讯基站中基带到射频之间的通用接口协议，对其它组织和厂家开放。

cpRi大部分内容主要针对wcdma标准，为其可实现良好服务。

经分析，cpRi协议同样适用于td-scdma第三代移动通讯标准。

cpRi协议横向
分为物理层和数据链路层；纵向分为用户平面、控制管理平面和同步平面，具有图1所示的结构。

硬件构架与实现
cpRi协议分析仪主要实现射频单元、基带单元的功能模拟。

一方面采集数据进行协议分析，另一方面则产生模拟数据进行协议发送。

基于图1的协议结构，分析仪由控制器、cpRi协议处理器、时钟处理以及对外接口四个主要功能单元构成，支持614.4mbps、1.2288gbps和2.4576gbps三种数据速率，原理框图如图2示。

协议分析仪上高速信号较多，单组总线宽达64位，时钟速率66.6mhz，差分线对速率2.5gbps。

对于宽数据总线和快时钟速率，信号集成设计至关重要，一方面要保证每一个关键信号的信号完整性，同时在时序上需要满足接收芯片对于信号采样点的需求，以保证稳定无误的采样。

本设计中采用了cadence提供的sigxplorer仿真设计工具，以ibis 作为仿真模型，对关键信号进行了预仿真和布线后仿真，同时对关键链路进行了严格的时序裕度计算。

文章限于篇幅，以部分关键链路和关键信号的设计为例来展开，其他内容在此不再赘述。

差分信号的端接和匹配
cpRi分析仪板卡上存在lVds、cml和lVpecl等多种差分电平，不同电平之间的互连需要精心地设计他们之间的匹
配和端接，以实现稳定可靠的工作。

lVpecl到lVds之间采
用dc耦合，图3和图4显示了61.44mhz时钟在这种设计下的参数和仿真结果。

时序计算分析
所有的同步时序单沿采样分析建立在如下两个时序闭
环公式的基础上：
公式:
公式中各参数的含义及其来源可参考下表:
tswitch和tflight参数是唯一通过仿真来得到的参数，其准确性依赖于对ibis模型的正确使用，cadence仿真工具sigxplorer可以直接生成仿真结果参数报表，比较方便。

需要注意的是，驱动管脚的bufferdelay参数需要处理好，否则可能引起这一参数在时序裕度计算过程中重复参与，表1
至表6是主控器与外设之间的时序裕度计算过程和结果。

仿真计算结果显示，sdRam采样保持时间不足，在实际
操作中，将mcp的时钟相位相对sdRam时钟的相位滞后0.6ns 解决问题。

实际信号测试
控制信号的实测眼图及其与采样时钟的相位关系见图5、图6。

根据实测数据推算，地址信号和数据信号在sdRam处
的采样时间裕度分别为2.8ns和1.2ns，与仿真计算结果一致。

结论
通过严格的信号仿真和时序裕度计算，实时的调整设计和对板卡的布局布线优化后，板卡性能表现良好，同时也减少了pcb的改版设计次数，节约了研发成本。

在ghz级的设计中，pcb的设计非常重要，传输线的特性阻抗控制，过孔的特性阻抗控制，端接匹配的设计对信号的影响不容忽略。

对于过孔，由于成本和性能上需要均衡，多层板卡的无用焊盘引入的电容负载增大，在后续的eda制图工具
中，支持中间层多余焊盘删除的功能是必需的。

随着板卡集成度的提高，仿真计算等工作越来越显得必要，凭经验设计的年代逐渐久远，可预知的、可控制性设计需要渗透到每一个细节。

篇二：cpRi原理及测试解决方案
cpRi原理及测试解决方案（一）
/retype/zoom/0918f2eb172ded630b1cb6e5pn=1&x=0&y=7&r aww=893&rawh=215&o=png_6_0_0_0_0_0_0_892.979_1262.8 79&type=pic&aimh=115.56550951847704&md5sum=1b975287 e29957c25bd2cb9d579dda99&sign=47ccc24488&zoom=&png= 0-10747&jpg=0-0"target="_blank">点此查看
接口是指基站内部基带单
元和射频单元之间的接口，该组织成立的主要目的就是
制定这个接口的标准协议，从而使该接口开放化、公开化。

新一代基站可以把宏基站的部分载波通过标准的cpRi
接口拉远实现分布式组网。

同时，新一代基站出现了一种崭新的基站形态——分布式基站，基带处理部分(bbu)和射频收发信机部分(RRu)设计成单独的模块，分布式基站不仅带来了快速、便捷的网络部署，而且有利于大幅降低运营商建网的成本，逐步成为运营商关注的焦点。

基于cpRi的广泛发展，如何进行cpRi接口测试已成为业界关注的焦点。

2cpRi基本原理
2.1cpRi的物理层定义
cpRi定义物理层(layer1)和数据链路层(layer2)协议，服务于用户、控制和管理以及同步平台信息在Rec和Re之间或两个Re之间的传输。

图2所示为cpRi的结构。

图2cpRi的结构
cpRi接口支持以下类型的信息流：
（1）iq数据
用户平台信息所用的同相和正交调制下的数据(数字基带信号)格式。

（2）同步
用于帧和时间调整的同步数据。

（3）层1带内协议
与链路有关且直接被物理层传送的信号传输信息。

用于
系统启动、物理层链路维护和与物理层用户数据密切联系的时间关键信息的传输。

（4）厂商特定信息
这种信息流是为厂商特定信息保留的。

用户平台信息以iq数据模式传送。

不同的天线载波的iq数据在电或光传输线上被时分复用方案传输。

c&m数据被作为频带协议(时间关键信息化数据)或层3协议(非cpRi规范所定义，位于适当的数据链路层顶部)传送。

cpRl支持两种不同的用于c&m数据传送的数据链路层协议——hdlc的子集和以太网。

一些附加的c&m数据与iq数据一起定时多路传输。

最后，另外的时段可以用于传送任何类型的厂商特定信息。

目前，新一代基站中的基站基带单元和射频单元之间采用标准cpRi接口，通过光纤将基带单元和射频单元相连，使系统具有开放式的架构。

此外，基带部分由于采用了资源池设计，通过增加资源处理板的方式就可以支持平滑扩展。

由于射频和基带模块间的独立性，这两个模块的增加是完全可以分开进行的，不必涉及到另一个模块，从根本上节约了成本。

过去一直让运营商头疼的扩容问题，就这样简单地被解决了。

2.2cpRi的基本帧结构
cpRi的链路层定义了一个同步的帧结构。

帧结构中最重
要的概念是基本帧和超帧。

基本帧的频率是3.84mhz，每个基本帧包含16个时隙，根据线路速率的不同，时隙的大小分别是1b，2b，4b。

基本帧的第1个时隙是特殊的控制时隙，它的具体作用在超帧中定义，而其余的15个时隙是iq数据时隙，供基站安排需要传送的iq复用流。

用户平台iq数据所要求的采样宽度依赖于应用层面。

该规范提供了通用的映射机制来实现所需采样宽度，上行链路数据宽度在4~l0b间可选，下行链路数据宽度在8~20b间可选。

定义超帧的目的是为cpRi协议增加控制和同步功能。

每256个基本帧构成一个超帧。

同时，每150个超帧可以构成一个无线帧。

256个基本帧的第0时隙共同构成矩形的超帧控制结构。

这个控制结构中，逐级嵌套的256个控制字按每4个字一组编为64个子信道。

子信道序号ns=0～63，每个子信道里的控制字序号xs=0～3，一个嵌套里的控制字序号x=ns+64×xs，即每个子通道内的相邻时隙，相互间隔是64个基本帧长度。

同步字节是固定的控制字符k28.5，在8b，10b编解码中作为超帧和基本帧的定位字符。

一旦解码模块发现了同步字节，可以根据基本帧与超帧的固定关系推导出时隙结构。

超帧号和基站帧号用于与基站的同步。

cpRl支持两种不同类型的c&m信道：
●c&m信道选项1：慢速c&m信道，基于高速数据链路
控制(hdlc)。

●c&m信道选项2：快速c&m信道，基于以太网(ethernet)。

慢速c&m子通道用于传送控制和管理类的hdlc帧。

cpRi 规范定义的hdlc的链路速率最低达240kbit/s，最高达1920kbit/s。

线路告警字节主要发送远端告警、信号丢失、帧丢失等物理层的告警信息。

cpRi规范中同时定义了快速
c&m通道，快速c&m通道的起始子通道由以太网指针p字节来定义。

2.3cpRi工作流程
从整个cpRi的工作过程而言，最重要的是如图3所示启动状态机的启动过程，不仅需要硬件支持，而且还要有软件的参与才能完成整个状态机的迁移过程。

图3cpRi的启动过程
同时，作为室内单元(idu)和室外单元(odu)在实现上也会有所不同，idu是master模式，负责主要参数的下发、协商等，odu是slave模式，负责对下发参数进行响应。

而且master和slave模式在上面状态机的处理上有所不同。

（待续）
3R&s公司的cpRi测试解决方案
3.1新版ex-iqbox及cpRi接口板简介
传统的ex-iqbox主要用于R&s仪表和客户设备之间通
用的数字iq接口转换，用户可以根据自己或R&s提供的接
口板将自己的数字iq格式转换为R&s的tVR290接口可识别的数字iq格式。

而目前cpRi，obsai和digRF3g/4g等数字接口已经广泛应用于开放式基站、终端和其他高速应用场合，而且需要支持如mimo这样多个数据流传输的应用模式。

为
了满足相应的测试需求，R&s在更新后的ex-iqbox上提供了关于cpRi，obsai和digRF3g/4g数字接口的测试解决方案。

更新后的ex-iqbox比原先的版本具有更高的处理能力：除
原有的应用之外，新的ex-iqbox可以支持如cpRi、obsai
和digRF3g/4g等数字接口标准。

因为最新的数字iq标准需要配置更多的参数，如果无法在信号源里进行直接设置，而控制电脑可以方便地通过usb接口用相应的控制软件对
ex-iqbox的数字接口进行配置。

加配b85（cpRi接口版）选件后，ex-iqbox可以产生和接收符合cpRi协议标准的数字iq数据。

R&s的测试方案可
以单独进行上行或下行测试，也可以支持上/下行并行测试。

此外，也可以实时到插入cpRi协议规定的c&m信息。

对于cpRi接口板的配置主要通过R&s的digiconf配置软件来完成。

图4为基于R&s的ex-iqbox配合信号源和信号分析仪
的cpRi测试框图。

新版的ex-iqbox可以和矢量源与矢量信号分析仪连接
完成RRu上/下行测试。

图5为基于ex-iqbox和cpRi接口。